CN111930170A - 一种高psrr高精度多阶电流补偿带隙基准源 - Google Patents

一种高psrr高精度多阶电流补偿带隙基准源 Download PDF

Info

Publication number
CN111930170A
CN111930170A CN202010974060.9A CN202010974060A CN111930170A CN 111930170 A CN111930170 A CN 111930170A CN 202010974060 A CN202010974060 A CN 202010974060A CN 111930170 A CN111930170 A CN 111930170A
Authority
CN
China
Prior art keywords
tube
electrode
pmos tube
noms
pmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010974060.9A
Other languages
English (en)
Inventor
蔡超波
韦崇敏
宋树祥
岑明灿
钟树江
邓春兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangxi Normal University
Original Assignee
Guangxi Normal University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangxi Normal University filed Critical Guangxi Normal University
Priority to CN202010974060.9A priority Critical patent/CN111930170A/zh
Publication of CN111930170A publication Critical patent/CN111930170A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明公开了一种高PSRR高精度多阶电流补偿带隙基准源，包括偏置产生与电源电压预调节电路、带隙基准核心电路、高温补偿电路和低温补偿电路；依次连接偏置产生与电源电压预调节电路、带隙基准核心电路、低温补偿电路和高温补偿电路；偏置与电源电压调节电路的主要作用是调节电源电压和为两个放大器提供偏置电压；OP1用于提高电路的电源电压抑制比，OP2用于带隙基准的核心；高温补偿和低温补偿电路产生的电流对带隙基准的低温段和高温段的输出参考电压进行补偿，本发明提高了电源电压抑制比以及降低了温漂系数，得到一个稳定的参考电压，减低外部影响。

Description

一种高PSRR高精度多阶电流补偿带隙基准源
技术领域
本发明属于集成电路技术领域，具体涉及一种高PSRR高精度多阶电流补偿带隙基准源。
背景技术
带隙基准是模拟电路电源管理核心电路之一，广泛应用于模数转换器、数模转换器、开关电源、线性稳压器这些模拟集成电路中。根据不同的模拟电路设计精度的要求，带隙基准的温漂系数和电源电压抑制比要求也不同。通常温漂系数越低越好，电源电压抑制比越高越好。因此低温漂系数、高电源电压抑制比的带隙基准在高精度电路中得到应用。
然而，由于CMOS，BJT，电阻，电容在不同工作温度下内部电子迁移和空穴的扩散速度各不相同，供电电压不稳定这些因素都会改变基准电压的大小；所以为了得到一个与电路工作温度和电源电压变化无关的参考电压；本发明提出了一种高PSRR高精度多阶电流补偿带隙基准源。
发明内容
本发明的目的在于：针对上述存在的不足，发明一种高PSRR高精度多阶电流补偿带隙基准源。
为实现上述目的，本发明提供如下技术方案：
一种高PSRR高精度多阶电流补偿带隙基准源，包括偏置产生与电源电压预调节电路、带隙基准核心电路、高温补偿电路和低温补偿电路；依次连接偏置产生与电源电压预调节电路、带隙基准核心电路、低温补偿电路和高温补偿电流。
进一步地，所述偏置产生与电源电压预调节电路包含PMOS管M1、M2、M3、M4、M7，M11，NOMS管M5、M6、M8、M10、M12，电阻R1、R2、R3以及运算放大器OP1；
所述的运算放大器OP1正向输入端连接NOMS管M5的源极、NOMS管M6的栅极以及电阻R1电流输入端；所述的运算放大器OP1的反向输入端连接所述NOMS管M10的栅极、漏极以及所述电阻R2电流输出端；所述运算放大器OP1的输出端连接PMOS管M7的栅极；
所述的电阻R2电流输入端连接NOMS管M8的源极；
所述的电阻R3电流输入端连接NOMS管M12的源极；
所述的PMOS管M1的栅极连接PMOS管M1的漏极、PMOS管M2的栅极和PMOS管M3的源极；
所述的PMOS管M2的漏极连接PMOS管M4的源极；
所述的PMOS管M3的漏极连接NOMS管M5的漏极；
所述的PMOS管M4的漏极连接NOMS管M5的栅极、NOMS管M6的漏极，以及NOMS管M12的栅极；
所述NOMS管M7的漏极连接NOMS管M8的漏极、栅极，以及PMOS管M11的源极；
所述的NOMS管M7的漏极输出预调节电压VDDL；
所述的NOMS管M12的漏极连接PMOS管M11的栅极、PMOS管M11的漏极；
所述的PMOS管M1的源极、PMOS管M2的源极、NMOS管M7的源极连接电源电压VDD；
所述的PMOS管M3的栅极、PMOS管M4的栅极、NOMS管M6的源极、电阻R1电流输出端、电阻R3电流输出端和NOMS管M10的源极连接GND；
进一步地，所述带隙基准核心电路包含PMOS管M13、M14、M15、M16、M17、M18，电阻R4、R5、R6，运算放大器OP2；
所述运算放大器OP2的正向输入端连接PMOS管M15的漏极和PMOS管M16的漏极、栅极和源极；所述运算放大器OP2的反向输入端连接PMOS管M13的漏极和电阻R4电流输入端；所述运算放大器OP2的输出VOP2连接PMOS管M13的栅极，PMOS管M15的栅极，以及PMOS管M17的栅极；
所述的电阻R4电流输出端连接PMOS管M14的漏极、栅极、源极；
所述的电阻R5电流输入端连接PMOS管M17的漏极，所述的电阻R5电流输出端连接所述电阻R6电流输入端；
所述的电阻R5电流输入端连接参考电压Vref；
所述的电阻R6电流输入端连接补偿电压VN；
所述的电阻R6电流输出端连接PMOS管M18的漏极、源极、栅极；
所述的PMOS管M14的基极、PMOS管M16的基极、PMOS管M18的基极连接GND；
所述的PMOS管M13的源极、PMOS管M15的源极、PMOS管M17的源极连接预调节电压VDDL。
进一步地，所述低温补偿电路包含PMOS管M19、M21、M23、M25、M26、M28、M29、M30，NOMS管M20、M22、M24、M27；
所述的PMOS管M19的栅极、PMOS管M23的栅极，以及PMOS管M28的栅极连接放大器OP2的输出端；
所述的PMOS管M19的漏极连接NOMS管M20的栅极、漏极，以及NOMS管M22的栅极；
所述的PMOS管M21的栅极连接所述的PMOS管M21的漏极、NOMS管M22的漏极，NOMS管M24的栅极，以及NOMS管M27的栅极；
所述PMOS管M23的漏极连接NOMS管M24的漏极、PMOS管M25的漏极和栅极，以及PMOS管M26的栅极；
所述的PMOS管M26的漏极输出第一路低温补偿电流ID26，PMOS管M30的漏极第二路低温输出补偿电流ID30；所述PMOS管M26的漏极连接PMOS管M30的漏极；
所述的PMOS管M28的漏极连接NMOS管M27的漏极，PMOS管M29的栅极、漏极，以及PMOS管M30的栅极；
所述的PMOS管M19的源极、PMOS管M21的源极、PMOS管M23的源极、PMOS管M25的源极、PMOS管M26的源极、PMOS管M28的源极、PMOS管M29的源极，以及PMOS管M30的源极连接预调节电压VDDL；
所述的NOMS管M20的源极，NOMS管M22的源极，NOMS管MM24的源极，NOMS管M27的源极连接GND。
进一步地，所述高温补偿电路包含PMOS管M31、M34、M35、M37、M40、M41，NOMS管M32、M33、M36、M38、M39、M42；
所述的PMOS管M31的栅极，PMOS管M37的栅极连接运算放大器OP2的输出端；
所述的PMOS管M31的源极，PMOS管M34的源极，PMOS管M37的源极，PMOS管M40的源极，PMOS管M41的源极连接预调节电压VDDL；
所述的PMOS管M31的漏极连接所述的NOMS管M32的漏极，NOMS管M33的漏极和栅极，以及NOMS管M36的栅极；
所述的PMOS管M34的漏极连接PMOS管M34的栅极，PMOS管M35的栅极，以及NMOS管M36的漏极；
所述的PMOS管M35的漏极输出第一路高温补偿电流ID35，PMOS管M41的漏极输出第二路高温补偿电流ID41；所述PMOS管M35的漏极连接PMOS管M41的漏极；
所述的PMOS管M37的漏极连接所述的NOMS管M38的漏极，NOMS管M39的漏极、栅极，以及PMOS管M42的栅极；
所述的NMOS管M38的栅极连接NMOS管M32的栅极；
所述的PMOS管M40的漏极连接PMOS管M40的栅极，PMOS管M41的漏极、栅极，以及PMOS管M42的漏极；
所述的NMOS管M32的源极，NMOS管M33的源极，NMOS管M38的源极，NOMS管M39的源极，以及NMOS管M42的源极连接GND。
进一步地，所述输出电压Vref表达式子为：
Figure BDA0002685109190000061
其中，VN为补偿电压，VEB18为M18的发射极与基极之间的电压，R5为电阻R5的电阻值，R6为电阻R6的电阻值，R4为PMOS管M4的电阻值，q为电荷值，K为波尔兹曼常数，T为绝对温度。
进一步地，所述补偿电压VN表达式子为：
VN＝(ID26+ID30+ID35+ID41)(R6+RM18)
其中，ID26为第一路低温补偿电流，ID30为第二路低温补偿阶段的补偿电流，ID35第一路高温补偿电流，ID41为第二路高温补偿电流，R6为电阻R6电阻值，RM18为PMOS管M18的电阻值。
进一步地，所述第一路低温补偿包含PMOS管M23、M25、M26和NMOS管M24，所述的第一路低温补偿电流ID26表达式子为：
Figure BDA0002685109190000062
其中，NA掺杂浓度，ni为本征载流子浓度，VG为平带电压，W、L分别为MOS管的宽和长，AOP2为运算放大器OP2的放大倍数，VGS为NMOS管M6的栅源电压，R2为电阻R2的电阻值，RM8为NOMS管M8的电阻值，RM10为NOMS管M10的电阻值，q为电荷值，K为波尔兹曼常数，T为绝对温度，Wp为电势；Cox为氧化层电容；
所述第二路低温补偿包含PMOS管M28、M29、M30和NMOS管M27；所述第二路低温补偿阶段的补偿电流ID30表达式子为：
Figure BDA0002685109190000071
其中，NA掺杂浓度，ni为本征载流子浓度，VG为平带电压，W、L分别为MOS管的宽和长，AOP2为运算放大器OP2的放大倍数，VGS为NMOS管M6的栅源电压，R2为电阻R2的电阻值，RM8为NOMS管M8的电阻值，RM10为NOMS管M10的电阻值，q为电荷值，K为波尔兹曼常数，T为绝对温度，Wp为电势；Cox为氧化层电容。
进一步地，所述第一路高温补偿PMOS管M31、M34、M35和NOMS管M32、M33；所述第一路高温补偿电流ID35表达式子为：
Figure BDA0002685109190000072
其中，n为斜坡因子，M1为M34和M35的电流复制比，VTH为MOS管的阈值电压，VGS为栅源电压，W、L分别为PMOS管的宽和长，q为电荷值，K为波尔兹曼常数，T为绝对温度，
Figure BDA0002685109190000073
式中，Co为栅极电容，Cd为漏极电容；
所述第二路高温补偿包含PMOS管M37、M40、M41和NOMS管M38、M39；所述第二路高温补偿电流ID41表达式子为：
Figure BDA0002685109190000081
其中，n为斜坡因子，M1为M34和M35的电流复制比，VTH为MOS管的阈值电压，VGS为栅源电压，W、L分别为PMOS管的宽和长，q为电荷值，K为波尔兹曼常数，T为绝对温度，
Figure BDA0002685109190000082
式中，Co为栅极电容，Cd为漏极电容。
进一步地，所述M6的栅源电压VGS6表达式子为：
Figure BDA0002685109190000083
其中，R2为电阻R2的电阻值，RM8为NOMS管M8的电阻值，RM10为NOMS管M10的电阻值，VDDL为预调节电压；
所述预调节电压VDDL表达式子为：
Figure BDA0002685109190000084
其中，VGS6为NMOS管M6的栅源电压，R2为电阻R2的电阻值，RM8为NOMS管M8的电阻值，RM10为NOMS管M10的电阻值，AOP1为运算放大器OP1的放大倍数，VGS7为PMOS管的栅源电压。
本发明有益效果：本发明利用高温补偿电路和低温补偿电路产生的电流对带隙基准的低温段和高温段的输出参考电压进行补偿，产生具有电流补偿的带隙基准电压源，使带隙基准电压源具备高的PSRR，低的温漂系数的特点。
附图说明
图1为本发明一种高PSRR高精度多阶电流补偿带隙基准源总体电路图；
图2为本发明一种高PSRR高精度多阶电流补偿带隙基准源的偏置产生与电源电压预调节电路图；
图3为本发明一种高PSRR高精度多阶电流补偿带隙基准源的带隙基准核心电路图；
图4为本发明一种高PSRR高精度多阶电流补偿带隙基准源的低温补偿电路图；
图5为本发明一种高PSRR高精度多阶电流补偿带隙基准源的高温补偿电路图；
图6为本发明一种高PSRR高精度多阶电流补偿带隙基准源的温度补偿示意图；
图7为本发明一种高PSRR高精度多阶电流补偿带隙基准源的参考电压输出仿真结果；
图8为本发明一种高PSRR高精度多阶电流补偿带隙基准源的电源电压抑制比仿真结果。
具体实施方式
如图1，一种高PSRR高精度多阶电流补偿带隙基准源，包括偏置产生与电源电压预调节电路、带隙基准核心电路、低温补偿电路和高温补偿电路；所述的偏置产生与电源电压预调节电路、带隙基准核心电路、低温补偿电路和高温补偿电路依次连接；
本发明通过对带隙基准的低温段和高温段的输出参考电压进行补偿，确保为电路提供一个与电路工作温度和电源电压变化无关的参考电压。
如图2，所述偏置产生与电源电压预调节电路包含PMOS管M1、M2、M3、M4、M7，M11，NOMS管M5、M6、M8、M10、M12、电阻R1、R2、R3以及运算放大器OP1；所述的运算放大器OP1正向输入端连接NOMS管M5的源极、NOMS管M6的栅极以及电阻R1电流输入端；所述运算放大器OP1的反向输入端连接所述NOMS管M10的栅极、漏极以及所述电阻R2电流输出端；所述运算放大器OP1的输出端连接所述PMOS管M7的栅极；所述电阻R2电流输入端连接所述NOMS管M8的源极；所述电阻R3电流输入端连接所述NOMS管M12的源极；所述的PMOS管M1的栅极连接PMOS管M1的漏极、PMOS管M2的栅极和PMOS管M3的源极；所述PMOS管M2的漏极连接所述PMOS管M4的源极；所述PMOS管M3的漏极连接所述NOMS管M5的漏极；所述PMOS管M4的漏极连接所述NOMS管M5的栅极、所述NOMS管M6的漏极和所述NOMS管M12的栅极；所述M7的漏极连接M8的漏极、栅极，所述PMOS管M11的源极和预调节电压VDDL连接；所述M12的漏极连接M11的栅极、M11的漏极；所述NOMS管M6的源极、电阻R1电流输出端、电阻R3电流输出端、和NOMS管M10的源极连接GND；所述M1的源极、M2的源极、M7的源极与电源电压VDD连接。
根据NMOS管M6的栅源电压VGS6，电阻R2的电阻值R2，NOMS管M8的电阻值RM8，NOMS管M10的电阻值RM10，运算放大器OP1的放大倍数AOP1，PMOS管的栅源电压VGS7，得出预调节电压VDDL；所述预调节电压VDDL表达式子为：
Figure BDA0002685109190000111
如图3，所述带隙基准核心电路包含PMOS管M13、M14、M15、M16、M17、M18，电阻R4、R5、R6，运算放大器OP2；所述运算放大器OP2的正向输入端连接PMOS管M15的漏极和PMOS管M16的漏极、栅极、源极；所述运算放大器OP2的反向输入端连接PMOS管M13的漏极和电阻R4电流输入端；所述运算放大器OP2的输出端连接PMOS管M13的栅极和PMOS管M15的栅极；所述的电阻R4电流输出端连接PMOS管M14的漏极、栅极、源极；所述的电阻R5电流输入端连接PMOS管M17的漏极，所述的电阻R5电流输入端连接参考电压Vref；所述的电阻R6电流输入端连接补偿电压VN；所述的R5电流输出端连接所述电阻R6电流输入端；所述的电阻R6电流输出端连接PMOS管M18的漏极、源极、栅极；所述PMOS管M14的基极、PMOS管M16的基极、PMOS管M18的基极连接GND；所述PMOS管M13的源极、PMOS管M15的源极、PMOS管M17的源极连接预调节电压VDDL。
如图4，所述低温补偿电路包含PMOS管M19、M21、M23、M25、M26、M28、M29、M30，NOMS管M20、M22、M24、M27；所述的PMOS管M19的栅极、PMOS管M23的栅极，以及PMOS管M28的栅极连接放大器OP2的输出端；所述的PMOS管M19的漏极连接所述的NOMS管M20的栅极、漏极，以及NOMS管M22的栅极；所述的PMOS管M21的栅极连接所述的PMOS管M21的漏极、NOMS管M22的漏极，NOMS管M24的栅极，以及NOMS管M27的栅极；所述PMOS管M23的漏极连接NOMS管M24的漏极、PMOS管M25的漏极和栅极，以及PMOS管M26的栅极；所述的PMOS管M26的漏极输出第一路低温补偿电流ID26，PMOS管M30的漏极输出第二路补偿电流ID30；所述的PMOS管M26的漏极连接PMOS管M30的漏极；所述的PMOS管M28的漏极连接NMOS管M27的漏极，PMOS管M29的栅极、漏极，以及PMOS管M30的栅极；所述的PMOS管M19的源极、PMOS管M21的源极、PMOS管M23的源极、PMOS管M25的源极、PMOS管M26的源极、PMOS管M28的源极、PMOS管M29的源极，以及PMOS管M30的源极连接预调节电压VDDL；所述的NOMS管M20的源极，NOMS管M22的源极，NOMS管MM24的源极，NOMS管M27的源极连接GND。
所述的PMOS管M23、M25、M26和NMOS管M24构成T1段温度补偿，PMOS管M28、M29、M30和NMOS管M27构成T2段温度补偿；当温度大于T1时Vneg＜VTH24，NMOS管M24截止，NMOS管M24的漏极电压迅速升高；PMOS管M25和PMOS管M26的栅压就会迅速升高，VGS26＜VTHP26，PMOS管M26没有电流流过；保证高温段不进行负温度系数的补偿；
当温度小于T1时，根据掺杂浓度NA，本征载流子浓度ni，平带电压VG，MOS管的宽W和长L，运算放大器OP2的放大倍数AOP2，M6的栅源电压VGS6，电阻R2的电阻值R2，NOMS管M8的电阻值RM8，NOMS管M10的电阻值RM10，电荷值q，波尔兹曼常数K，绝对温度T，电势Wp；氧化层电容Cox，得出第一路低温补偿阶段的补偿电流ID26；所述的第一路低温补偿阶段的补偿电流ID26表达式子为：
Figure BDA0002685109190000131
当温度小于T2时，根据掺杂浓度NA，本征载流子浓度ni，平带电压VG，MOS管的宽W和长L，运算放大器OP2的放大倍数AOP2，M6的栅源电压VGS6，电阻R2的电阻值R2，NOMS管M8的电阻值RM8，NOMS管M10的电阻值RM10，电荷值q，波尔兹曼常数K，绝对温度T，电势Wp；氧化层电容Cox，得出第二路低温补偿阶段的补偿电流ID30；所述的第二路低温补偿阶段的补偿电流ID30表达式子为：
Figure BDA0002685109190000132
如图5，所述高温补偿电路包含PMOS管M31、M34、M35、M37、M40、M41，NOMS管M32、M33、M36、M38、M39、M42；所述的PMOS管M31的栅极，PMOS管M37的栅极连接运算放大器OP2输出电压VOP2；所述的PMOS管M31的源极，PMOS管M34的源极，PMOS管M37的源极，PMOS管M40的源极，PMOS管M41的源极连接预调节电压VDDL；所述的PMOS管M31的漏极连接所述的NOMS管M32的漏极，NOMS管M33的漏极和栅极，以及NOMS管M36的栅极；所述的PMOS管M34的漏极连接所述的PMOS管M34的栅极，PMOS管M35的栅极，以及NMOS管M36的漏极；所述的PMOS管M35的漏极输出第一路高温补偿电流ID35，所述PMOS管M41的漏极输出第二路高温补偿电流ID41；所述的PMOS管M35的漏极连接PMOS管M41的漏极；所述的PMOS管M37的漏极连接所述的NOMS管M38的漏极，NOMS管M39的漏极、栅极，以及PMOS管M42的栅极；所述的PMOS管M40的漏极连接PMOS管M40的栅极，PMOS管M41的漏极、栅极，以及NMOS管M42的漏极；所述的NMOS管M32的源极，NMOS管M33的源极，NMOS管M38的源极，NMOS管M39的源极，以及NMOS管M42的源极连接GND。
所述PMOS管M31、M34、M35和NOMS管M32、M33构成T3段曲率补偿，PMOS管M37、M40、M41和NOMS管M38、M39构成T4段曲率补偿；当温度小于T3时，NOMS管M32饱和，PMOS管M31、M34、M35和NOMS管M33都处于截止状态，PMOS管M31的导通电阻无限大，NOMS管M32的导通电阻为百欧姆级。所以NOMS管M36的栅极电压VGS36＜＜VTH36，NOMS管M34没有电流，则与POMS管M34构成电流镜的POMS管M35也没有电流流过。因此当温度小于T3这一段没有电流补偿，ID35＝0。
当温度大于T3时，POMS管M31和NOMS管M32饱和，NOMS管M33和NOMS管M36处于亚阈值区，POMS管M34和POMS管M35处于饱和区；此时VGS32迅速随温度的增大而增大；这样VGS36＞VTH36，NOMS管M36的电流随温度的增大而增大，POMS管M34的电流被NOMS管M36钳制住，POMS管M35按比例复制POMS管M34的电流；
根据斜坡因子n，POMS管M34和POMS管M35的电流复制比M1，MOS管的阈值电压VTH，栅源电压VGS，MOS管的宽W和长L，电荷值q，波尔兹曼常数K，绝对温度T，
Figure BDA0002685109190000151
得出第一路高温补偿阶段的补偿电流ID35；所述第一路高温补偿阶段的补偿电流ID35表达式子为：
Figure BDA0002685109190000152
根据斜坡因子n，POMS管M34和POMS管M35的电流复制比M1，MOS管的阈值电压VTH，栅源电压VGS，MOS管的宽W和长L，电荷值q，波尔兹曼常数K，绝对温度T，
Figure BDA0002685109190000153
得出第二路高温补偿阶段的补偿电流ID41；所述第二路高温补偿阶段的补偿电流ID41表达式子为：
Figure BDA0002685109190000154
根据第一路低温补偿阶段的补偿电流ID26，第二路低温补偿阶段的补偿电流ID30，第一路高温补偿阶段的补偿电流ID35，第二路高温补偿阶段的补偿电流ID41，电阻R6电阻值R6，PMOS管M18的电阻RM18，得出补偿电压VN；所述补偿电压VN表达式子为：
VN＝(ID26+ID30+ID35+ID41)(R6+RM18)
根据补偿电压VN，M18的发射极与基极之间的电压VEB18，电阻R5的电阻值R5，电阻R6的电阻值R6，电阻R4的电阻值R4，电荷值q，波尔兹曼常数K，绝对温度T，得出输出电压Vref；所述输出电压Vref表达式子为：
Figure BDA0002685109190000161
上述实施使用硬件具体为：
所述PMOS管采用SMIC0.13uM的p33；
所述NMOS管采用SMIC0.13uM的n33；
所述运算放大器采用两级共源共栅运放；
所述电阻采用SMIC0.13uM的poly电阻。
本发明具体应用途径很多，以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以作出若干改进，这些改进也应视为本发明的保护范围。

Claims (10)

1.一种高PSRR高精度多阶电流补偿带隙基准源，其特征在于，包括偏置产生与电源电压预调节电路、带隙基准核心电路、高温补偿电路和低温补偿电路；依次连接偏置产生与电源电压预调节电路、带隙基准核心电路、低温补偿电路和高温补偿电流。
2.根据权利要求1所述一种高PSRR高精度多阶电流补偿带隙基准源，其特征在于，所述偏置产生与电源电压预调节电路包含PMOS管M1、M2、M3、M4、M7，M11，NOMS管M5、M6、M8、M10、M12，电阻R1、R2、R3以及运算放大器OP1；
所述运算放大器OP1的正向输入端连接NOMS管M5的源极、NOMS管M6的栅极以及电阻R1电流输入端；所述的运算放大器OP1的反向输入端连接所述NOMS管M10的栅极、漏极以及所述电阻R2电流输出端；所述运算放大器OP1的输出端连接PMOS管M7的栅极；
所述的电阻R2电流输入端连接NOMS管M8的源极；
所述的电阻R3电流输入端连接NOMS管M12的源极；
所述的PMOS管M1的栅极连接PMOS管M1的漏极、PMOS管M2的栅极和PMOS管M3的源极；
所述的PMOS管M2的漏极连接PMOS管M4的源极；
所述的PMOS管M3的漏极连接NOMS管M5的漏极；
所述的PMOS管M4的漏极连接NOMS管M5的栅极、NOMS管M6的漏极，以及NOMS管M12的栅极；
所述NOMS管M7的漏极连接NOMS管M8的漏极、栅极，以及PMOS管M11的源极；
所述的NOMS管M7的漏极输出预调节电压VDDL；
所述的NOMS管M12的漏极连接PMOS管M11的栅极、PMOS管M11的漏极；
所述的PMOS管M1的源极、PMOS管M2的源极、NMOS管M7的源极连接电源电压VDD；
所述的PMOS管M3的栅极、PMOS管M4的栅极、NOMS管M6的源极、电阻R1电流输出端、电阻R3电流输出端和NOMS管M10的源极连接GND；
3.根据权利要求1所述一种高PSRR高精度多阶电流补偿带隙基准源，其特征在于，所述带隙基准核心电路包含PMOS管M13、M14、M15、M16、M17、M18，电阻R4、R5、R6，运算放大器OP2；
所述运算放大器OP2的正向输入端连接PMOS管M15的漏极和PMOS管M16的漏极、栅极和源极；所述运算放大器OP2的反向输入端连接PMOS管M13的漏极和电阻R4电流输入端；所述运算放大器OP2的输出端VOP2连接PMOS管M13的栅极，PMOS管M15的栅极，以及PMOS管M17的栅极；
所述的电阻R4电流输出端连接PMOS管M14的漏极、栅极、源极；
所述的电阻R5电流输入端连接PMOS管M17的漏极，所述的电阻R5电流输出端连接所述电阻R6电流输入端；
所述的电阻R5电流输入端连接参考电压Vref；
所述的电阻R6电流输入端连接补偿电压VN；
所述的电阻R6电流输出端连接PMOS管M18的漏极、源极、栅极；
所述的PMOS管M14的基极、PMOS管M16的基极、PMOS管M18的基极连接GND；
所述的PMOS管M13的源极、PMOS管M15的源极、PMOS管M17的源极连接预调节电压VDDL。
4.根据权利要求1所述一种高PSRR高精度多阶电流补偿带隙基准源，其特征在于，所述低温补偿电路包含PMOS管M19、M21、M23、M25、M26、M28、M29、M30，NOMS管M20、M22、M24、M27；
所述的PMOS管M19的栅极、PMOS管M23的栅极，以及PMOS管M28的栅极连接放大器OP2的输出端；
所述的PMOS管M19的漏极连接NOMS管M20的栅极、漏极，以及NOMS管M22的栅极；
所述的PMOS管M21的栅极连接所述的PMOS管M21的漏极、NOMS管M22的漏极，NOMS管M24的栅极，以及NOMS管M27的栅极；
所述PMOS管M23的漏极连接NOMS管M24的漏极、PMOS管M25的漏极和栅极，以及PMOS管M26的栅极；
所述的PMOS管M26的漏极输出第一路低温补偿电流ID26，PMOS管M30的漏极输出第二路低温补偿电流ID30；所述PMOS管M26的漏极连接PMOS管M30漏极；
所述的PMOS管M28的漏极连接NMOS管M27的漏极，PMOS管M29的栅极、漏极，以及PMOS管M30的栅极；
所述的PMOS管M19的源极、PMOS管M21的源极、PMOS管M23的源极、PMOS管M25的源极、PMOS管M26的源极、PMOS管M28的源极、PMOS管M29的源极，以及PMOS管M30的源极连接预调节电压VDDL；
所述的NOMS管M20的源极，NOMS管M22的源极，NOMS管MM24的源极，NOMS管M27的源极连接GND。
5.根据权利要求1所述一种高PSRR高精度多阶电流补偿带隙基准源，其特征在于，所述高温补偿电路包含PMOS管M31、M34、M35、M37、M40、M41，NOMS管M32、M33、M36、M38、M39、M42；
所述的PMOS管M31的栅极，PMOS管M37的栅极连接运算放大器OP2的输出端；
所述的PMOS管M31的源极，PMOS管M34的源极，PMOS管M37的源极，PMOS管M40的源极，PMOS管M41的源极连接预调节电压VDDL；
所述的PMOS管M31的漏极连接所述的NOMS管M32的漏极，NOMS管M33的漏极和栅极，以及NOMS管M36的栅极；
所述的PMOS管M34的漏极连接PMOS管M34的栅极，PMOS管M35的栅极，以及NMOS管M36的漏极；
所述的PMOS管M35的漏极输出第一路高温补偿电流ID35，PMOS管M41的漏极第二路高温输出补偿电流ID41；所述PMOS管M35的漏极连接PMOS管M41的漏极；
所述的PMOS管M37的漏极连接所述的NOMS管M38的漏极，NOMS管M39的漏极、栅极，以及PMOS管M42的栅极；
所述的NMOS管M38的栅极连接NMOS管M32的栅极；
所述的PMOS管M40的漏极连接PMOS管M40的栅极，PMOS管M41的漏极、栅极，以及PMOS管M42的漏极；
所述的NMOS管M32的源极，NMOS管M33的源极，NMOS管M38的源极，NOMS管M39的源极，以及NMOS管M42的源极连接GND。
6.根据权利要求3所述一种高PSRR高精度多阶电流补偿带隙基准源，其特征在于，所述输出电压Vref表达式子为：
Figure FDA0002685109180000051
其中，VN为补偿电压，VEB18为M18的发射极与基极之间的电压，R5为电阻R5的电阻值，R6为电阻R6的电阻值，R4为PMOS管M4的电阻值，q为电荷值，K为波尔兹曼常数，T为绝对温度。
7.根据权利要求6所述一种高PSRR高精度多阶电流补偿带隙基准源，其特征在于，所述补偿电压VN表达式子为：
VN＝(ID26+ID30+ID35+ID41)(R6+RM18)
其中，ID26为第一路低温补偿电流，ID30为第二路低温补偿阶段的补偿电流，ID35第一路高温补偿电流，ID41为第二路高温补偿电流，R6为电阻R6电阻值，RM18为PMOS管M18的电阻值。
8.根据权利要求7所述一种高PSRR高精度多阶电流补偿带隙基准源，其特征在于，所述第一路低温补偿包含PMOS管M23、M25、M26和NMOS管M24，所述的第一路低温补偿电流ID26表达式子为：
Figure FDA0002685109180000061
其中，NA掺杂浓度，ni为本征载流子浓度，VG为平带电压，W、L分别为MOS管的宽和长，AOP2为运算放大器OP2的放大倍数，VGS为NMOS管M6的栅源电压，R2为电阻R2的电阻值，RM8为NOMS管M8的电阻值，RM10为NOMS管M10的电阻值，q为电荷值，K为波尔兹曼常数，T为绝对温度，Wp为电势；Cox为氧化层电容；
所述第二路低温补偿包含PMOS管M28、M29、M30和NMOS管M27；所述第二路低温补偿电流ID30表达式子为：
Figure FDA0002685109180000062
其中，NA掺杂浓度，ni为本征载流子浓度，VG为平带电压，W、L分别为MOS管的宽和长，AOP2为运算放大器OP2的放大倍数，VGS为NMOS管M6的栅源电压，R2为电阻R2的电阻值，RM8为NOMS管M8的电阻值，RM10为NOMS管M10的电阻值，q为电荷值，K为波尔兹曼常数，T为绝对温度，Wp为电势；Cox为氧化层电容。
9.根据权利要求7所述一种高PSRR高精度多阶电流补偿带隙基准源，其特征在于，所述第一路高温补偿包含PMOS管M31、M34、M35和NOMS管M32、M33；所述第一路高温补偿电流ID35表达式子为：
Figure FDA0002685109180000071
其中，n为斜坡因子，M1为M34和M35的电流复制比，VTH为MOS管的阈值电压，VGS为栅源电压，W、L分别为PMOS管的宽和长，q为电荷值，K为波尔兹曼常数，T为绝对温度，
Figure FDA0002685109180000072
式中，Co为栅极电容，Cd为漏极电容；
所述第二路高温补偿包含PMOS管M37、M40、M41和NOMS管M38、M39；所述第二路高温补偿电流ID41表达式子为：
Figure FDA0002685109180000073
其中，n为斜坡因子，M1为M34和M35的电流复制比，VTH为MOS管的阈值电压，VGS为栅源电压，W、L分别为PMOS管的宽和长，q为电荷值，K为波尔兹曼常数，T为绝对温度，
Figure FDA0002685109180000074
式中，Co为栅极电容，Cd为漏极电容。
10.根据权利要求8所述一种高PSRR高精度多阶电流补偿带隙基准源，其特征在于，所述M6的栅源电压VGS6表达式子为：
Figure FDA0002685109180000075
其中，R2为电阻R2的电阻值，RM8为NOMS管M8的电阻值，RM10为NOMS管M10的电阻值，VDDL为预调节电压；
所述预调节电压VDDL表达式子为：
Figure FDA0002685109180000081
其中，VGS6为NMOS管M6的栅源电压，R2为电阻R2的电阻值，RM8为NOMS管M8的电阻值，RM10为NOMS管M10的电阻值，AOP1为运算放大器OP1的放大倍数，VGS7为PMOS管的栅源电压。
CN202010974060.9A 2020-09-16 2020-09-16 一种高psrr高精度多阶电流补偿带隙基准源 Pending CN111930170A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010974060.9A CN111930170A (zh) 2020-09-16 2020-09-16 一种高psrr高精度多阶电流补偿带隙基准源

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010974060.9A CN111930170A (zh) 2020-09-16 2020-09-16 一种高psrr高精度多阶电流补偿带隙基准源

Publications (1)

Publication Number Publication Date
CN111930170A true CN111930170A (zh) 2020-11-13

Family

ID=73333796

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010974060.9A Pending CN111930170A (zh) 2020-09-16 2020-09-16 一种高psrr高精度多阶电流补偿带隙基准源

Country Status (1)

Country Link
CN (1) CN111930170A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113093856A (zh) * 2021-03-31 2021-07-09 黄山学院 用于高压栅驱动芯片的高精度带隙基准电压产生电路
CN114185386A (zh) * 2021-12-03 2022-03-15 深圳飞骧科技股份有限公司 快速瞬态响应的低压差线性稳压器、芯片及电子设备

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113093856A (zh) * 2021-03-31 2021-07-09 黄山学院 用于高压栅驱动芯片的高精度带隙基准电压产生电路
CN114185386A (zh) * 2021-12-03 2022-03-15 深圳飞骧科技股份有限公司 快速瞬态响应的低压差线性稳压器、芯片及电子设备
CN114185386B (zh) * 2021-12-03 2022-10-14 深圳飞骧科技股份有限公司 快速瞬态响应的低压差线性稳压器、芯片及电子设备

Similar Documents

Publication Publication Date Title
CN109343639B (zh) 一种低温漂带隙基准电压电路、方法及其芯片
CN110377096B (zh) 高电源抑制比低温漂的带隙基准源
CN112859996B (zh) 一种低压高精度带隙基准电路
CN114489221B (zh) 一种带隙基准电压源电路及带隙基准电压源
CN111930170A (zh) 一种高psrr高精度多阶电流补偿带隙基准源
CN113031690B (zh) 一种低温漂的高阶温度补偿mos带隙基准电路
CN111077933A (zh) 一种低温度系数cmos基准电压源
CN111221369A (zh) 低压差线性稳压器
CN111045470B (zh) 一种低失调电压高电源抑制比的带隙基准电路
CN111930169A (zh) 一种负反馈分段曲率补偿带隙基准电路
CN113934250B (zh) 一种具有低温度系数和高电源抑制比高低压转换电路
CN117055681A (zh) 一种带有高阶温度补偿的带隙基准电路
CN115857608B (zh) 耗尽管实现宽范围内高阶温度补偿的带隙基准源
CN219016862U (zh) 一种指数型温度补偿的无运放带隙基准电路
CN111796625A (zh) 一种超低功耗cmos电压基准电路
CN115903990A (zh) 一种利用分段补偿技术减小温度漂移系数的带隙基准电路
CN112256078B (zh) 一种正温系数电流源和一种零温度系数电流源
CN115840486A (zh) 一种曲率补偿带隙基准电路
CN212515514U (zh) 一种高psrr高精度多阶电流补偿带隙基准源
CN211087041U (zh) 一种低温度系数cmos基准电压源
CN108181968B (zh) 一种基准电压产生电路
CN111061329A (zh) 一种高环路增益双环负反馈的带隙基准电路
CN117519403B (zh) 一种带隙基准电路以及电子设备
CN113485511B (zh) 一种具有低温度系数的带隙基准电路
CN115016591B (zh) 一种低温漂的带隙基准电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination