CN113093856A - 用于高压栅驱动芯片的高精度带隙基准电压产生电路 - Google Patents

Abstract

本发明公开了一种用于高压栅驱动芯片的高精度带隙基准电压产生电路结构，包括带有补偿网络的带隙基准电压产生电路。为了避免运放失调对基准电路的精度产生影响，本发明所提供的高精度带隙基准电压产生电路，一方面没有采用运放结构，而将与电源无关的偏置电路与晶体管结合，用以产生基准电压；另一方面，利用高阶曲率补偿技术，解决了一阶补偿所固有的温度曲率问题，有效提高了带隙基准的温度稳定性。

Description

用于高压栅驱动芯片的高精度带隙基准电压产生电路

技术领域

本发明涉及一种用于高压栅驱动芯片的高精度带隙基准电压产生电路，属于集成电路技术领域。

背景技术

高压栅驱动芯片属于典型的高压功率芯片，其用于将CPU控制器输出接口提供的小功率电平信号转换成大功率输出器件栅驱动所需要的高压大电流信号。栅驱动芯片因其成本低、可靠性高等优点广泛应用于电机驱动、直流交流逆变和汽车功率开关等领域，其中最典型应用为桥式变换器，包含半桥式变换器和全桥式变换器。图1示出了电力电子应用系统中最常用的一种高压栅驱动芯片，该电路为典型高压半桥栅驱动芯片及应用系统电路框图。典型半桥驱动电路分为高侧和低侧两路通道驱动电路，高侧驱动电路采用自举升压的方式实现信号传输控制，两路低压输入HI和LI，分别进入高侧和低侧两路通道。因此，高压栅驱动芯片内部使用的各类保护电路，需要在电压摆幅波动和衬底噪声大等恶劣环境因素下实现高可靠工作，这就需要偏置及供电电路具备高抗干扰特性，特别是带隙基准电路必须在高压电源下工作。

通常高压集成电路内部的偏置及供电电路内部包含：启动电路、带隙基准电压产生电路及缓冲器、偏置电路和输入低电压产生电路。芯片电源电压VCC上电之后，启动电路是整个芯片中最先开启的电路，通常会提供一定的初始偏置信号给带隙基准电压产生电路产生一个固定基准电压或基准电流；基准电压通过参考电压产生电路来产生芯片内部工作所需要的各类参考电压，通过驱动缓冲器电路输出；基准电流通常进入偏置信号产生电路，产生各类偏置信号用于给芯片内其他模拟电路提供偏置，同时也给参考电压产生电路和输入接口模块低压供电电路提供偏置；输入接口模块低压供电电路通常产生3-10V可浮动的低压电源信号VCCL。

对于高压栅驱动芯片系统来说，带隙基准电压产生电路是一个关键的基本模块，它的主要功能是产生一个与工艺无关、不受电源电压和环境温度影响的、稳定的直流参考电压。带隙基准电压产生电路的温度稳定性以及抗噪性能直接影响整个系统的精度和性能。图2为一种基准电压可任意设定的带隙基准电压产生电路结构图。由于运算放大器OP的钳位作用，使得OP输入电压V_A等于电压V_B，即流经电阻R11和电阻R13的电流相等。其中，输入电压V_A等于晶体管基极和发射极的电压差，具有负温度系数，故流经电阻R11的电流也具有负温度系数；电阻R12两端的电压为晶体管Q11的VBE1与晶体管Q11的VBE2之差，故流经电阻R12的电流具有正温度系数；流经电阻R11的负温度系数电流和流经电阻R12的正温度系数的电流叠加的结果即流经PMOS管M12电流，将其镜像到电阻R14上，同时输出基准电压Vref。这种结构得到的基准电压可以通过调节电阻R14的电阻值获得任意值。

由于工艺条件等实际因素影响，组成运放的晶体管很难保证绝对匹配，这就不可避免地会引入误差，以至于使得输出基准电压Vref的性能受到运放失调电压和噪声特性的限制。

发明内容

本发明的目的是克服现有技术中存在的不足，有效避免运放失调对基准电路的精度产生影响，针对高压栅驱动芯片的系统应用需求，提供一种不带运放结构的高阶补偿高精度带隙基准电压产生电路。

按照本发明提供的技术方案，所述用于高压栅驱动芯片的高精度带隙基准电压产生电路包括：高压NMOS管M31、PMOS管M32、高压PMOS管M33、高压NMOS管M34、高压NMOS管M35、PMOS管M36、高压PMOS管M37、高压NMOS管M38、高压NMOS管M39、电阻R31、电阻R32、电阻R33、电阻R34、电阻R35、电阻R36、电阻R37、电阻R38、晶体管Q31、晶体管Q32、晶体管Q33、晶体管Q34、晶体管Q35以及电容C31；

所述高压NMOS管M31的栅极与漏极相连并连接高压NMOS管M34的栅极以及电阻R31的下端；高压NMOS管M31的源极连接到晶体管Q31的基极和集电极；电阻R31的上端、PMOS管M32的源极、PMOS管M36的源极、电阻R37的上端共同连接到芯片内部电源电压VCCL；晶体管Q31的发射极、电阻R32的下端、晶体管Q32的发射极、晶体管Q33的发射极、晶体管Q34的发射极、晶体管Q35的发射极以及电阻R38的下端共同连接到地电压GND；PMOS管M32的栅极与漏极相连并连接高压PMOS管M33的源极和PMOS管M36的栅极；高压PMOS管M33的栅极与漏极相连并连接高压NMOS管M34的漏极、高压NMOS管M35的漏极、高压PMOS管M37的栅极；高压NMOS管M34的源极连接到电阻R32的上端、电阻R35的上端；高压NMOS管M35的栅极连接到高压NMOS管M38的栅极、高压NMOS管M38的漏极、高压PMOS管M37的漏极、高压NMOS管M39的栅极和电容C31的上端；高压NMOS管M35的源极连接到晶体管Q32的集电极；晶体管Q32的基极连接到晶体管Q35的基极、电阻R34的右端和电阻R36的下端；PMOS管M36的漏极连接到高压PMOS管M37的源极，高压NMOS管M38的源极连接到晶体管Q33的集电极，晶体管Q33的栅极连接到电容C31的下端、晶体管Q34的集电极和电阻R33的左端；晶体管Q34的栅极连接到晶体管Q35的集电极和电阻R34的左端；电阻R33右端连接到电阻R35的下端和电阻R36的上端；电阻R37的下端连接到高压NMOS管M39的漏极；高压NMOS管M39的源极连接到电阻R38的上端，并同时作为基准电压输出节点。

具体的，所述高压NMOS管都是耐压值高于10V的NMOS管。所述晶体管均使用NPN晶体管。

所述晶体管Q33、晶体管Q35、电阻R33、电阻R34、电阻R35、电阻R36和电容C31构成补偿网络，对温度曲线进行高阶曲率补偿，提高电路工作过程中带隙基准电压的温度稳定性。

本发明的优点是：本发明所提供的高精度带隙基准电压产生电路，为了避免运放失调对基准电路的精度产生影响，一方面没有采用运放结构，而将与电源无关的偏置电路与晶体管结合，用以产生基准电压；另一方面，利用高阶曲率补偿技术，解决了一阶补偿所固有的温度曲率问题，有效提高了带隙基准的温度稳定性。

附图说明

图1为现有技术中一种高压栅驱动芯片使用的供电及偏置电路实现结构框图。

图2为现有技术中一种基准电压可任意设定的带隙基准电压产生电路结构图。

图3为高压带隙基准电压产生电路的一种实现方式。

图4为本发明和图3的一阶补偿带隙基准电压产生电路温度特性的比对。

图5为本发明的高精度带隙基准电压产生电路的原理图。

具体实施方式

下面结合附图和实施例对本发明进行进一步详细的说明。

图3为高压带隙基准电压产生电路的一种实现方式，该电路由PMOS管M21、高压NMOS管M22、PMOS管M23、高压NMOS管M24、高压NMOS管M25、电阻R21、电阻R22、电阻R23、电阻R24、电阻R25、晶体管Q21、晶体管Q22组成。所述高压NMOS管都是耐压值高于10V的NMOS管。

上述电路的连接关系为：PMOS管M21的源极、PMOS管M23的源极、电阻R24的上端共同连接到芯片内部电源电压VCCL；PMOS管M21的栅极与漏极相连并连接PMOS管M23的栅极、高压NMOS管M22的漏极；高压NMOS管M22的栅极连接高压NMOS管M24的栅极、高压NMOS管M24的漏极、PMOS管M23的漏极、高压NMOS管M25的栅极；高压NMOS管M22的源极连接到电阻R21的上端、晶体管Q21的发射极(A点)；电阻R21的下端、晶体管Q21的基极、晶体管Q21的集电极、晶体管Q22的发射极、晶体管Q22的基极、电阻R23的下端、电阻R25的下端同时连接到地电压GND；高压NMOS管M24的源极连接到电阻R22的上端和电阻R23的上端(B点)；晶体管Q22的发射极连接电阻R22的下端；电阻R24的下端连接到高压NMOS管M25的漏极；高压NMOS管M25的源极连接到电阻R25的上端，并同时作为第一基准电压Vref1输出节点。

图3所示的高压带隙基准电压产生电路中PMOS管M21和PMOS管M23有钳位作用，保证A和B点电压相等；其中，高压NMOS管M22、高压NMOS管M24、高压NMOS管M25构成电流镜。其中A点电压为晶体管Q21的基极-发射极电压，具有负温度系数，流经电阻R21的电流为A点电压与电阻R21的比值，故该电流具有负温度系数，且与流经电阻R23的电流大小相等；电阻R22两端的电压为B点电压和晶体管Q21的基极-发射极电压的差值，具有正温度系数，故流经电阻R22的电流为正温度系数电流。上述流经电阻R22的正温度系数电流与流经电阻R23的负温度系数电流通过一定比例叠加，即流经高压NMOS管M24的总电流，最后通过高压NMOS管M25镜像，产生第一基准电压Vref1。

图3所示的高压带隙基准电压产生电路的一阶补偿技术的主要思想是：通过加入一个与热电压V_T成正比的电压源来抵消二极管的基极-发射极电压V_BE的负温度系数。然而，相对于V_T是温度T的线性函数，V_BE却是一个包含温度T的许多高次项的复杂函数。即使在最适宜的补偿条件下，基准电压仍然会含有一些温度漂移项。因此，图3所示的一阶补偿的高压带隙基准电压产生电路并不能真正使得基准输出电压与温度T无关。这在对基准电压温度特性要求不高的应用中能够满足需求，但对于高精度要求的场合，就需要对温度曲线进行高阶曲率补偿，以求得到更好的温度特性。

图5所示的高精度带隙基准电压产生电路是在图3的高压带隙基准电压产生电路的基础上改进而得。如图5所示，该电路包括：高压NMOS管M31、PMOS管M32、高压PMOS管M33、高压NMOS管M34、高压NMOS管M35、PMOS管M36、高压PMOS管M37、高压NMOS管M38、高压NMOS管M39、电阻R31、电阻R32、电阻R33、电阻R34、电阻R35、电阻R36、电阻R37、电阻R38、晶体管Q31、晶体管Q32、晶体管Q33、晶体管Q34、晶体管Q35以及电容C31。

其中，高压NMOS管M31的栅极与漏极相连并连接高压NMOS管M34的栅极以及电阻R31的下端；高压NMOS管M31的源极连接到晶体管Q31的基极和集电极；电阻R31的上端、PMOS管M32的源极、PMOS管M36的源极、电阻R37的上端共同连接到芯片内部电源电压VCCL；晶体管Q31的发射极、电阻R32的下端、晶体管Q32的发射极、晶体管Q33的发射极、晶体管Q34的发射极、晶体管Q35的发射极以及电阻R38的下端共同连接到地电压GND；PMOS管M32的栅极与漏极相连并连接高压PMOS管M33的源极和PMOS管M36的栅极；高压PMOS管M33的栅极与漏极相连并连接高压NMOS管M34的漏极、高压NMOS管M35的漏极、高压PMOS管M37的栅极；高压NMOS管M34的源极连接到电阻R32的上端、电阻R35的上端；高压NMOS管M35的栅极连接到高压NMOS管M38的栅极、高压NMOS管M38的漏极、高压PMOS管M37的漏极、高压NMOS管M39的栅极和电容C31的上端；高压NMOS管M35的源极连接到晶体管Q32的集电极；晶体管Q32的基极连接到晶体管Q35的基极、电阻R34的右端和电阻R36的下端；PMOS管M36的漏极连接到高压PMOS管M37的源极，高压NMOS管M38的源极连接到晶体管Q33的集电极，晶体管Q33的栅极连接到电容C31的下端、晶体管Q34的集电极和电阻R33的左端；晶体管Q34的栅极连接到晶体管Q35的集电极和电阻R34的左端；电阻R33右端连接到电阻R35的下端和电阻R36的上端；电阻R37的下端连接到高压NMOS管M39的漏极；高压NMOS管M39的源极连接电阻R38的上端，并作为第二基准电压Vref2输出节点。同样，所使用的高压NMOS管都是耐压值高于10V的NMOS管。

图5所示的高精度带隙基准电压产生电路中，PMOS管M33漏极和PMOS管M37漏极分别对应图3中的A点和B点，并且A和B点电压相等。高压NMOS管M35、高压NMOS管M38、高压NMOS管M39构成电流镜。其中A点电压温度系数为晶体管Q32的基极-发射极电压，具有负温度系数，流经A点的电流为电阻R32、电阻R35和晶体管Q32中的电流总和，具有负温度系数；流经B点的电流具有正温度系数。上述具有正温度系数的电流与具有负温度系数的电流通过一定比例叠加，即流经高压NMOS管M38的总电流，最后通过高压NMOS管M39镜像，产生基准电压Vref2。图5所示电路中，采用NPN晶体管替代图3中的PNP晶体管，能有效地抑制噪声，提高系统的稳定性，使得整个电路得到更精确的输出基准电压。图5所示电路中，由晶体管Q33、晶体管Q35、电阻R33、电阻R34、电阻R35、电阻R36、电容C31构成的补偿网络，利用高阶曲率补偿技术，解决了一阶补偿所固有的温度曲率问题，有效提高了带隙基准的温度稳定性。

图4为本发明的高阶补偿和一阶补偿带隙基准电压产生电路温度特性的比对。虚线所示Vref1为图3电路的温度函数曲线，它是一条近似的开口向下的抛物曲线，也就是带隙电压的温度系数T在某一温度下为零，在其他温度下为正值或负值。曲率变化是由于基极-发射极电压、集电极电流和失调电压等参数随温度变化引起的。图4中实线所示Vref2为本发明高阶补偿高精度带隙基准电压产生电路对应的温度函数曲线，与所述Vref1相比有更好的温度特性。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (4)

1.用于高压栅驱动芯片的高精度带隙基准电压产生电路，其特征是，包括高压NMOS管M31、PMOS管M32、高压PMOS管M33、高压NMOS管M34、高压NMOS管M35、PMOS管M36、高压PMOS管M37、高压NMOS管M38、高压NMOS管M39、电阻R31、电阻R32、电阻R33、电阻R34、电阻R35、电阻R36、电阻R37、电阻R38、晶体管Q31、晶体管Q32、晶体管Q33、晶体管Q34、晶体管Q35以及电容C31；

所述高压NMOS管M31的栅极与漏极相连并连接高压NMOS管M34的栅极以及电阻R31的下端；高压NMOS管M31的源极连接到晶体管Q31的基极和集电极；电阻R31的上端、PMOS管M32的源极、PMOS管M36的源极、电阻R37的上端共同连接到芯片内部电源电压VCCL；晶体管Q31的发射极、电阻R32的下端、晶体管Q32的发射极、晶体管Q33的发射极、晶体管Q34的发射极、晶体管Q35的发射极以及电阻R38的下端共同连接到地电压GND；PMOS管M32的栅极与漏极相连并连接高压PMOS管M33的源极和PMOS管M36的栅极；高压PMOS管M33的栅极与漏极相连并连接高压NMOS管M34的漏极、高压NMOS管M35的漏极、高压PMOS管M37的栅极；高压NMOS管M34的源极连接到电阻R32的上端、电阻R35的上端；高压NMOS管M35的栅极连接到高压NMOS管M38的栅极、高压NMOS管M38的漏极、高压PMOS管M37的漏极、高压NMOS管M39的栅极和电容C31的上端；高压NMOS管M35的源极连接到晶体管Q32的集电极；晶体管Q32的基极连接到晶体管Q35的基极、电阻R34的右端和电阻R36的下端；PMOS管M36的漏极连接到高压PMOS管M37的源极，高压NMOS管M38的源极连接到晶体管Q33的集电极，晶体管Q33的栅极连接到电容C31的下端、晶体管Q34的集电极和电阻R33的左端；晶体管Q34的栅极连接到晶体管Q35的集电极和电阻R34的左端；电阻R33右端连接到电阻R35的下端和电阻R36的上端；电阻R37的下端连接到高压NMOS管M39的漏极；高压NMOS管M39的源极连接到电阻R38的上端，并同时作为基准电压输出节点。

2.根据权利要求1所述的用于高压栅驱动芯片的高精度带隙基准电压产生电路，其特征是，所述高压NMOS管都是耐压值高于10V的NMOS管。

3.根据权利要求1所述的用于高压栅驱动芯片的高精度带隙基准电压产生电路，其特征是，所述晶体管均使用NPN晶体管。

4.根据权利要求1所述的用于高压栅驱动芯片的高精度带隙基准电压产生电路，其特征是，所述晶体管Q33、晶体管Q35、电阻R33、电阻R34、电阻R35、电阻R36和电容C31构成补偿网络，对温度曲线进行高阶曲率补偿，提高电路工作过程中带隙基准电压的温度稳定性。

Images