CN218767956U - 带隙基准电压源电路 - Google Patents
带隙基准电压源电路 Download PDFInfo
- Publication number
- CN218767956U CN218767956U CN202221288040.7U CN202221288040U CN218767956U CN 218767956 U CN218767956 U CN 218767956U CN 202221288040 U CN202221288040 U CN 202221288040U CN 218767956 U CN218767956 U CN 218767956U
- Authority
- CN
- China
- Prior art keywords
- unit
- transistor
- electrically connected
- mos transistor
- pole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
本实用新型公开一种带隙基准电压源电路,包括启动单元、二阶曲率补偿单元、电流产生单元、电流/电压转换单元、VBE产生单元、NMOS管补偿单元及叠加单元,启动单元的输出端分别与二阶曲率补偿单元、电流产生单元、VBE产生单元的输入端电连接,二阶曲率补偿单元、电流产生单元的输出端与电流/电压转换单元电连接,电流/电压转换单元的输出端与叠加单元电连接,VBE产生单元的输出端与叠加单元电连接,NMOS管补偿单元与叠加单元电连接,叠加单元的输出端用于输出带隙基准电压。本实用新型通过设置二阶曲率补偿单元及NMOS管补偿单元,可以有效地降低温度系数,使得该电路具有更低温度系数、更低功耗,能够满足高精度集成电路的需求。
Description
技术领域
本实用新型涉及基准电压源电路领域,特别是涉及一种带隙基准电压源电路。
背景技术
近年来,时代的发展以及5G时代的到来推动着电子信息产业的发展,加速了电子产品的更换速度,并且产生了新一代的电子技术。随着新一代电子技术的完善与成熟,电子技术领域对集成电路芯片的性能要求也普遍提高,如更低的温度系数、更高的稳定性等等。
基准电压源作为集成电路芯片重要的模块之一,在各种电路之中都普遍有应用,比如A/D与D/A转换电路、SOC等。近几年来,对集成电路的要求都向高精度方面侧重,对集成电路的工艺要求也是逐渐提高。而带隙基准电压源的优点就能满足对电路要求高的需求,其优点有温度系数更低、噪声抑制能力更高、工作电压更低等。因此,为了满足电子技术领域的需求,研究具有低温度系数的带隙基准电压源具有重要意义。
典型的带隙基准源的工作原理非常简单,就是通过让具有与温度呈正相关关系的温度系数跟具有与温度呈现负相关关系的温度系数进行相加,从而得到零温度系数。但是传统的带隙基准源存在非常多的问题,例如,就温度系数和功耗而言,它就不满足集成电路设计的要求。
实用新型内容
本实用新型的目的是克服现有技术中的不足之处,提供一种具有更低温度系数、更低功耗的带隙基准电压源电路,能够满足高精度集成电路的需求。
本实用新型的目的是通过以下技术方案来实现的:
一种带隙基准电压源电路,包括:启动单元、二阶曲率补偿单元、电流产生单元、电流/电压转换单元、VBE产生单元、NMOS管补偿单元及叠加单元,
所述启动单元的输出端分别与所述二阶曲率补偿单元、所述电流产生单元、所述VBE产生单元的输入端电连接,所述二阶曲率补偿单元、所述电流产生单元的输出端与所述电流/电压转换单元电连接,所述电流/电压转换单元的输出端与所述叠加单元电连接,所述VBE产生单元的输出端与所述叠加单元电连接,所述NMOS管补偿单元与所述叠加单元电连接,所述叠加单元的输出端用于输出带隙基准电压。
优选的,所述启动单元包括MOS管M1及三极管Q0,所述MOS管M1的G极与所述MOS管M1的D极连接,并且所述MOS管M1的D极还与所述三极管Q0的集电极电连接,所述MOS管M1的G极还与所述电流产生单元和所述二阶曲率补偿单元电连接,所述三极管Q0的基极还与所述VBE产生单元电连接。
优选的,所述电流产生单元包括MOS管M2、MOS管M3及三极管Q1,所述MOS管M2的G极与所述MOS管M3的G极和所述启动单元电连接,所述MOS管M2的D极与所述三极管Q1的集电极电连接,所述三极管Q1的基极与所述VBE产生单元电连接。
优选的,所述电流产生单元还包括电阻R0,所述电阻R0的一端与所述MOS管M3的D极电连接,所述电阻R0的另一端用于输出电压值至所述叠加单元中。
优选的,所述VBE产生单元包括三极管Q2,所述三极管Q2的基极与所述三极管Q1的基极电连接,所述三极管Q2的发射极与所述电流/电压转换单元电连接,所述三极管Q2的集电极用于输出VBE电压至所述叠加单元中。
优选的,所述二阶曲率补偿单元包括MOS管M4、MOS管M5、MOS管M6及MOS管M7,所述MOS管M4的G极、MOS管M5的G极共同与所述电流产生单元的输出端电连接,所述MOS管M6的S极、MOS管M7的S极共同与所述启动单元电连接,所述MOS管M6的G极与所述MOS管M7的G极电连接,所述MOS管M7的D极与所述电流/电压转换单元电连接。
优选的,所述二阶曲率补偿单元还包括三极管Q4、三极管Q5及三极管Q7,所述三极管Q4的集电极与所述MOS管M4的D极电连接,所述三极管Q4的基极与所述三极管Q5的基极电连接,所述三极管Q5的集电极与所述MOS管M5的D极电连接,所述三极管Q5的发射极与所述三极管Q7的基极电连接,所述三极管Q7的集电极分别与所述MOS管M6的G极、MOS管M7的G极电连接。
优选的,所述二阶曲率补偿单元还包括三极管Q3及三极管Q6,所述三极管Q3的集电极与所述三极管Q4的发射极电连接,所述三极管Q3的基极与所述三极管Q6的基极电连接,所述三极管Q6的集电极与所述三极管Q7的基极电连接,所述三极管Q3和所述三极管Q6的发射极接地。
优选的,所述NMOS管补偿单元包括MOS管MN0、电阻R2及电阻R3,所述MOS管MN0的G极与所述三极管Q0的发射极电连接,所述电阻R3的两端分别与所述MOS管MN0的S极和D极电连接,所述电阻R3还与所述电阻R2电连接。
优选的,所述MOS管MN0为N-MOS管。
本实用新型相比于现有技术的优点及有益效果如下:
本实用新型为一种带隙基准电压源电路,通过设置二阶曲率补偿单元及NMOS管补偿单元,可以有效地降低温度系数,使得该电路具有更低温度系数、更低功耗,能够满足高精度集成电路的需求,通过二阶曲率补偿与NMOS补偿,从而得到具有更低温度系数的带隙基准电压。
附图说明
图1为本实用新型一实施方式的带隙基准电压源电路的功能模块图;
图2为图1所示的带隙基准电压源电路的电路图。
具体实施方式
为了便于理解本实用新型,下面将参照相关附图对本实用新型进行更全面的描述。附图中给出了本实用新型的较佳实施方式。但是,本实用新型可以以许多不同的形式来实现,并不限于本文所描述的实施方式。相反地,提供这些实施方式的目的是使对本实用新型的公开内容理解的更加透彻全面。
根据双极性晶体管的基极-发射极电压与温度关系,就能够得到具有正温度特性与负温度特性的电压,并且使正电压与负电压抵消,得到温度系数几乎为零的基准电压源。同时在传统带隙基准的结构下,结合二阶曲率补偿与MOS管分段线性补偿来改善其温度系数。电路如附图1所示。请参阅图1,一种带隙基准电压源电路,包括:启动单元、二阶曲率补偿单元、电流产生单元、电流/电压转换单元、VBE产生单元、NMOS管补偿单元及叠加单元,
所述启动单元的输出端分别与所述二阶曲率补偿单元、所述电流产生单元、所述VBE产生单元的输入端电连接,所述二阶曲率补偿单元、所述电流产生单元的输出端与所述电流/电压转换单元电连接,所述电流/电压转换单元的输出端与所述叠加单元电连接,所述VBE产生单元的输出端与所述叠加单元电连接,所述NMOS管补偿单元与所述叠加单元电连接,所述叠加单元的输出端用于输出带隙基准电压。
如此,通过设置二阶曲率补偿单元及NMOS管补偿单元,可以有效地降低温度系数,使得该电路具有更低温度系数、更低功耗,能够满足高精度集成电路的需求,通过二阶曲率补偿与NMOS补偿,从而得到具有更低温度系数的带隙基准电压。
请参阅图2,所述启动单元包括MOS管M1及三极管Q0,所述MOS管M1的G极与所述MOS管M1的D极连接,并且所述MOS管M1的D极还与所述三极管Q0的集电极电连接,所述MOS管M1的G极还与所述电流产生单元和所述二阶曲率补偿单元电连接,所述三极管Q0的基极还与所述VBE产生单元电连接。如此,通过设置MOS管M1及三极管Q0,可以实现该电路的启动,以使得电路可以正常工作。
请参阅图2,所述电流产生单元包括MOS管M2、MOS管M3及三极管Q1,所述MOS管M2的G极与所述MOS管M3的G极和所述启动单元电连接,所述MOS管M2的D极与所述三极管Q1的集电极电连接,所述三极管Q1的基极与所述VBE产生单元电连接。如此,通过设置MOS管M2、MOS管M3及三极管Q1,可以在MOS管M2、MOS管M3处产生IPTAT电流。
进一步地,所述电流产生单元还包括电阻R0,所述电阻R0的一端与所述MOS管M3的D极电连接,所述电阻R0的另一端用于输出电压值至所述叠加单元中。由电流通过电阻R0后,则可以产生电压输出至叠加单元中。
需要说明的是,请参阅图2,所述VBE产生单元包括三极管Q2,所述三极管Q2的基极与所述三极管Q1的基极电连接,所述三极管Q2的发射极与所述电流/电压转换单元电连接,所述三极管Q2的集电极用于输出VBE电压至所述叠加单元中。双极型晶体管Q2的基极-发射极之间导通会产生一个负温度系数的电压VBE,通过控制流过Q1、Q2两个双极型晶体管集电极的电流大小,使这两个电流大小不同,两者的基极-发射极电压之间就会产生一个电压差,那么电压差ΔVBE就是具有正温度特性的电压,通过两电压相加就可以得到零温度系数得电压。
请参阅图2,所述二阶曲率补偿单元包括MOS管M4、MOS管M5、MOS管M6及MOS管M7,所述MOS管M4的G极、MOS管M5的G极共同与所述电流产生单元的输出端电连接,所述MOS管M6的S极、MOS管M7的S极共同与所述启动单元电连接,所述MOS管M6的G极与所述MOS管M7的G极电连接,所述MOS管M7的D极与所述电流/电压转换单元电连接。
进一步地,所述二阶曲率补偿单元还包括三极管Q4、三极管Q5及三极管Q7,所述三极管Q4的集电极与所述MOS管M4的D极电连接,所述三极管Q4的基极与所述三极管Q5的基极电连接,所述三极管Q5的集电极与所述MOS管M5的D极电连接,所述三极管Q5的发射极与所述三极管Q7的基极电连接,所述三极管Q7的集电极分别与所述MOS管M6的G极、MOS管M7的G极电连接。需要说明的是,PMOS管M1、M2、M3、M4、M5为一组电流镜,M6与M7也是一组电流镜,电流镜的作用就是得到一个与电源无关的偏置电流,从而实现电路与温度无关。
进一步地,所述二阶曲率补偿单元还包括三极管Q3及三极管Q6,所述三极管Q3的集电极与所述三极管Q4的发射极电连接,所述三极管Q3的基极与所述三极管Q6的基极电连接,所述三极管Q6的集电极与所述三极管Q7的基极电连接,所述三极管Q3和所述三极管Q6的发射极接地。
如此,主要由IPTAT 2产生电路组成,并且使IPTAT 2电流流经电阻R3,从而产生VPTAT2电压。二阶曲率补偿其实就是把VBE的高阶非线性分量中的二阶分量尽可能地进行削弱,以达到降低温度系数的目的,其原理是在一阶补偿电路中,引入VPTAT2进行二阶曲率校正,从而达到降低高阶非线性分量对温度系数影响的目的。在低温阶段主要由VPTAT对晶体管VBE进行一阶补偿,同时还引入NMOS补偿电路进行优化。随着温度逐渐升高,当VPTAT 2能够抵消晶体管VBE的二阶分量时,则由VPTAT与VPTAT 2共同决定基准源的输出电压。通过二阶曲率补偿与NMOS补偿,从而得到具有更低温度系数的带隙基准电压。
请参阅图2,所述NMOS管补偿单元包括MOS管MN0、电阻R2及电阻R3,所述MOS管MN0的G极与所述三极管Q0的发射极电连接,所述电阻R3的两端分别与所述MOS管MN0的S极和D极电连接,所述电阻R3还与所述电阻R2电连接。在本实施例中,所述MOS管MN0为N-MOS管。NM0为NMOS补偿电路,NMOS与电阻R3并联后,在低温阶段R3的电压比较低而使NMOS管处于线性区,随着电路温度的升高,电阻电压就可以让MN0管导通,从而产生一种分流的效果,达到削弱与正温度系数相关的电流,从而实现对电路输出温度系数的校正,这就是NMOS补偿技术的基本原理,通过调整NMOS管的宽长比,从而优化优化补偿功能。
本实用新型利用偏置电流的使用以及电流镜的结构获得一个与电源无关的基准电流。利用三极管的基极-发射极电压与温度的关系,产生一个负温度系数的电压和一个有正温度系数的电压,并且使这两个电压相加得到一个零温度系数的电压。通过二阶曲率补偿技术与NMOS管线性补偿技术相结合来降低温度系数。在本实施例中,基于TSMC018工艺,采用cadencespectre仿真工具对此方案进行仿真分析。结果显示在-50℃到125℃内,计算得到的温度系数为30.06ppm/℃。带隙基准源的功耗为269.234μW。
以上所述实施方式仅表达了本实用新型的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本实用新型专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本实用新型构思的前提下,还可以做出若干变形和改进,这些都属于本实用新型的保护范围。因此,本实用新型专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种带隙基准电压源电路,其特征在于,包括:启动单元、二阶曲率补偿单元、电流产生单元、电流/电压转换单元、VBE产生单元、NMOS管补偿单元及叠加单元,
所述启动单元的输出端分别与所述二阶曲率补偿单元、所述电流产生单元、所述VBE产生单元的输入端电连接,所述二阶曲率补偿单元、所述电流产生单元的输出端与所述电流/电压转换单元电连接,所述电流/电压转换单元的输出端与所述叠加单元电连接,所述VBE产生单元的输出端与所述叠加单元电连接,所述NMOS管补偿单元与所述叠加单元电连接,所述叠加单元的输出端用于输出带隙基准电压。
2.根据权利要求1所述的带隙基准电压源电路,其特征在于,所述启动单元包括MOS管M1及三极管Q0,所述MOS管M1的G极与所述MOS管M1的D极连接,并且所述MOS管M1的D极还与所述三极管Q0的集电极电连接,所述MOS管M1的G极还与所述电流产生单元和所述二阶曲率补偿单元电连接,所述三极管Q0的基极还与所述VBE产生单元电连接。
3.根据权利要求1所述的带隙基准电压源电路,其特征在于,所述电流产生单元包括MOS管M2、MOS管M3及三极管Q1,所述MOS管M2的G极与所述MOS管M3的G极和所述启动单元电连接,所述MOS管M2的D极与所述三极管Q1的集电极电连接,所述三极管Q1的基极与所述VBE产生单元电连接。
4.根据权利要求3所述的带隙基准电压源电路,其特征在于,所述电流产生单元还包括电阻R0,所述电阻R0的一端与所述MOS管M3的D极电连接,所述电阻R0的另一端用于输出电压值至所述叠加单元中。
5.根据权利要求3所述的带隙基准电压源电路,其特征在于,所述VBE产生单元包括三极管Q2,所述三极管Q2的基极与所述三极管Q1的基极电连接,所述三极管Q2的发射极与所述电流/电压转换单元电连接,所述三极管Q2的集电极用于输出VBE电压至所述叠加单元中。
6.根据权利要求1所述的带隙基准电压源电路,其特征在于,所述二阶曲率补偿单元包括MOS管M4、MOS管M5、MOS管M6及MOS管M7,所述MOS管M4的G极、MOS管M5的G极共同与所述电流产生单元的输出端电连接,所述MOS管M6的S极、MOS管M7的S极共同与所述启动单元电连接,所述MOS管M6的G极与所述MOS管M7的G极电连接,所述MOS管M7的D极与所述电流/电压转换单元电连接。
7.根据权利要求6所述的带隙基准电压源电路,其特征在于,所述二阶曲率补偿单元还包括三极管Q4、三极管Q5及三极管Q7,所述三极管Q4的集电极与所述MOS管M4的D极电连接,所述三极管Q4的基极与所述三极管Q5的基极电连接,所述三极管Q5的集电极与所述MOS管M5的D极电连接,所述三极管Q5的发射极与所述三极管Q7的基极电连接,所述三极管Q7的集电极分别与所述MOS管M6的G极、MOS管M7的G极电连接。
8.根据权利要求7所述的带隙基准电压源电路,其特征在于,所述二阶曲率补偿单元还包括三极管Q3及三极管Q6,所述三极管Q3的集电极与所述三极管Q4的发射极电连接,所述三极管Q3的基极与所述三极管Q6的基极电连接,所述三极管Q6的集电极与所述三极管Q7的基极电连接,所述三极管Q3和所述三极管Q6的发射极接地。
9.根据权利要求2所述的带隙基准电压源电路,其特征在于,所述NMOS管补偿单元包括MOS管MN0、电阻R2及电阻R3,所述MOS管MN0的G极与所述三极管Q0的发射极电连接,所述电阻R3的两端分别与所述MOS管MN0的S极和D极电连接,所述电阻R3还与所述电阻R2电连接。
10.根据权利要求9所述的带隙基准电压源电路,其特征在于,所述MOS管MN0为N-MOS管。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202221288040.7U CN218767956U (zh) | 2022-05-27 | 2022-05-27 | 带隙基准电压源电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202221288040.7U CN218767956U (zh) | 2022-05-27 | 2022-05-27 | 带隙基准电压源电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN218767956U true CN218767956U (zh) | 2023-03-28 |
Family
ID=85688469
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202221288040.7U Active CN218767956U (zh) | 2022-05-27 | 2022-05-27 | 带隙基准电压源电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN218767956U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117215366A (zh) * | 2023-11-06 | 2023-12-12 | 苏州锴威特半导体股份有限公司 | 一种超低温漂的基准电压输出电路 |
-
2022
- 2022-05-27 CN CN202221288040.7U patent/CN218767956U/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117215366A (zh) * | 2023-11-06 | 2023-12-12 | 苏州锴威特半导体股份有限公司 | 一种超低温漂的基准电压输出电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107121997B (zh) | 一种具有自适应高阶补偿的高精度带隙基准源 | |
CN101630176B (zh) | 低电压cmos带隙基准电压源 | |
CN102270008B (zh) | 宽输入带曲率补偿的带隙基准电压源 | |
CN113110678B (zh) | 基于低电源电压bandgap高可靠的启动电路及控制方法 | |
CN218767956U (zh) | 带隙基准电压源电路 | |
CN103440009B (zh) | 一种启动电路及带该启动电路的稳压电路 | |
CN112684239A (zh) | 一种低温漂电源电压检测电路 | |
CN114578891B (zh) | 一种可降低温度影响的电路 | |
CN111045470B (zh) | 一种低失调电压高电源抑制比的带隙基准电路 | |
CN113157041A (zh) | 一种宽输入带隙基准电压源 | |
CN108536210A (zh) | 一种平滑温度补偿带隙基准源电路 | |
CN113093856B (zh) | 用于高压栅驱动芯片的高精度带隙基准电压产生电路 | |
CN108052151A (zh) | 一种无嵌位运放的带隙基准电压源 | |
CN113934250A (zh) | 一种具有低温度系数和高电源抑制比高低压转换电路 | |
CN105867499A (zh) | 一种实现基准电压源低压高精度的电路及方法 | |
CN116880641A (zh) | 一种高阶曲率校正带隙基准电路 | |
CN116679789A (zh) | 一种采用二阶温度补偿的带隙基准电压源及其工作方法 | |
CN116880644A (zh) | 一种高阶曲率温度补偿带隙基准电路 | |
CN107092297B (zh) | 用于信号放大器的二阶补偿带隙基准电路 | |
CN103941796B (zh) | 带隙基准电路 | |
CN104035479B (zh) | 一种高电源抑制比低噪声的电压基准源 | |
CN114489222A (zh) | 一种用于电源芯片的带隙基准电路 | |
CN211044054U (zh) | 一种电压和温度系数独立可调的基准电路 | |
CN101840243A (zh) | Cmos带隙基准电压产生电路 | |
CN215298055U (zh) | 一种带负反馈的高压基准电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |