CN212515514U - 一种高psrr高精度多阶电流补偿带隙基准源 - Google Patents

一种高psrr高精度多阶电流补偿带隙基准源 Download PDF

Info

Publication number
CN212515514U
CN212515514U CN202022027819.0U CN202022027819U CN212515514U CN 212515514 U CN212515514 U CN 212515514U CN 202022027819 U CN202022027819 U CN 202022027819U CN 212515514 U CN212515514 U CN 212515514U
Authority
CN
China
Prior art keywords
electrode
pmos tube
tube
drain electrode
noms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN202022027819.0U
Other languages
English (en)
Inventor
韦崇敏
蔡超波
宋树祥
刘珊珊
钟树江
邓春兰
冯梓浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Canrui Technology Co ltd
Original Assignee
Guangxi Normal University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangxi Normal University filed Critical Guangxi Normal University
Priority to CN202022027819.0U priority Critical patent/CN212515514U/zh
Application granted granted Critical
Publication of CN212515514U publication Critical patent/CN212515514U/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Control Of Electrical Variables (AREA)

Abstract

本实用新型公开了一种高PSRR高精度多阶电流补偿带隙基准源，包括偏置产生与电源电压预调节电路、带隙基准核心电路、高温补偿电路和低温补偿电路；依次连接偏置产生与电源电压预调节电路、带隙基准核心电路、低温补偿电路和高温补偿电路；偏置与电源电压调节电路的主要作用是调节电源电压和为两个放大器提供偏置电压；OP1用于提高电路的电源电压抑制比，OP2用于带隙基准的核心；高温补偿和低温补偿电路产生的电流对带隙基准的低温段和高温段的输出参考电压进行补偿，本发明提高了电源电压抑制比以及降低了温漂系数，得到一个稳定的参考电压，减低外部影响。

Description

一种高PSRR高精度多阶电流补偿带隙基准源
技术领域
本实用新型属于集成电路技术领域，具体涉及一种高PSRR 高精度多阶电流补偿带隙基准源。
背景技术
带隙基准是模拟电路电源管理核心电路之一，广泛应用于模数转换器、数模转换器、开关电源、线性稳压器这些模拟集成电路中。根据不同的模拟电路设计精度的要求，带隙基准的温漂系数和电源电压抑制比要求也不同。通常温漂系数越低越好，电源电压抑制比越高越好。因此低温漂系数、高电源电压抑制比的带隙基准在高精度电路中得到应用。
然而，由于CMOS，BJT，电阻，电容在不同工作温度下内部电子迁移和空穴的扩散速度各不相同，供电电压不稳定这些因素都会改变基准电压的大小；所以为了得到一个与电路工作温度和电源电压变化无关的参考电压；本实用新型提出了一种高PSRR高精度多阶电流补偿带隙基准源。
实用新型内容
本实用新型的目的在于：针对上述存在的不足，发明一种高 PSRR高精度多阶电流补偿带隙基准源。
为实现上述目的，本实用新型提供如下技术方案：
一种高PSRR高精度多阶电流补偿带隙基准源，包括偏置产生与电源电压预调节电路、带隙基准核心电路、高温补偿电路和低温补偿电路；依次连接偏置产生与电源电压预调节电路、带隙基准核心电路、低温补偿电路和高温补偿电流。
进一步地，所述偏置产生与电源电压预调节电路包含PMOS 管M1、M2、M3、M4、M7，M11，NOMS管M5、M6、M8、M10、 M12，电阻R1、R2、R3以及运算放大器OP1；
所述的运算放大器OP1正向输入端连接NOMS管M5的源极、NOMS管M6的栅极以及电阻R1电流输入端；所述的运算放大器OP1的反向输入端连接所述NOMS管M10的栅极、漏极以及所述电阻R2电流输出端；所述运算放大器OP1的输出端连接PMOS管 M7的栅极；
所述的电阻R2电流输入端连接NOMS管M8的源极；
所述的电阻R3电流输入端连接NOMS管M12的源极；
所述的PMOS管M1的栅极连接PMOS管M1的漏极、PMOS 管M2的栅极和PMOS管M3的源极；
所述的PMOS管M2的漏极连接PMOS管M4的源极；
所述的PMOS管M3的漏极连接NOMS管M5的漏极；
所述的PMOS管M4的漏极连接NOMS管M5的栅极、NOMS 管M6的漏极，以及NOMS管M12的栅极；
所述NOMS管M7的漏极连接NOMS管M8的漏极、栅极，以及PMOS管M11的源极；
所述的NOMS管M7的漏极输出预调节电压VDDL；
所述的NOMS管M12的漏极连接PMOS管M11的栅极、PMOS管M11的漏极；
所述的PMOS管M1的源极、PMOS管M2的源极、NMOS 管M7的源极连接电源电压VDD；
所述的PMOS管M3的栅极、PMOS管M4的栅极、NOMS 管M6的源极、电阻R1电流输出端、电阻R3电流输出端和NOMS 管M10的源极连接GND。
进一步地，所述带隙基准核心电路包含PMOS管M13、M14、 M15、M16、M17、M18，电阻R4、R5、R6，运算放大器OP2；
所述运算放大器OP2的正向输入端连接PMOS管M15的漏极和PMOS管M16的漏极、栅极和源极；所述运算放大器OP2的反向输入端连接PMOS管M13的漏极和电阻R4电流输入端；所述运算放大器OP2的输出VOP2连接PMOS管M13的栅极，PMOS管M15 的栅极，以及PMOS管M17的栅极；
所述的电阻R4电流输出端连接PMOS管M14的漏极、栅极、源极；
所述的电阻R5电流输入端连接PMOS管M17的漏极，所述的电阻R5电流输出端连接所述电阻R6电流输入端；
所述的电阻R5电流输入端连接参考电压Vref；
所述的电阻R6电流输入端连接补偿电压VN；
所述的电阻R6电流输出端连接PMOS管M18的漏极、源极、栅极；
所述的PMOS管M14的基极、PMOS管M16的基极、PMOS 管M18的基极连接GND；
所述的PMOS管M13的源极、PMOS管M15的源极、PMOS 管M17的源极连接预调节电压VDDL。
进一步地，所述低温补偿电路包含PMOS管M19、M21、 M23、M25、M26、M28、M29、M30，NOMS管M20、M22、M24、 M27；
所述的PMOS管M19的栅极、PMOS管M23的栅极，以及 PMOS管M28的栅极连接放大器OP2的输出端；
所述的PMOS管M19的漏极连接NOMS管M20的栅极、漏极，以及NOMS管M22的栅极；
所述的PMOS管M21的栅极连接所述的PMOS管M21的漏极、NOMS管M22的漏极，NOMS管M24的栅极，以及NOMS管 M27的栅极；
所述PMOS管M23的漏极连接NOMS管M24的漏极、PMOS 管M25的漏极和栅极，以及PMOS管M26的栅极；
所述的PMOS管M26的漏极输出补偿电流ID26，PMOS管 M30的漏极输出补偿电流ID30；所述的PMOS管M26的漏极连接 PMOS管M30的漏极；所述的PMOS管M26的漏极连接PMOS管 M26的漏极；
所述的PMOS管M28的漏极连接NMOS管M27的漏极， PMOS管M29的栅极、漏极，以及PMOS管M30的栅极；
所述的PMOS管M19的源极、PMOS管M21的源极、PMOS 管M23的源极、PMOS管M25的源极、PMOS管M26的源极、PMOS 管M28的源极、PMOS管M29的源极，以及PMOS管M30的源极连接预调节电压VDDL；
所述的NOMS管M20的源极，NOMS管M22的源极，NOMS 管MM24的源极，NOMS管M27的源极连接GND。
进一步地，所述高温补偿电路包含PMOS管M31、M34、 M35、M37、M40、M41，NOMS管M32、M33、M36、M38、M39、 M42；
所述的PMOS管M31的栅极，PMOS管M37的栅极连接运算放大器OP2的输出端；
所述的PMOS管M31的源极，PMOS管M34的源极，PMOS 管M37的源极，PMOS管M40的源极，PMOS管M41的源极连接预调节电压VDDL；
所述的PMOS管M31的漏极连接所述的NOMS管M32的漏极，NOMS管M33的漏极和栅极，以及NOMS管M36的栅极；
所述的PMOS管M34的漏极连接PMOS管M34的栅极， PMOS管M35的栅极，以及NMOS管M36的漏极；
所述的PMOS管M35的漏极输出第一路高温补偿电流ID35， PMOS管M41的漏极输出第二路高温补偿电流ID41；所述的PMOS 管M35的漏极连接PMOS管M41的漏极输出；
所述的PMOS管M37的漏极连接所述的NOMS管M38的漏极，NOMS管M39的漏极、栅极，以及PMOS管M42的栅极；
所述的NMOS管M38的栅极连接NMOS管M32的栅极；
所述的PMOS管M40的漏极连接PMOS管M40的栅极， PMOS管M41的漏极、栅极，以及PMOS管M42的漏极；
所述的NMOS管M32的源极，NMOS管M33的源极，NMOS 管M38的源极，NOMS管M39的源极，以及NMOS管M42的源极连接GND。
本实用新型有益效果：本实用新型利用高温补偿和低温补偿电路产生的电流对带隙基准的低温段和高温段的输出参考电压进行补偿，产生具有电流补偿的带隙基准电压源，保证了电路输出一个不受影响的工作电压。
附图说明
图1为本实用新型一种高PSRR高精度多阶电流补偿带隙基准源总体电路图；
图2为本实用新型一种高PSRR高精度多阶电流补偿带隙基准源的偏置产生与电源电压预调节电路图；
图3为本实用新型一种高PSRR高精度多阶电流补偿带隙基准源的带隙基准核心电路图；
图4为本实用新型一种高PSRR高精度多阶电流补偿带隙基准源的低温补偿电路图；
图5为本实用新型一种高PSRR高精度多阶电流补偿带隙基准源的高温补偿电路图；
图6为本实用新型一种高PSRR高精度多阶电流补偿带隙基准源的温度补偿示意图；
图7为本实用新型一种高PSRR高精度多阶电流补偿带隙基准源的参考电压输出仿真结果；
图8为本实用新型一种高PSRR高精度多阶电流补偿带隙基准源的电源电压抑制比仿真结果。
具体实施方式
如图1，一种高PSRR高精度多阶电流补偿带隙基准源，包括偏置产生与电源电压预调节电路、带隙基准核心电路、高温补偿和低温补偿电路；所述的偏置产生与电源电压预调节电路、带隙基准核心电路、低温补偿电路和高温补偿电路依次连接；
本实用新型通过对带隙基准的低温段和高温段的输出参考电压进行补偿，确保为电路提供一个与电路工作温度和电源电压变化无关的参考电压。
如图2，所述偏置产生与电源电压预调节电路包含PMOS管 M1、M2、M3、M4、M7，M11，NOMS管M5、M6、M8、M10、 M12、电阻R1、R2、R3以及运算放大器OP1；所述的运算放大器 OP1正向输入端连接NOMS管M5的源极、NOMS管M6的栅极以及电阻R1电流输入端；所述运算放大器OP1的反向输入端连接所述 NOMS管M10的栅极、漏极以及所述电阻R2电流输出端；所述运算放大器OP1的输出端连接所述PMOS管M7的栅极；所述电阻R2 电流输入端连接所述NOMS管M8的源极；所述电阻R3电流输入端连接所述NOMS管M12的源极；所述的PMOS管M1的栅极连接PMOS管M1的漏极、PMOS管M2的栅极和PMOS管M3的源极；所述PMOS管M2的漏极连接所述PMOS管M4的源极；所述PMOS 管M3的漏极连接所述NOMS管M5的漏极；所述PMOS管M4的漏极连接所述NOMS管M5的栅极、所述NOMS管M6的漏极和所述NOMS管M12的栅极；所述M7的漏极连接M8的漏极、栅极，所述PMOS管M11的源极和预调节电压VDDL连接；所述M12的漏极连接M11的栅极、M11的漏极；所述NOMS管M6的源极、电阻 R1电流输出端、电阻R3电流输出端、和NOMS管M10的源极连接 GND；所述M1的源极、M2的源极、M7的源极与供电电压VDD连接。
如图3，所述带隙基准核心电路包含PMOS管M13、M14、 M15、M16、M17、M18，电阻R4、R5、R6，运算放大器OP2；所述运算放大器OP2的正向输入端连接PMOS管M15的漏极和PMOS 管M16的漏极、栅极、源极；所述运算放大器OP2的反向输入端连接PMOS管M13的漏极和电阻R4电流输入端；所述运算放大器OP2 的输出端连接PMOS管M13的栅极和PMOS管M15的栅极；所述的电阻R4电流输出端连接PMOS管M14的漏极、栅极、源极；所述的电阻R5电流输入端连接PMOS管M17的漏极，所述的电阻R5 电流输入端连接参考电压Vref；所述电阻R6电流输入端连接补偿电压VN；所述的R5电流输出端连接所述电阻R6电流输入端；所述的电阻R6电流输出端连接PMOS管M18的漏极、源极、栅极；所述 PMOS管M14的基极、PMOS管M16的基极、PMOS管M18的基极连接GND；所述PMOS管M13的源极、PMOS管M15的源极、PMOS 管M17的源极连接预调节电压VDDL。
如图4，所述低温补偿电路包含PMOS管M19、M21、M23、 M25、M26、M28、M29、M30，NOMS管M20、M22、M24、M27；所述的PMOS管M19的栅极、PMOS管M23的栅极，以及PMOS 管M28的栅极连接放大器OP2的输出端；所述的PMOS管M19的漏极连接所述的NOMS管M20的栅极、漏极，以及NOMS管M22 的栅极；所述的PMOS管M21的栅极连接所述的PMOS管M21的漏极、NOMS管M22的漏极，NOMS管M24的栅极，以及NOMS 管M27的栅极；所述PMOS管M23的漏极连接NOMS管M24的漏极、PMOS管M25的漏极和栅极，以及PMOS管M26的栅极；所述的PMOS管M26的漏极输出第一路低温补偿电流ID26，PMOS管 M30的漏极输出第二路低温补偿电流ID30；所述的PMOS管M26的漏极连接PMOS管M30的漏极；所述的PMOS管M28的漏极连接 NMOS管M27的漏极，PMOS管M29的栅极、漏极，以及PMOS 管M30的栅极；所述的PMOS管M19的源极、PMOS管M21的源极、PMOS管M23的源极、PMOS管M25的源极、PMOS管M26 的源极、PMOS管M28的源极、PMOS管M29的源极，以及PMOS 管M30的源极连接预调节电压VDDL；所述的NOMS管M20的源极， NOMS管M22的源极，NOMS管MM24的源极，NOMS管M27的源极连接GND。
如图5，所述高温补偿电路包含PMOS管M31、M34、M35、M37、M40、M41，NOMS管M32、M33、M36、M38、M39、M42；所述的PMOS管M31的栅极，PMOS管M37的栅极连接运算放大器 OP2输出电压VOP2；所述的PMOS管M31的源极，PMOS管M34 的源极，PMOS管M37的源极，PMOS管M40的源极，PMOS管 M41的源极连接预调节电压VDDL；所述的PMOS管M31的漏极连接所述的NOMS管M32的漏极，NOMS管M33的漏极和栅极，以及 NOMS管M36的栅极；所述的PMOS管M34的漏极连接所述的PMOS 管M34的栅极，PMOS管M35的栅极，以及NMOS管M36的漏极；所述的PMOS管M35的漏极输出第一路高温补偿电流ID35，PMOS 管M41的漏极输出第二路高温补偿电流ID41；所述的PMOS管M35 的漏极连接PMOS管M41的漏极；所述的PMOS管M37的漏极连接所述的NOMS管M38的漏极，NOMS管M39的漏极、栅极，以及PMOS管M42的栅极；所述的PMOS管M40的漏极连接PMOS 管M40的栅极，PMOS管M41的漏极、栅极，以及NMOS管M42 的漏极；所述的NMOS管M32的源极，NMOS管M33的源极，NMOS 管M38的源极，NMOS管M39的源极，以及NMOS管M42的源极连接GND。
上述实施使用硬件具体为：
所述PMOS管采用SMIC0.13uM的p33；
所述NMOS管采用SMIC0.13uM的n33；
所述运算放大器采用两级共源共栅运放；
所述电阻采用SMIC0.13uM的poly电阻。
本实用新型具体应用途径很多，以上所述仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以作出若干改进，这些改进也应视为本实用新型的保护范围。

Claims (5)

1.一种高PSRR高精度多阶电流补偿带隙基准源，其特征在于，包括偏置产生与电源电压预调节电路、带隙基准核心电路、高温补偿电路和低温补偿电路；依次连接偏置产生与电源电压预调节电路、带隙基准核心电路、低温补偿电路和高温补偿电流。
2.根据权利要求1所述一种高PSRR高精度多阶电流补偿带隙基准源，其特征在于，所述偏置产生与电源电压预调节电路包含PMOS管M1、M2、M3、M4、M7，M11，NOMS管M5、M6、M8、M10、M12，电阻R1、R2、R3以及运算放大器OP1；
所述的运算放大器OP1正向输入端连接NOMS管M5的源极、NOMS管M6的栅极以及电阻R1电流输入端；所述的运算放大器OP1的反向输入端连接所述NOMS管M10的栅极、漏极以及所述电阻R2电流输出端；所述运算放大器OP1的输出端连接PMOS管M7的栅极；
所述的电阻R2电流输入端连接NOMS管M8的源极；
所述的电阻R3电流输入端连接NOMS管M12的源极；
所述的PMOS管M1的栅极连接PMOS管M1的漏极、PMOS管M2的栅极和PMOS管M3的源极；
所述的PMOS管M2的漏极连接PMOS管M4的源极；
所述的PMOS管M3的漏极连接NOMS管M5的漏极；
所述的PMOS管M4的漏极连接NOMS管M5的栅极、NOMS管M6的漏极，以及NOMS管M12的栅极；
所述NOMS管M7的漏极连接NOMS管M8的漏极、栅极，以及PMOS管M11的源极；
所述的NOMS管M7的漏极输出预调节电压VDDL；
所述的NOMS管M12的漏极连接PMOS管M11的栅极、PMOS管M11的漏极；
所述的PMOS管M1的源极、PMOS管M2的源极、NMOS管M7的源极连接电源电压VDD；
所述的PMOS管M3的栅极、PMOS管M4的栅极、NOMS管M6的源极、电阻R1电流输出端、电阻R3电流输出端和NOMS管M10的源极连接GND。
3.根据权利要求1所述一种高PSRR高精度多阶电流补偿带隙基准源，其特征在于，所述带隙基准核心电路包含PMOS管M13、M14、M15、M16、M17、M18，电阻R4、R5、R6，运算放大器OP2；
所述运算放大器OP2的正向输入端连接PMOS管M15的漏极和PMOS管M16的漏极、栅极和源极；所述运算放大器OP2的反向输入端连接PMOS管M13的漏极和电阻R4电流输入端；所述运算放大器OP2的输出端连接PMOS管M13的栅极，PMOS管M15的栅极，以及PMOS管M17的栅极；
所述的电阻R4电流输出端连接PMOS管M14的漏极、栅极、源极；
所述的电阻R5电流输入端连接PMOS管M17的漏极，所述的电阻R5电流输出端连接所述电阻R6电流输入端；
所述的电阻R5电流输入端连接参考电压Vref；
所述的电阻R6电流输入端连接补偿电压VN；
所述的电阻R6电流输出端连接PMOS管M18的漏极、源极、栅极；
所述的PMOS管M14的基极、PMOS管M16的基极、PMOS管M18的基极连接GND；
所述的PMOS管M13的源极、PMOS管M15的源极、PMOS管M17的源极连接预调节电压VDDL。
4.根据权利要求1所述一种高PSRR高精度多阶电流补偿带隙基准源，其特征在于，所述低温补偿电路包含PMOS管M19、M21、M23、M25、M26、M28、M29、M30，NOMS管M20、M22、M24、M27；
所述的PMOS管M19的栅极、PMOS管M23的栅极，以及PMOS管M28的栅极连接放大器OP2的输出端；
所述的PMOS管M19的漏极连接NOMS管M20的栅极、漏极，以及NOMS管M22的栅极；
所述的PMOS管M21的栅极连接所述的PMOS管M21的漏极、NOMS管M22的漏极，NOMS管M24的栅极，以及NOMS管M27的栅极；
所述PMOS管M23的漏极连接NOMS管M24的漏极、PMOS管M25的漏极和栅极，以及PMOS管M26的栅极；
所述PMOS管M26的漏极输出第一路低温补偿电流ID26，PMOS管M30的漏极输出第二路低温补偿电流ID30；所述PMOS管M26的漏极连接PMOS管M30的漏极；
所述的PMOS管M28的漏极连接NMOS管M27的漏极，PMOS管M29的栅极、漏极，以及PMOS管M30的栅极；
所述的PMOS管M19的源极、PMOS管M21的源极、PMOS管M23的源极、PMOS管M25的源极、PMOS管M26的源极、PMOS管M28的源极、PMOS管M29的源极，以及PMOS管M30的源极连接预调节电压VDDL；
所述的NOMS管M20的源极，NOMS管M22的源极，NOMS管MM24的源极，NOMS管M27的源极连接GND。
5.根据权利要求1所述一种高PSRR高精度多阶电流补偿带隙基准源，其特征在于，所述高温补偿电路包含PMOS管M31、M34、M35、M37、M40、M41，NOMS管M32、M33、M36、M38、M39、M42；
所述的PMOS管M31的栅极，PMOS管M37的栅极连接运算放大器OP2的输出端；
所述的PMOS管M31的源极，PMOS管M34的源极，PMOS管M37的源极，PMOS管M40的源极，PMOS管M41的源极连接预调节电压VDDL；
所述的PMOS管M31的漏极连接所述的NOMS管M32的漏极，NOMS管M33的漏极和栅极，以及NOMS管M36的栅极；
所述的PMOS管M34的漏极连接PMOS管M34的栅极，PMOS管M35的栅极，以及NMOS管M36的漏极；
所述的PMOS管M35的漏极输出第一路高温补偿电流ID35，PMOS管M41的漏极输出第二路高温补偿电流ID41；所述的PMOS管M35的漏极连接PMOS管M41的漏极；
所述的PMOS管M37的漏极连接所述的NOMS管M38的漏极，NOMS管M39的漏极、栅极，以及PMOS管M42的栅极；
所述的NMOS管M38的栅极连接NMOS管M32的栅极；
所述的PMOS管M40的漏极连接PMOS管M40的栅极，PMOS管M41的漏极、栅极，以及PMOS管M42的漏极；
所述的NMOS管M32的源极，NMOS管M33的源极，NMOS管M38的源极，NOMS管M39的源极，以及NMOS管M42的源极连接GND。
CN202022027819.0U 2020-09-16 2020-09-16 一种高psrr高精度多阶电流补偿带隙基准源 Expired - Fee Related CN212515514U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202022027819.0U CN212515514U (zh) 2020-09-16 2020-09-16 一种高psrr高精度多阶电流补偿带隙基准源

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202022027819.0U CN212515514U (zh) 2020-09-16 2020-09-16 一种高psrr高精度多阶电流补偿带隙基准源

Publications (1)

Publication Number Publication Date
CN212515514U true CN212515514U (zh) 2021-02-09

Family

ID=74389599

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202022027819.0U Expired - Fee Related CN212515514U (zh) 2020-09-16 2020-09-16 一种高psrr高精度多阶电流补偿带隙基准源

Country Status (1)

Country Link
CN (1) CN212515514U (zh)

Similar Documents

Publication Publication Date Title
CN106708150B (zh) 一种分段多阶补偿的高精度电压及电流基准电路
CN102393786B (zh) 高阶温度补偿cmos带隙基准电压源
CN110377096B (zh) 高电源抑制比低温漂的带隙基准源
CN111221369B (zh) 低压差线性稳压器
CN114489221B (zh) 一种带隙基准电压源电路及带隙基准电压源
CN112034921B (zh) 一种基于跨导线性环路技术的高阶带隙基准电路
CN111930170A (zh) 一种高psrr高精度多阶电流补偿带隙基准源
CN111077933A (zh) 一种低温度系数cmos基准电压源
CN108445956A (zh) 一种高电源抑制比低温漂带隙基准电压源
CN114200997A (zh) 一种无运放型曲率补偿带隙基准电压源
CN212515514U (zh) 一种高psrr高精度多阶电流补偿带隙基准源
CN108052151A (zh) 一种无嵌位运放的带隙基准电压源
CN113934250A (zh) 一种具有低温度系数和高电源抑制比高低压转换电路
CN117055681A (zh) 一种带有高阶温度补偿的带隙基准电路
CN115857608B (zh) 耗尽管实现宽范围内高阶温度补偿的带隙基准源
CN115903990A (zh) 一种利用分段补偿技术减小温度漂移系数的带隙基准电路
CN111796625A (zh) 一种超低功耗cmos电压基准电路
CN106020320B (zh) 一种提高电源电压抑制比的基准电压源结构
CN116166078A (zh) 一种用于can总线收发器的低温漂高精度基准电压源
CN211087041U (zh) 一种低温度系数cmos基准电压源
CN103926971A (zh) 用于光传感器的电流基准电路
CN113791661A (zh) 一种低压带隙基准电压产生电路
CN114637360B (zh) 一种高精度耐高温mos集成电路
CN113485511B (zh) 一种具有低温度系数的带隙基准电路
CN116860058B (zh) 一种电流模式带有高阶曲率补偿的带隙基准电路

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20211130

Address after: 200072 science and technology building, No. 149, Yanchang Road, Jing'an District, Shanghai

Patentee after: SHANGHAI CANRUI TECHNOLOGY Co.,Ltd.

Address before: 541004 No. 15 Yucai Road, Qixing District, Guilin, the Guangxi Zhuang Autonomous Region

Patentee before: Guangxi Normal University

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20210209