CN116860058B - 一种电流模式带有高阶曲率补偿的带隙基准电路 - Google Patents

一种电流模式带有高阶曲率补偿的带隙基准电路 Download PDF

Info

Publication number
CN116860058B
CN116860058B CN202310949752.1A CN202310949752A CN116860058B CN 116860058 B CN116860058 B CN 116860058B CN 202310949752 A CN202310949752 A CN 202310949752A CN 116860058 B CN116860058 B CN 116860058B
Authority
CN
China
Prior art keywords
gate
drain
source
gate end
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310949752.1A
Other languages
English (en)
Other versions
CN116860058A (zh
Inventor
钟志亲
杨绍澎
李南航
王海柱
黄俊杰
颜哲
崔晨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202310949752.1A priority Critical patent/CN116860058B/zh
Publication of CN116860058A publication Critical patent/CN116860058A/zh
Application granted granted Critical
Publication of CN116860058B publication Critical patent/CN116860058B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561—Voltage to current converters
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明提出了一种电流模式带有高阶曲率补偿的带隙基准电路，通过引入额外的补偿电流，对双极型晶体管的基极‑发射极电压进行高阶补偿，以此来解决传统带隙基准电路产生的基准电压温漂系数比较大的问题。本发明包括启动电路、基准电压产生电路、补偿电流产生电路,启动电路用于帮助基准电压产生电路摆脱简并点可以正常运行，基准电压产生电路与补偿电流产生电路一起作用，产生带有高阶补偿的带隙基准电压。

Description

一种电流模式带有高阶曲率补偿的带隙基准电路
技术领域
本发明属于模拟集成电路设计领域，具体涉及一种电流模式带有高阶曲率补偿的带隙基准电路。
背景技术
模拟集成电路的设计是芯片设计领域重要的组成部分，基准电源是模拟集成电路的重要模块，它对温度变化不敏感，温漂系数低，可以提供相对稳定的基准电压或电流。在ADC(模数转换器)、DAC(数模转换器)、传感器等各种设计中都有着极其重要的作用。
带隙基准是利用一种与绝对温度成反比的电压和一种与绝对温度成正比电压按比例叠加形成与温度不相关的电压。其中与绝对温度成反比的电压由双极型晶体管的基极-发射极电压VBE提供；如果两个双极型晶体管工作在不同的电流密度下，将这两个双极型晶体管的VBE做差就可以得到与绝对温度成正比的电压ΔVBE。
VBE不是温度的线性函数，其中包含了与温度相关的高阶项，而单纯的将VBE与ΔVBE按比例叠加只能消除其中的一阶项，温漂系数不能满足某些要求比较高的场景。因此需要进一步对VBE的高阶项补偿，进一步降低温漂系数。基于此本文设计了一种电流模式带有高阶曲率补偿的带隙基准。
发明内容
为了进一步降低传统一阶补偿带隙基准的温漂系数，本发明提出了一种基于电流模式的，带有高阶补偿的带隙基准电路。
工作原理如图1所示。正温系数电流和补偿电流相叠加，流过零温系数的电阻，与PNP型双极型晶体管的VEB进行叠加，产生基准电压VREF。
电路原理图如图2所示。包含三个主要部分：启动电路、基准电压产生电路、补偿电流产生电路。
启动电路包含PMOS管P11、P12、P13，NMOS管N11、N12，电阻R1。P11的栅端连接使能信号EN，漏端与电阻R1相连。P12的栅端与自身的漏端相连，同时与P13的栅端和N12的漏端相连。P13的漏端与基准电压产生电路中，N23的栅端相连。P11、P12和P13的源端与电源电压VDD相连；N11的栅端连接基准电压产生电路产生的VREF，漏端连接R1的另一端和N12的栅端，源端接地；N12的源端接地。
基准电压产生电路包含PMOS管P21、P22、P23、P24、P25、P26、P27、P28、P29、P210、P211、P212，NMOS管N21、N22、N23、N24、N25、N26，PNP型双极型晶体管Q1、Q2、Q3、Q4(Q3和Q4都由n个PNP型双极型晶体管并联而成的)，电阻R2、R3、R4、R5。P21的栅端连接P25的栅端，源端连接VDD，漏端连接P22的源端。P22的栅端连接P26的栅端，漏端连接Q1的发射极。P23的栅端连接P25的栅端，源端连接VDD，漏端连接P24的源端。P24的栅端连接P26的栅端，源端连接P22的漏端，漏端连接Q2的发射极。P25的栅端连接P26的漏端，源端连接VDD，漏端连接P26的源端。P26的栅端连接P28的栅端，漏端连接R2的一端。P27的栅端与P25的栅端相连，源端连接VDD，漏端连接P28的源端。P28的漏端同时连接R3的一端和N23的栅端。P29的栅端连接P25的栅端，源端连接VDD，漏端连接P210的源端。P210的栅端连接P26的栅端，漏端连接R5的一端并连接电压VREF。P211的栅端连接补偿电流产生电路中的P33的栅端，源端连接VDD，漏端连接P212的源端。P212的栅端连接补偿电流产生电路中的P34的栅端，漏端连接P210的漏端。N21的栅端连接N23的栅端，漏端同时连接R2的另一端和P25的栅端，源端连接N22的漏端。N22的栅端连接N24的栅端，源端连接Q1的发射极。N23的漏端连接R3的另一端和N24的栅端，源端连接N24的漏端。N24的源端连接R4的一端。N25的栅端连接补偿电流产生电路中N31的栅端，漏端连接R5的另一端和Q4的发射极，源端连接N26的漏端。N26的栅端连接补偿电流产生电路中N32的栅端，源端接地。Q1的基极连接Q2的发射极，集电极接地。Q2的基极和集电极接地。Q3的基极连接Q4的发射极，发射极连接R4的另一端，集电极接地。Q4的基极和集电极接地。
补偿电流产生电路包含PMOS管P31、P32、P33、P34、P35、P36，NMOS管N31、N32，NPN型双极型晶体管Q5，电阻R6。P31的栅端连接P25的栅端，源端连接VDD，漏端连接P32的源端。P32的栅端连接P26的栅端，漏端连接Q5的集电极。P33的栅端连接P34的漏端，源端接VDD，漏端连接P34的源端。P34的栅端接P36的栅端，漏端接Q5的基极和R6的一端，R6的另一端接地。P35的栅端接P33的栅端，源端接VDD，漏端接P36的源端。N31的漏端接N32的栅端和P36的漏端，源端接N32的漏端。N32的源端接地。Q5的发射极接地。
启动电路中，PMOS管P11导通后，电流流过与PMOS管P11漏极相连的电阻R1，节点A的电压上升，节点A与R1的另一端、N12的栅端、N11的漏端相连。与节点A相连的NMOS管N12导通，NMOS管N12的导通致使PMOS管P12、P13导通。因为PMOS管P13的漏端与基准电压产生电路中的NMOS管N23的栅端相连，所以PMOS管P13的导通会使NMOS管N23导通，继而整个电路开始工作。NMOS管N11的栅极连接VREF，产生的电压会使N11导通使节点A电压下降，导致N12截止，启动电路停止工作。
基准电压产生电路中，PMOS管P25、P26、P27、P28，NMOS管N21、N22、N23、N24，电阻R2，R3共同组成自偏置的低压cascode电流镜结构，起到钳位电压的作用，R2和R3上合适的电压可以使低压cascode电流镜结构的器件都处于饱和状态。Q1和Q2为一组，Q3和Q4为一组，这两组极联双极型晶体管发射极-基极电压的差值会作用在与Q3发射极相连的电阻R4上，产生与绝对温度正相关的PTAT电流IP。PMOS管P21、P22，PMOS管P23、P24，PMOS管P29、P210的栅极都连接PMOS管P25、P26的栅极组成电流镜，为双极型晶体管提供合适的电流。PMOS管P211和P212，NMOS管N25和N26用来镜像补偿电流。PTAT电流IP会和补偿电流叠加作用在与Q4发射极相连的电阻R5上，与Q4的发射极-基极电压共同作用产生基准电压。
补偿电流产生电路中，产生补偿电流的主体部分为NPN型双极型晶体管Q5和电阻R6，PMOS管P31和P32会镜像基准电压产生电路产生的PTAT电流为Q5提供集电极电流。PMOS管P33和P34上的电流为Q5基极电流与R6上电流的和，该电流为所需补偿电流。
三部分电路组合工作产生带有高阶曲率补偿的带隙基准电压。
附图说明
图1为本发明的工作原理示意图；
图2为本发明的总体电路图；
具体实施方式
下面将结合附图对实施方式进行具体说明。
根据图1所示，本发明的基本原理是正温电流和补偿电流叠加后作用在电阻上产生带有补偿高阶补偿的电压，与晶体管的负温系数电压叠加，产生与温度无关的电压。
根据图2具体解释本发明的工作原理
首先假设没有补偿电流的情况，给定PMOS管P25和P27相同的宽长比，P26和P28相同的宽长比，组成一组电流镜，NMOS管N21和N23相同的宽长比，N22和N24相同的宽长比，组成另一组电流镜，则两个支路有
I1＝I2＝IP(1)
其中，I1为N22的漏电流，I2为N24的漏电流，IP为正温系数的PTAT电流；
其中，VX为节点X的电压，节点X与N22的源端、Q1的发射端相连；VY为节点Y的电压，节点Y与N24的源端、R4的一端相连；α和β为双极型晶体管的电流放大倍数，其中，α为双极型晶体管的集电极电流与发射极电流之比，表示为α＝IC/IE，β为双极型晶体管的发射极电流与基极电流之比，表示为β＝IC/IB，I4为P24的漏端电流，IS为双极型晶体管的饱和电流；VEB1为Q1的发射极-基极电压，VEB2为Q2的发射极-基极电压。
可以明显的看到
其中，VZ为节点Z的电压，节点Z与R4的另一端、Q3的发射端相连，I5为P210的漏电流，n为Q3和Q4中并联晶体管的数量；VEB3为Q3的发射极-基极电压，VEB4为Q4的发射极-基极电压。
由于电流I1等于节点Y、Z之间的电压作用在电阻R4上产生的电流则
电流I3、I4、I5均由I1镜像而来，通过调整对应电流镜的宽长比易得到
I3＝(m-1)I1＝(m-1)IP(5)
I4＝mI1＝mIP(6)
I5＝I1＝IP(7)
其中，P23和P25的沟道宽长比为m，P21和P25的沟道宽长比为m-1；
将公式(5)(6)(7)带入公式(4)可得
则在不引入补偿电流的情况下产生的带隙基准电压为
调节R5、R4、m、n的值可以得到一阶补偿的带隙基准电压。
接下来分析补偿电流的产生以及高阶补偿带隙基准的产生：
在节点D处可以看到：
lNL＝17+l。(10)
其中，节点D与Q5的基极、R6的一端相连，电流INL为P34的漏电流，电流I6为流过电阻R6的电流，I7为NPN晶体管Q5的基极电流；
其中，β(T)是Q5的电流放大系数，IC5是Q5的集电极电流；
在公式(11)中，IC5是由P31和P32镜像电流I1的得到的，则
在公式(13)中，ΔEG为发射极带隙缩小因子，与发射极掺杂水平成正比，β∝为双极型晶体管最大共射极电流增益，与温度无关；K是玻尔兹曼常数，T是热力学温度。
公式(10)中，电流I6为Q5的基极-发射极电压VBE在R6上产生的
将公式(12)(13)(14)带入公式(10)可以得到
其中PMOS管P211、P33具有相同的宽长比，P212、P34有相同的宽长比，组成一组电流镜，NMOS管N25、N31具有相同的宽长比，N26、N32具有相同的宽长比，组成另一组电流镜，补偿电流INL通过PMOS管P211、P212、P33、P34组成的电流镜和NMOS管N25、N26、N31、N32组成的电流镜灌入和拉出基准电压产生电路。
经过补偿电流的补偿后带隙基准电压从公式(9)变为
综上所述本发明提供了一种电流模式带有高阶曲率补偿的带隙基准电路，可以用于模拟电路。

Claims (2)

1.一种电流模式带有高阶曲率补偿的带隙基准电路，其特征在于，包括启动电路、基准电压产生电路、补偿电流产生电路；
其中，启动电路包含PMOS管P11、P12、P13，NMOS管N11、N12，电阻R1；P11的栅端连接使能信号EN，漏端与电阻R1的一端相连；P12的栅端与自身的漏端相连，同时与P13的栅端和N12的漏端相连；P13的漏端与基准电压产生电路中N23的栅端相连；P11、P12和P13的源端与电源电压VDD相连；N11的栅端连接基准电压产生电路产生的电压VREF，漏端连接R1的另一端和N12的栅端，源端接地；N12的源端接地；
基准电压产生电路包含PMOS管P21、P22、P23、P24、P25、P26、P27、P28、P29、P210、P211、P212，NMOS管N21、N22、N23、N24、N25、N26，电阻R2、R3、R4、R5，PNP型双极型晶体管Q1、Q2、Q3、Q4，其中，Q3和Q4均由n个PNP型双极型晶体管并联而成；P21的栅端连接P25的栅端，源端连接VDD，漏端连接P22的源端；P22的栅端连接P26的栅端，漏端连接Q1的发射极；P23的栅端连接P25的栅端，源端连接VDD，漏端连接P24的源端；P24的栅端连接P26的栅端，源端连接P23的漏端，漏端连接Q2的发射极；P25的栅端连接P26的漏端，源端连接VDD，漏端连接P26的源端；P26的栅端连接P28的栅端，漏端连接R2的一端；P27的栅端与P25的栅端相连，源端连接VDD，漏端连接P28的源端；P28的漏端同时连接R3的一端和N23的栅端；P29的栅端连接P25的栅端，源端连接VDD，漏端连接P210的源端；P210的栅端连接P26的栅端，漏端连接R5的一端并连接电压VREF；P211的栅端连接补偿电流产生电路中的P33的栅端，源端连接VDD，漏端连接P212的源端；P212的栅端连接补偿电流产生电路中的P34的栅端，漏端连接P210的漏端；N21的栅端连接N23的栅端，漏端同时连接R2的另一端和P25的栅端，源端连接N22的漏端；N22的栅端连接N24的栅端，源端连接Q1的发射极；N23的漏端连接R3的另一端和N24的栅端，源端连接N24的漏端；N24的源端连接R4的一端；N25的栅端连接补偿电流产生电路中N31的栅端，漏端连接R5的另一端和Q4的发射极，源端连接N26的漏端；N26的栅端连接补偿电流产生电路中N32的栅端，源端接地；Q1的基极连接Q2的发射极，集电极接地；Q2的基极和集电极接地；Q3的基极连接Q4的发射极，发射极连接R4的另一端，集电极接地；Q4的基极和集电极接地；
补偿电流产生电路包含PMOS管P31、P32、P33、P34、P35、P36，NMOS管N31、N32，NPN型双极型晶体管Q5，电阻R6；P31的栅端连接P25的栅端，源端连接VDD，漏端连接P32的源端；P32的栅端连接P26的栅端，漏端连接Q5的集电极；P33的栅端连接P34的漏端，源端接VDD，漏端连接P34的源端；P34的栅端接P36的栅端，漏端接Q5的基极和R6的一端，R6的另一端接地；P35的栅端接P33的栅端，源端接VDD，漏端接P36的源端；N31的漏端接N32的栅端和P36的漏端，源端接N32的漏端；N32的源端接地；Q5的发射极接地。
2.根据权利要求1所述的一种电流模式带有高阶曲率补偿的带隙基准电路，其特征在于，PMOS管P25和P27具有相同的宽长比，P26和P28具有相同的宽长比，组成一组电流镜；NMOS管N21和N23具有相同的宽长比，N22和N24具有相同的宽长比，组成一组电流镜；PMOS管P211、P33具有相同的宽长比，P212、P34有相同的宽长比，组成一组电流镜；NMO S管N25、N31具有相同的宽长比，N26、N32具有相同的宽长比，组成一组电流镜。
CN202310949752.1A 2023-07-31 2023-07-31 一种电流模式带有高阶曲率补偿的带隙基准电路 Active CN116860058B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310949752.1A CN116860058B (zh) 2023-07-31 2023-07-31 一种电流模式带有高阶曲率补偿的带隙基准电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310949752.1A CN116860058B (zh) 2023-07-31 2023-07-31 一种电流模式带有高阶曲率补偿的带隙基准电路

Publications (2)

Publication Number Publication Date
CN116860058A CN116860058A (zh) 2023-10-10
CN116860058B true CN116860058B (zh) 2024-03-19

Family

ID=88225032

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310949752.1A Active CN116860058B (zh) 2023-07-31 2023-07-31 一种电流模式带有高阶曲率补偿的带隙基准电路

Country Status (1)

Country Link
CN (1) CN116860058B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108762366A (zh) * 2018-06-02 2018-11-06 丹阳恒芯电子有限公司 一种带隙基准电路
CN111781983A (zh) * 2020-07-14 2020-10-16 天津工业大学 一种高电源抑制比亚阈值mosfet补偿带隙基准电压电路
CN115756053A (zh) * 2022-11-18 2023-03-07 重庆吉芯科技有限公司 带隙基准电路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103869865B (zh) * 2014-03-28 2015-05-13 中国电子科技集团公司第二十四研究所 温度补偿带隙基准电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108762366A (zh) * 2018-06-02 2018-11-06 丹阳恒芯电子有限公司 一种带隙基准电路
CN111781983A (zh) * 2020-07-14 2020-10-16 天津工业大学 一种高电源抑制比亚阈值mosfet补偿带隙基准电压电路
CN115756053A (zh) * 2022-11-18 2023-03-07 重庆吉芯科技有限公司 带隙基准电路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A Wide Temperature Range Bandgap Reference Circuit with MOS Transistor Curvature Compensation;Anith Nuraini Abd Rashid et al.;2021 IEEE International Conference on Sensors and Nanotechnology (SENNANO);20211220;130-133 *
电流模式的高阶曲率补偿CMOS带隙基准源;张普杰等;微型机与应用;20171231;第36卷(第24期);16-18、21 *

Also Published As

Publication number Publication date
CN116860058A (zh) 2023-10-10

Similar Documents

Publication Publication Date Title
CN112859996B (zh) 一种低压高精度带隙基准电路
WO2004061542A1 (en) Bandgap voltage reference circuit with high power supply rejection ratio (psrr) and curvature correction
EP1769301A1 (en) A proportional to absolute temperature voltage circuit
CN115877907B (zh) 一种带隙基准源电路
CN102981546B (zh) 指数补偿带隙基准电压源
CN111930169B (zh) 一种负反馈分段曲率补偿带隙基准电路
CN111812388B (zh) 一种固定电压差检测电路
CN101105699A (zh) 输出电压可调节的带隙基准电压电路
WO2023097857A1 (zh) 带隙基准电压电路及带隙基准电压的补偿方法
CN114265466B (zh) 一种基于高阶温度曲率补偿的低温漂带隙基准电压源
CN105786077A (zh) 一种无运放高阶温漂补偿的带隙基准电路
CN115437442B (zh) 高阶补偿带隙电压基准电路
CN110989758B (zh) 一种带高阶补偿电路的基准源电路结构
CN111158421B (zh) 一种分段补偿的带隙基准电压源电路
Luo et al. A 1-V 2.69-ppm/° C 0.8-μW bandgap reference with piecewise exponential curvature compensation
CN112596576B (zh) 带隙基准电路
CN219016862U (zh) 一种指数型温度补偿的无运放带隙基准电路
CN116860058B (zh) 一种电流模式带有高阶曲率补偿的带隙基准电路
CN104977968B (zh) 一种高阶温度补偿的带隙基准电路
CN111930170A (zh) 一种高psrr高精度多阶电流补偿带隙基准源
CN115857609A (zh) 一种指数型温度补偿的无运放带隙基准电路
CN111176364A (zh) 高阶温度补偿电路以及低温漂电压基准电路
US8203324B2 (en) Low voltage bandgap voltage reference circuit
CN115793767B (zh) 一种用于低电压电路的高精度带隙基准电路
CN117519403B (zh) 一种带隙基准电路以及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant