CN107256062B - 一种无电阻式基准源 - Google Patents

一种无电阻式基准源 Download PDF

Info

Publication number
CN107256062B
CN107256062B CN201710604992.2A CN201710604992A CN107256062B CN 107256062 B CN107256062 B CN 107256062B CN 201710604992 A CN201710604992 A CN 201710604992A CN 107256062 B CN107256062 B CN 107256062B
Authority
CN
China
Prior art keywords
tube
pmos tube
nmos tube
voltage
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201710604992.2A
Other languages
English (en)
Other versions
CN107256062A (zh
Inventor
周泽坤
曹建文
汪尧
余洪名
鲁信秋
王韵坤
石跃
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201710604992.2A priority Critical patent/CN107256062B/zh
Publication of CN107256062A publication Critical patent/CN107256062A/zh
Application granted granted Critical
Publication of CN107256062B publication Critical patent/CN107256062B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种无电阻式基准源，属于电源管理技术领域。包括启动电路，在电源建立时使所述基准源脱离零状态，在启动完成后退出；基准电压产生电路，选择阈值电压负温系数较大的PMOS管和负温系数较小的NMOS管，由PMOS管和NMOS管阈值电压之差得到基准电压中的负温电压，正温电压由热电压、亚阈值斜率因子以及相关MOS管宽长比决定，由此可得到温度特性较好的基准电压VREF；偏置电流产生电路，利用工作在亚域区的NMOS管产生具有正温特性的偏置电流，且随着温度升高，其正温特性会增强。本发明在传统亚阈值基准的基础上减少了基准电路支路来降低基准电路的功耗以及提升基准电压的电源抑制比。

Description

一种无电阻式基准源
技术领域
本发明属于电源管理技术领域，具体涉及一种无电阻式基准源电路的设计，具有低压、低功耗、高电源抑制比PSRR的特性。
背景技术
基准源作为电子系统的核心模块，是模数转换器(ADC)、数模转换器(DAC)、线性稳压器、开关稳压器、温度传感器、充电电池保护芯片和通信电路等众多电路中不可缺少的部分，为电路提供精确、稳定的参考信号源。随着电子系统，尤其是电池供电或者自供电系统，譬如环境传感器网络、能量收集系统、生物电子系统等，对低压低功耗要求的日益迫切，降低基准源功耗且保持基准源的稳定性受到了越来越多的关注。
由于传统带隙结构所得到的基准输出电压为1.2V左右，要求基准源的最低供电电压至少在1.5V左右，并且该电压值并不会随着工艺的改进而发生较多的降低，限制了基准源的应用范围；另外电阻的使用会增加芯片的面积，会增加芯片的设计成本。
发明内容
针对现有技术中基准源普遍存在的功耗高、电源抑制比低等问题，本发明提出一种无电阻式基准源，基于亚阈值MOSFET产生的超低功耗亚阈值基准源具有纳瓦量级功耗以及宽频范围高电源抑制比PSRR特性。
本发明的技术方案是：
一种无电阻式基准源，其特征在于，包括：
启动电路，在电源建立时使所述基准源脱离零状态，在启动完成后退出；
基准电压产生电路，利用不同负温系数的阈值电压产生基准电压VREF；
偏置电流产生电路，受所述启动电路使能产生具有正温特性的电流并作为所述基准电压产生电路的偏置电流；
所述偏置电流产生电路包括第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第一PMOS管MP1和第二PMOS管MP2，
第一NMOS管MN1的栅极连接第二NMOS管MN2的栅极、第一NMOS管MN1和第一PMOS管MP1的漏极并作为所述偏置电流产生电路的控制端连接所述启动电路的输出端；第二PMOS管MP2的栅极连接第一PMOS管MP1的栅极、第二PMOS管MP2和第二NMOS管MN2的漏极并作为所述偏置电流产生电路的输出端输出所述偏置电流；第三NMOS管MN3的栅漏短接并连接第二NMOS管MN2的源极；第一PMOS管MP1和第二PMOS管MP2的源极接电源电压VCC，第一NMOS管MN1和第三NMOS管MN3的源极接地GND；
所述基准电压产生电路包括第三PMOS管MP3和第四PMOS管MP4，
第三PMOS管MP3的栅极连接所述偏置电流，其漏极连接第四PMOS管MP4的源极并作为所述基准电压产生电路的输出端输出所述基准电压VREF，第三PMOS管MP3的源极接电源电压VCC，第四PMOS管MP4的漏极和栅极接地GND；
所有器件工作在亚阈值区。
具体的，所述启动电路包括第四NMOS管MN4、第五PMOS管MP5和第六PMOS管MP6，
第六PMOS管MP6的栅极接第五PMOS管MP5的漏极和第四NMOS管MN4的栅极，其漏极作为所述启动电路的输出端，第五PMOS管MP5和第六PMOS管MP6的源极接电源电压VCC，第四NMOS管MN4的漏极和源极以及第五PMOS管MP5的栅极接地GND。
具体的，所述第二NMOS管MN2和第三NMOS管MN3的宽长比相等。
本发明的有益效果为：本发明提供的基准源可以得到温度特性较好的基准电压VREF，在传统亚阈值基准的基础上减少了基准电路支路来降低基准电路的功耗以及提升基准电压的电源抑制比，本发明提供的基准源可以将整个电路功耗降到几个nW，同时最小供电电压可以降到0.5V以下；另外电路结构中没有使用电阻，且适用于宽输入范围。
附图说明
图1为本发明提出的无电阻式基准源的一种电路实现图；
图2为本发明提出基准电路的电源抑制比PSRR模型图。
具体实施方式
下面结合附图和具体的实施例对本发明作进一步的阐述。
本发明提出的无电阻式基准电路图如图1所示，包括启动电路，偏置电流产生电路和基准电压产生电路。启动电路在电源建立的时候使得整个基准源电路脱离零状态，启动完成之后退出，基准源电路可以正常工作；偏置电流产生电路产生具有正温特性的电流作为基准电压产生电路的偏置电流；基准电压产生电路利用不同负温系数的阈值电压得到最终的基准电压VREF。
偏置电流产生电路包括第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第一PMOS管MP1和第二PMOS管MP2，第一NMOS管MN1的栅极连接第二NMOS管MN2的栅极、第一NMOS管MN1和第一PMOS管MP1的漏极并连接作为所述偏置电流产生电路的控制端连接所述启动电路的输出端；第二PMOS管MP2的栅极连接第一PMOS管MP1的栅极、第二PMOS管MP2和第三NMOS管的漏极并作为所述偏置电流产生电路的输出端输出所述偏置电流；第三NMOS管MN3的栅漏短接并连接第二NMOS管MN2的源极；第一PMOS管MP1和第二PMOS管MP2的源极接电源电压VCC，第一NMOS管MN1和第三NMOS管MN3的源极接地GND。
基准电压产生电路包括第三PMOS管MP3和第四PMOS管MP4，第三PMOS管MP3的栅极连接所述偏置电流，第四PMOS管MP4的源极连接第三PMOS管MP3的漏极并作为所述基准电压产生电路的输出端输出基准电压VREF，第三PMOS管MP3的源极接电源电压VCC，第四PMOS管MP4的漏极和栅极接地GND。
其中第二PMOS管MP2和第一PMOS管MP1形成电流镜，其镜像比为1：K1；第二PMOS管MP2和第三PMOS管MP3构成电流镜，其镜像比为1：K2。
本实施例中的启动电路包括第四NMOS管MN4、第五PMOS管MP5和第六PMOS管MP6，第六PMOS管MP6的栅极接第五PMOS管MP5的漏极和第四NMOS管MN4的栅极，其漏极作为所述启动电路的输出端，第五PMOS管MP5和第六PMOS管MP6的源极接电源电压VCC，第四NMOS管MN4的漏极和源极以及第五PMOS管MP5的栅极接地GND。其中第四NMOS管MN4作为启动电容使用
启动电路在电路初始化时，第五PMOS管MP5的栅极接地，第四NMOS管MN4作为启动电容，第五PMOS管MP5向第四NMOS管MN4充电，此时第四NMOS管MN4的栅极即第六PMOS管MP6的栅极电位为低，第六PMOS管MP6导通，第六PMOS管MP6产生的电流使得第一NMOS管MN1和第二NMOS管MN2的栅极电位抬高，偏置电流产生部分正常建立，整个基准电路正常工作；当启动电容即第四NMOS管MN4充电完成时，第六PMOS管MP6的栅极电位被拉高，该管关断，启动支路退出，基准电路正常工作。正温电流产生部分利用工作于亚阈值区的第一NMOS管MN1、第二NMOS管MN2和第三NMOS管MN3产生具有正温特性的电流，该电流作为基准产生部分第三PMOS管MP3和第四PMOS管MP4的偏置电流。
偏置电流产生电路和基准电压产生电路的设计是本发明的关键所在，下面通过电路的工作过程结合实际线路图进行详细分析。
第一NMOS管MN1、第二NMOS管MN2和第三NMOS管MN3工作于亚阈值区，NMOS管亚阈值区电流表达式为：
其中，μn为NMOS管迁移率，Cox为单位面积栅氧化层电容，S为相应NMOS管的宽长比，m为NMOS管亚阈值斜率因子，VGS为NMOS管的栅源电压，VDS为NMOS管的漏源电压，VT为热电压，VTHN为NMOS管的阈值电压。
当VDS大于4VT时，则VDS对处于亚阈值区的NMOS的电流影响很小可以忽略。在实际设计中，所有处于亚阈值区的漏源电压都满足此条件。由此可列第一NMOS管MN1、第二NMOS管MN2和第三NMOS管MN3管上电流电压关系式为：
第二NMOS管MN2和第三NMOS管MN3上电流相等，且其宽长比一致，因此第二NMOS管MN2的栅源电压和第三NMOS管MN3的栅源电压相同为第一NMOS管MN1栅源电压一半。第一NMOS管MN1上电流是第二NMOS管MN2上电流的K1倍，由此可得第一NMOS管MN1栅源电压表达式为：
将第二NMOS管MN2或者第三NMOS管MN3的栅源电压代入其电流电压关系式可得单位偏置电流表达式为：
化简可得：
其中a、b与温度无关，其具体表达式为：
其中μn0为NMOS管迁移率与温度无关系数，k为玻尔兹曼常数，q为库仑电荷，n1为NMOS管迁移率温度幂指数系数。指数项内阈值电压VTHN具有负温系数，VT以及m具有正温特性，由以上公式可以看出指数项内具有正温特性且随着温度升高正温特性会越来越强。同样偏置电流随着温度升高，其正温特性会增强。
偏置电流经电流镜镜像后K2ID作为第三PMOS管MP3和第四PMOS管MP4的漏极电流，第三PMOS管MP3和第四PMOS管MP4工作于亚阈值区，可列出第四PMOS管MP4上电流和其栅源电压的表达式为：
由此可得基准电压VREF的表达式为：
优选的，选择阈值电压负温系数较大的PMOS管和负温系数较小的NMOS管，本实施例中第四PMSO管MP4选取高阈值电压的PMOS管，由PMOS管和NMOS管阈值电压之差可以得到基准电压中的负温电压，正温电压由热电压、亚阈值斜率因子以及相关MOS管宽长比决定，由此可得到温度特性较好的基准电压VREF。
较低供电电压低功耗也是本发明的关键之处，本实施例中的电路正常工作时，只有三条通路消耗电流，并且所有器件工作于亚阈值区，本结构的基准源可以将整个电路功耗降到几个nW；同时本架构的基准源最小供电电压主要由偏置电流产生电路决定，为了保证处于亚阈值区MOS管的电流只与栅源电压有关，与漏源电压无关，因此所有MOS管的漏源电压大于4VT，由此可知最小供电电压可以降到0.5V以下。
同时，高电源抑制比PSRR也是本发明的关键技术，如图2所示为本架构电源抑制比PSRR模型图。由图可得节点A和B的表达式为：
VA＝vcc-VB
其中，ro为MOS管输出电阻，由以上联立可得节点B与vcc的关系为：
VREF由第五条通路和第六条通路决定，所以可得：
VREF＝Av,path5VB+Av,path6vcc
由第五条通路可得节点B对基准电压影响为
同理由第六条通路可得：
处于亚阈值区MOS管的跨导为：
由此可得由通路5和6决定Vcc对VREF的影响，增益为：
Av,path6＝1
所以
由亚阈值gm和ro公式可得：
当VDS远大于VT时，指数项非常大；所以VCC的变化对基准电压VREF影响很小，该架构具有较好的电源抑制比。高频时由于寄生电容等影响，基准电压的电源抑制比PSRR会有所降低，可通过外挂电容等方式提升高频时基准电压的电源抑制比PSRR。
本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

Claims (3)

1.一种无电阻式基准源，其特征在于，包括：
启动电路，在电源建立时使所述基准源脱离零状态，在启动完成后退出；
基准电压产生电路，利用不同负温系数的阈值电压产生基准电压(VREF)；
偏置电流产生电路，受所述启动电路使能产生具有正温特性的电流并作为所述基准电压产生电路的偏置电流；
所述偏置电流产生电路包括第一NMOS管(MN1)、第二NMOS管(MN2)、第三NMOS管(MN3)、第一PMOS管(MP1)和第二PMOS管(MP2)，
第一NMOS管(MN1)的栅极连接第二NMOS管(MN2)的栅极、第一NMOS管(MN1)和第一PMOS管(MP1)的漏极并作为所述偏置电流产生电路的控制端连接所述启动电路的输出端；第二PMOS管(MP2)的栅极连接第一PMOS管(MP1)的栅极、第二PMOS管(MP2)和第二NMOS管(MN2)的漏极并作为所述偏置电流产生电路的输出端输出所述偏置电流；第三NMOS管(MN3)的栅漏短接并连接第二NMOS管(MN2)的源极；第一PMOS管(MP1)和第二PMOS管(MP2)的源极接电源电压(VCC)，第一NMOS管(MN1)和第三NMOS管(MN3)的源极接地(GND)；
所述基准电压产生电路包括第三PMOS管(MP3)和第四PMOS管(MP4)，
第三PMOS管(MP3)的栅极连接所述偏置电流，其漏极连接第四PMOS管(MP4)的源极并作为所述基准电压产生电路的输出端输出所述基准电压(VREF)，第三PMOS管(MP3)的源极接电源电压(VCC)，第四PMOS管(MP4)的漏极和栅极接地(GND)；
所有器件工作在亚阈值区。
2.根据权利要求1所述的无电阻式基准源，其特征在于，所述启动电路包括第四NMOS管(MN4)、第五PMOS管(MP5)和第六PMOS管(MP6)，
第六PMOS管(MP6)的栅极接第五PMOS管(MP5)的漏极和第四NMOS管(MN4)的栅极，其漏极作为所述启动电路的输出端，第五PMOS管(MP5)和第六PMOS管(MP6)的源极接电源电压(VCC)，第四NMOS管(MN4)的漏极和源极以及第五PMOS管(MP5)的栅极接地(GND)。
3.根据权利要求1所述的无电阻式基准源，其特征在于，所述第二NMOS管(MN2)和第三NMOS管(MN3)的宽长比相等。
CN201710604992.2A 2017-07-24 2017-07-24 一种无电阻式基准源 Expired - Fee Related CN107256062B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710604992.2A CN107256062B (zh) 2017-07-24 2017-07-24 一种无电阻式基准源

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710604992.2A CN107256062B (zh) 2017-07-24 2017-07-24 一种无电阻式基准源

Publications (2)

Publication Number Publication Date
CN107256062A CN107256062A (zh) 2017-10-17
CN107256062B true CN107256062B (zh) 2018-08-31

Family

ID=60025107

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710604992.2A Expired - Fee Related CN107256062B (zh) 2017-07-24 2017-07-24 一种无电阻式基准源

Country Status (1)

Country Link
CN (1) CN107256062B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107992145A (zh) * 2017-12-06 2018-05-04 电子科技大学 一种具有超低功耗特性的电压基准电路
CN108227809B (zh) * 2018-01-09 2019-08-23 电子科技大学 一种基于亚阈区mos分压的高电源抑制比基准电路
CN108241398B (zh) * 2018-01-16 2019-05-07 承德九合电子科技有限公司 一种低功耗无电阻基准电压源及电源装置
CN108594924A (zh) * 2018-06-19 2018-09-28 江苏信息职业技术学院 一种超低功耗全cmos亚阈工作的带隙基准电压电路
CN109450415B (zh) * 2018-09-28 2022-10-14 湖南国科微电子股份有限公司 一种延迟电路
CN109240407B (zh) * 2018-09-29 2020-07-31 北京兆易创新科技股份有限公司 一种基准源
CN109901656B (zh) * 2019-04-10 2020-11-10 电子科技大学 一种低功耗全mos管带隙基准电路以及基于其的转换器
CN110568902B (zh) * 2019-10-18 2021-06-01 广东工业大学 一种基准电压源电路
CN111381625B (zh) * 2020-03-12 2022-05-20 上海华虹宏力半导体制造有限公司 一种基准源电路
CN112099563B (zh) * 2020-11-17 2021-04-09 四川科道芯国智能技术股份有限公司 用于nfc芯片的低功耗cmos电流源电路
CN115268560A (zh) * 2021-04-30 2022-11-01 炬芯科技股份有限公司 一种基准电压产生电路和集成芯片
CN115268552B (zh) * 2021-04-30 2023-12-19 炬芯科技股份有限公司 一种基准电压和基准电流产生电路、集成芯片和方法
CN113885639B (zh) * 2021-09-28 2023-05-05 深圳市爱协生科技股份有限公司 基准电路、集成电路及电子设备
CN114690831B (zh) * 2022-03-21 2023-03-10 电子科技大学 一种电流自偏置的串联cmos带隙基准源
CN115047935B (zh) * 2022-05-27 2023-05-19 电子科技大学 一种高压低功耗的e/d基准电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101470459A (zh) * 2007-12-26 2009-07-01 中国科学院微电子研究所 低压低功耗的cmos电压基准参考电路
CN103425177A (zh) * 2012-05-25 2013-12-04 电子科技大学 一种基准电流源
CN104111682A (zh) * 2014-05-05 2014-10-22 西安电子科技大学 低功耗、低温度系数基准源电路
CN106527572A (zh) * 2016-12-08 2017-03-22 电子科技大学 一种低功耗低温漂cmos亚阈值基准电路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5323142B2 (ja) * 2010-07-30 2013-10-23 株式会社半導体理工学研究センター 基準電流源回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101470459A (zh) * 2007-12-26 2009-07-01 中国科学院微电子研究所 低压低功耗的cmos电压基准参考电路
CN103425177A (zh) * 2012-05-25 2013-12-04 电子科技大学 一种基准电流源
CN104111682A (zh) * 2014-05-05 2014-10-22 西安电子科技大学 低功耗、低温度系数基准源电路
CN106527572A (zh) * 2016-12-08 2017-03-22 电子科技大学 一种低功耗低温漂cmos亚阈值基准电路

Also Published As

Publication number Publication date
CN107256062A (zh) 2017-10-17

Similar Documents

Publication Publication Date Title
CN107256062B (zh) 一种无电阻式基准源
CN106527572B (zh) 一种低功耗低温漂cmos亚阈值基准电路
CN107340796B (zh) 一种无电阻式高精度低功耗基准源
CN107272819B (zh) 一种低功耗低温漂cmos亚阈值基准电路
CN107390757B (zh) 一种低功耗低温漂cmos亚阈值基准电路
Magnelli et al. A 2.6 nW, 0.45 V temperature-compensated subthreshold CMOS voltage reference
CN104950971A (zh) 一种低功耗亚阈值型cmos带隙基准电压电路
CN103066971B (zh) 超低功耗高精度上电复位电路
CN107209528B (zh) 带隙电压产生
CN107861557A (zh) 一种mos管实现二极管的高阶温度补偿带隙基准电路
CN104156026B (zh) 一种无电阻全温补偿非带隙基准源
CN107992156A (zh) 一种亚阈值低功耗无电阻式基准电路
CN104156025B (zh) 一种高阶温度补偿基准源
CN104216455B (zh) 用于4g通信芯片的低功耗基准电压源电路
CN105094207A (zh) 消除体效应的带隙基准源
CN207352505U (zh) 一种无电阻式高精度低功耗基准源
CN103412596A (zh) 一种基准电压源
CN105468085A (zh) 一种无Bipolar晶体管的CMOS基准电压源
CN203135823U (zh) 超低功耗高精度上电复位电路
CN108227809B (zh) 一种基于亚阈区mos分压的高电源抑制比基准电路
CN207742590U (zh) 一种三输出低温漂低功耗基准电压源
CN109491432A (zh) 一种超低压超低功耗的电压基准电路
CN105320198A (zh) 一种低功耗高psrr带隙基准源
CN201918978U (zh) 一种亚阈值区域低静态功耗的电容型逻辑电平转换器
Camacho-Galeano et al. Temperature performance of sub-1V ultra-low power current sources

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180831

Termination date: 20210724

CF01 Termination of patent right due to non-payment of annual fee