CN105468085A - 一种无Bipolar晶体管的CMOS基准电压源 - Google Patents

Abstract

本发明公开了一种无Bipolar晶体管的CMOS基准电压源，包括并接于电源VDD与地GND之间的启动电路、CTAT电压产生电路、PTAT电压产生电路和电流叠加电路；其中，启动电路的输出端与CTAT电压产生电路连接，用于在电源上电时，使基准电压源摆脱简并偏置点；CTAT电压产生电路的输出端与电流叠加电路连接；PTAT电压产生电路的输出端与电流叠加电路连接；电流叠加电路用于将CTAT电压产生电路和PTAT电压产生电路中产生的电流进行叠加，得到一个具有零温漂的电流源，电流源经一有源支路产生基准电压V_ref。采用上述组成的CMOS基准电压源，未使用BJT和二极管，不仅能消除温度变化的影响，还能与标准CMOS工艺完全兼容、有效降低了系统成本，并具有功耗极低、高电源抑制比高、性能好的特点。

Description

一种无Bipolar晶体管的CMOS基准电压源

技术领域

本发明涉及一种基准电压源，具体涉及一种无Bipolar晶体管的CMOS基准电压源，属于集成电路设计技术领域。

背景技术

基准电压源是模拟集成电路、数模混合信号集成电路和系统集成芯片中一个重要的模块，其应用基准的目的是建立一个与电源和工艺无关，并且具有确定温度特性的直流电压。

随着无线通信业的高速发展，便携式电子产品的广泛应用，低功耗的电源变得愈发重要，而电压基准源作为电源的一个重要组成模块，其对功耗和稳定性对电路的性能都有极大的影响。随着CMOS工艺的不断进步以及SOC系统的发展需求，基准电压源需要满足低电压和低功耗的要求，然而，传统的带隙基准电压源本身所需的供电电压高，且自身功耗较大，要实现低功耗，电路结构复杂，占用芯片面积较大，而且要使用具有极性的三极管或者二极管，与标准的CMOS工艺不兼容。即使基准电压源电路，使用工作在饱和区的CMOS管，使功耗过大，或者由于存在高温漂和低电源抑制比，使得性能欠佳。

发明内容

针对上述现有基准电压源与标准的CMOS工艺不兼容，存在功耗大、结构复杂、性能欠佳的缺陷，本发明要解决的技术问题是提供一种具有高电源抑制比的纳瓦量级无Bipolar晶体管的CMOS基准电压源，它能够工作在亚阈值区。

为解决上述问题，本发明是通过以下技术方案实现的：

一种无Bipolar晶体管的CMOS基准电压源，包括并接于电源VDD与地GND之间的启动电路、CTAT电压产生电路、PTAT电压产生电路和电流叠加电路；其中

所述启动电路的输出端与CTAT电压产生电路连接，用于在电源上电时，使基准电压源摆脱简并偏置点；

所述CTAT电压产生电路的输出端与电流叠加电路连接；

所述PTAT电压产生电路的输出端与电流叠加电路连接；

所述电流叠加电路用于将CTAT电压产生电路和PTAT电压产生电路中产生的电流进行叠加，得到一个具有零温漂的电流源，所述电流源经一有源支路产生基准电压V_ref。

上述方案中，进一步具体地，所述启动电路包括第一MOS管、第二MOS管、第三MOS管、第四MOS管和第五MOS管，其中第一、第二MOS管的源极与电源VDD连接，第一、第四MOS管的栅极和第五MOS管的源极与地GND连接；第四MOS管的源极与漏极共接后分为两支路，其中一支路与第一MOS管的漏极连接，另一支路分别与第二、第三、第五MOS管的栅极连接；第二、第五MOS管的漏极相连接后与第三MOS管的源极连接；第三MOS管的漏极作为输出端与CTAT电压产生电路连接。

上述方案中，进一步具体地，所述CTAT电压产生电路包括第六MOS管、第七MOS管、第八MOS管、第九MOS管、第十MOS管、第十一MOS管、第十二MOS管、第十三MOS管、第十四MOS管、第十五MOS管、第十六MOS管、第十七MOS管，其中，

第六、第八、第九MOS管的源极与电源VDD连接，第十四、第十六、第十七MOS管的源极与地GND连接；第六MOS管的漏极与第七MOS管的源极连接，第十六MOS管的漏极和栅极共接后的其中一端与第十七MOS管的栅极连接、其另一端与第七MOS管的漏极连接；第九MOS管的栅极与漏极共接后分为三条支路，第一支路与第八MOS管的栅极连接、第二支路与第六MOS管的栅极连接，第三支路与第十一MOS管的源极连接后输出第一CTAT电流支路、并与电流叠加电路连接；第十一MOS管的栅极与漏极共接后分为三条支路：第一支路与第十MOS管的栅极连接、第二支路与第七MOS管的栅极连接，第三支路与第十三MOS管的漏极连接后输出第二CTAT电流支路、并与电流叠加电路连接；第八MOS管的漏极与第十MOS管的源极连接；第十MOS管的漏极与第十二MOS管的漏极连接，第十二MOS管的栅极和漏极共接后分为两条支路，其中一支路与启动电路中的第三MOS管的漏极连接、另一支路与第十三MOS管的栅极连接；第十四MOS管的栅极和漏极共接后分为两条支路，其中一支路与第十二MOS管的源极连接、另一支路与第十五MOS管的栅极连接；第十五MOS管的漏极与第十三MOS管的源极连接，第十五MOS管的源极连接与第十七MOS管的漏极连接。

上述方案中，进一步具体地，所述PTAT电压产生电路包括第十八、第十九、第二十、第二十一、第二十二、第二十三、第二十四、第二十五MOS管和电阻R₁，其中，

第十八、第十九MOS管的源极与电源VDD连接；第二十四MOS管的源极与地GND连接；第十八MOS管的漏极与第二十MOS管的源极连接；第十九MOS管的栅极与漏极共接后的其中一端与第十八MOS管的栅极连接、其另一端输出第一PTAT电流支路、并与电流叠加电路连接；第十九MOS管的漏极与第二十一MOS管的源极连接，第二十一MOS管的栅极与漏极共接后的其中一端与第二十MOS管的栅极连接、其另一端输出第二PTAT电流支路、并与电流叠加电路连接；第二十三MOS管的漏极与第二十一MOS管的漏极连接，第二十三MOS管的源极与第二十五MOS管的漏极相连接；第二十五MOS管的源极经一电阻R₁后与地GND连接；第二十二MOS管的栅极与漏极共接后的其中一端与第二十三MOS管的栅极连接、另一端与第二十MOS管的漏极连接；第二十四MOS管的栅极与漏极共接后的其中一端与第二十五MOS管的栅极连接、另一端与第二十二MOS管的源极连接。

上述方案中，进一步具体地，所述电流叠加电路包括第二十六、第二十七、第二十八、第二十九、第三十、第三十一、第三十二、第三十三、电容C和由第三十四、第三十五MOS管构成的有源支路，其中

第二十六、第二十七、第三十四MOS管的源极与电源VDD连接；第三十二、三十三MOS管的源极连接到地GND；所述电容C并接于基准电压V_ref的输出端与地GND之间；第二十六MOS管的栅极与PTAT电压产生电路中的第一PTAT电流支路连接，第二十六MOS管的漏极与第二十八MOS管的源极连接；第二十八MOS管的栅极与第二PTAT电流支路连接；第三十MOS管的栅极与漏极共接后的其中一端与第二十八MOS管的漏极连接、其另一端与第三十一MOS管的栅极连接；第三十二MOS管的栅极与漏极共接后的一端与第三十MOS管的源极连接、其另一端与第三十三MOS管的栅极连接；第三十三MOS管的漏极与第三十一MOS管的源极连接；第二十七MOS管的栅极与CTAT电压产生电路中的第一CTAT电流支路连接，第二十七MOS管的漏极与第二十九MOS管的源极连接；第二十九MOS管的栅极与第二CTAT电流支路连接，第二十九MOS管的漏极连接至第二十八MOS管的漏极上；第三十四MOS管的栅极与漏极共接后与第三十五MOS管的源极连接；第三十五MOS管的栅极与漏极共接后的其中一端与第三十一MOS管的漏极连接、其一端与基准电压V_ref的输出端连接。

本发明采用的各组成部分的作用为：

1)启动电路，由第一、第二、第三、第四、第五MOS管构成，用于在电源上电时，能够使基准源摆脱简并偏置点，使电路进入正常工作状态；

2)CTAT电压产生电路，由第六、第七、第八、第九、第十、第十一、第十二、第十三、第十四、第十五、第十六、第十七MOS管构成，利用工作在亚阈值区的第十四、十五MOS管栅源电压之差产生的电压通过工作在线性区充当电阻的第十七MOS管产生CTAT电流，再通过共源共栅电流镜将CTAT电流复制到电流叠加电路中，而采用的共源共栅电流镜，起到抑制电源噪声的作用，且带隙电压源中没有采用Bipolar晶体管，减小了功耗；

3)PTAT电压产生电路，由第十八、第十九、第二十、第二十一、第二十二、第二十三、第二十四、第二十五MOS管和电阻R₁构成，利用工作在亚阈值区MOS管工作特性，利用第二十四、第二十五MOS管的栅源电压之差产生PTAT电压，通过电阻R₁将PTAT电压转化为PTAT电流，再通过共源共栅电流镜将PTAT电流复制到电流叠加电路中，采用的共源共栅电流镜，起到抑制电源噪声的作用；

4)电流叠加电路，由第二十六、第二十七、第二十八、第二十九、第三十、第三十一、第三十二、第三十三、第三十四、第三十五MOS管和电容C构成，将CTAT电压产生电路产生的CTAT电流与PTAT电压产生电路产生的PTAT电流进行叠加，采用共源共栅电流镜，抑制电源噪声，得到一个具有零温漂的电流源，利用由第三十四、第三十五MOS管组成的有源支路(即有源电阻)，输出一个零温漂的参考电压V_ref。

本发明的有益效果为：

采用由1)～4)组成的CMOS基准电压源，仅为纳瓦量级、且未使用BJT和二极管，不仅能消除温度变化的影响，还能与标准CMOS工艺完全兼容，同时具有功耗极低、高电源抑制比高、性能好的特点，有效降低了系统成本。

附图说明

图1为本无Bipolar晶体管的CMOS基准电压源的原理图。

图2为本无Bipolar晶体管的CMOS基准电压源的电路框图。

图中标号为：1、启动电路；2、CTAT电压产生电路；3、PTAT电压产生电路；4、电流叠加电路。

具体实施方式

下面结合附图和具体实施例对本发明作进一步的解释说明，但不用以限制本发明。

如图2所示，一种无Bipolar晶体管的CMOS基准电压源，包括并接于电源VDD与地GND之间的启动电路1、CTAT电压产生电路2、PTAT电压产生电路3和电流叠加电路4；其中

所述启动电路1的输出端与CTAT电压产生电路连接，用于提供基准电压源的启动电流，使基准电压源摆脱简并偏置点；

所述CTAT电压产生电路2的输出端与电流叠加电路4连接；所述PTAT电压产生电路3的输出端与电流叠加电路4连接；所述电流叠加电路4用于将CTAT电压产生电路2和PTAT电压产生电路3中产生的电流进行叠加，得到一个具有零温漂的电流源，该电流源经一有源支路后得到基准电压V_ref。

如图1所示，上述启动电路1、CTAT电压产生电路2、PTAT电压产生电路3和电流叠加电路4各部分的具体组成电路如下：

启动电路1，在本发明的优选实施例中，上述启动电路1包括第一、第二、第三、第四、第五MOS管。其中，第一、第二MOS管的源极连接到电源VDD；第一、第四MOS管的栅极和第五MOS管的源极连接到地GND；第四MOS管的源极、漏极与第一MOS管的漏极、第二、第三、第五MOS管的栅极相连接；第二、第五MOS管的漏极与第三MOS管的源极相连接；第三MOS管的漏极作为输出端连接到CTAT电压产生电路中第十MOS管的漏极上，用于在电源上电时，使电路正常工作。

CTAT电压产生电路2，利用工作在亚阈值区MOS管产生栅源电压差，并使用工作在线性区充当电阻的MOS管产生CTAT电流，采用共源共栅电流镜，抑制电源噪声。在本发明的优选实施例中，上述CTAT电压产生电路2包括第六、第七、第八、第九、第十、第十一、第十二、第十三、第十四、第十五、第十六和第十七MOS管，其中，第六、第八、第九MOS管的源极与电源VDD连接，第十四、第十六、第十七MOS管的源极与地GND连接；第六MOS管的漏极与第七MOS管的源极连接，第十六MOS管的漏极和栅极共接后与第十七MOS管的栅极及第七MOS管的漏极相连接，第八MOS管的漏极与第十MOS管的源极连接；第十二MOS管的栅极和漏极共接后的其中一端与第十MOS管的漏极连接、其另一端与第十三MOS管的栅极连接；第十四MOS管的栅极和漏极共接后分为两条支路，其中一支路与第十二MOS管的源极连接、另一支路与第十五MOS管的栅极连接；第十五MOS管的漏极与第十三MOS管的源极连接，第十七MOS管的漏极与第十五MOS管的源极连接；第九MOS管的栅极与漏极共接后的其中一端与第八、第六MOS管的栅极连接，其另一端与第十一MOS管的源极连接后输出第一CTAT电流支路、并与电流叠加电流4中的第二十七MOS管的栅极连接；第十一MOS管的栅极与漏极共接后的其中一端与第十、第七MOS管的栅极连接，其另一端与第十三MOS管的漏极连接后输出第二CTAT电流支路、并与电流叠加电流中的第二十九MOS管的栅极连接；采用共源共栅电流镜，将CTAT电流复制到电流叠加电路4中。

PTAT电压产生电路3，利用工作在亚阈值区MOS管的栅源电压差，产生PTAT电压，利用电阻将PTAT电压转化为PTAT电流，采用共源共栅电流镜，抑制电源噪声。上述PTAT电压产生电路4包括第十八、第十九、第二十、第二十一、第二十二、第二十三、第二十四、第二十五MOS管和电阻R₁，其中，第十八、第十九MOS管的源极与电源VDD连接；第二十四MOS管的源极与地GND连接；第十八MOS管的漏极与第二十MOS管的源极连接；第二十二MOS管的栅极与漏极共接后的其中一端与第二十三MOS管的栅极连接、其另一端与第二十MOS管的漏极连接；第二十四MOS管的栅极与漏极共接后的其中一端与第二十五MOS管的栅极连接、另一端与第二十二MOS管的源极连接；第二十五MOS管的源极经一电阻R₁后与地GND连接，第二十五MOS管的漏极与第二十三MOS管的源极相连接；第十九MOS管的栅极与漏极共接后的其中一端与第十八MOS管的栅极连接、其另一端输出第一PTAT电流支路、并与电流叠加电路4中的第二十六MOS管的栅极连接；第二十一MOS管的源极与第十九MOS管的漏极连接，第二十一MOS管的栅极与漏极共接后的其中一端与第二十MOS管的栅极连接、其另一端输出第二PTAT电流支路、并与电流叠加电路4中的第二十八MOS管的栅极连接，第二十一MOS管的漏极与第二十三MOS管的漏极连接；采用共源共栅电流镜，将PTAT电流复制到电流叠加电路4中。

电流叠加电路4，利用共源共栅电流镜，将CTAT电压产生电路2产生的CTAT电流与PTAT电压产生电路3产生的PTAT电流进行叠加，得到一个具有零温漂的电流源，利用MOS管电阻得到一个零温漂的参考电压。在本优选实施例中，上述电流叠加电路包括第二十六、第二十七、第二十八、第二十九、第三十、第三十一、第三十二、第三十三、第三十四、第三十五MOS管电容C，其中，第二十六、第二十七、第三十四MOS管的源极与电源VDD连接；第三十二、三十三MOS管的源极连接到地GND；所述电容C并接于基准电压V_ref的输出端与地GND之间；第二十六MOS管的漏极与第二十八MOS管的源极连接；第二十八MOS管的漏极与第三十MOS管的漏极连接，第三十MOS管的栅极与第三十一MOS管的栅极、第二十八MOS管的漏极连接；第三十二MOS管的栅极与漏极共接后的其中一端与第三十MOS管的源极连接、其另一端与第三十三MOS管的栅极连接；第三十三MOS管的漏极与第三十一MOS管的源极连接；第二十七MOS管的漏极与第二十九MOS管的源极连接，第二十九MOS管的漏极连接至第二十八MOS管的漏极上；第三十四MOS管的栅极与漏极共接后与第三十五MOS管的源极连接；第三十五MOS管的栅极与漏极共接后的其中一端与第三十一MOS管的漏极连接、其另一端与基准电压V_ref的输出端连接。

本发明的工作原理为：

启动电路1中，第二、第五MOS管构成反相器，用以隔离电源和第三MOS管的源极；第一MOS管栅极接地，相当于一个电阻；第四MOS管源极和漏极短接，且栅极接地，相当于一个电容。当电路上电时，电源通过第一MOS管向第四MOS管组成的电容充电，此时电容上极板电压为低电平，使得第五MOS管截止，第二、第三MOS管导通，将电流通过第二、第三MOS管注入到CTAT电压产生电路中，摆脱简并偏置点；当电源向电容充电完成时，使得电容上极板电压为高电平，使得第五MOS管导通，第二、第三MOS管截止，启动电路与基准源脱离，并将第三MOS管的源极电位被拉低到地，避免了与电源直接接触，减小了启动电路对基准源的影响。

本发明的核心电路包括CTAT电压产生电路2、PTAT电压产生电路3和电流叠加电路4。

CTAT电压产生电路2中的第十四、第十五MOS管工作在亚阈值区，第十六MOS管工作在饱和区；PTAT电压产生电路3中第二十四、二十五MOS管工作在亚阈值区。MOS管工作在亚阈值区的I-V特性可以表示为：

$I_D={\mathrm{KI}}_0\exp \left(\frac{V_{GS}-V_{TH}}{{\mathrm{\ηV}}_T}\right)\[1-\exp (-\frac{V_{DS}}{V_T})\]$

式中，I_D是MOS管的漏端电流；K＝W/L是MOS管的宽长比；为特征电流，μ＝μ₀(T₀/T)^m是MOS管的电子迁移率，T₀是参考温度，μ₀是参考温度T₀下电子迁移率，T是绝对温度，m是温度指数，C_OX＝ε_OX/t_OX是栅氧化层电容，C_OX是氧化物介电常数，t_OX是氧化层厚度，η是亚阈值区斜率因子，V_GS是MOS管的栅源电压，V_T＝k_BT/q是热电压，k_B是玻尔兹曼常数，q是电子电荷，V_TH是MOS管的阈值电压，V_DS是MOS管的漏源电压。

当V_DS大于4倍V_T时，可以忽略V_DS的影响，可以得到：

$I_D={\mathrm{KI}}_0\exp \left(\frac{V_{GS}-V_{TH}}{{\mathrm{\ηV}}_T}\right)$

进而可以得到MOSFETs的栅源电压：

$V_{GS}=V_{TH}+{\mathrm{\ηV}}_{T}ln\left(\frac{I_D}{{\mathrm{KI}}_0}\right)$

η取决于栅氧化层和损耗层的电容，本发明假定η为一个常数。

CTAT电压产生电路2中，工作在线性区充当电阻的第十七MOS管的伏安特性曲线可以表示为：

$I_{D17}={\mathrm{\μC}}_{OX}{K}_{17}\[(V_{GS17}-V_{TH17})V_{DS17}-\frac{1}{2}{V}_{DS17}^2\]$

$V_{DS17}=V_{GS14}-V_{GS15}={\mathrm{\ηV}}_{T}ln\left(\frac{K_{15}}{K_{14}}\right)$

工作在饱和区第十六MOS管的I-V特性可以表示为：

$I_{D16}=\frac{{\mathrm{\μC}}_{OX}}{2}{K}_{16}{(V_{GS16}-V_{TH16})}^2$

由共源共栅电流镜可得

I_D16＝I_D17

又有

V_GS16＝V_GS17

所以，可以得出CTAT电流为：

$I_{CTAT}={\mathrm{\μC}}_{OX}{K}_{17}{V_T}^2{K}_{eff}={\mathrm{\μC}}_{OX}{K}_{17}{V_{T0}}^2{K}_{eff}{\left(\frac{T}{T_0}\right)}^{2-m}$

式中， $K_{eff}=\[S_2-0.5+\sqrt{S_2(S_2-1)}\]{\ln }^2\left(S_1\right),$ 其中 $S_1=\frac{K_{15}}{K_{14}},S_2=Q\·\frac{K_{17}}{K_{16}}$

假设m≈1.5，对上式两边求导得

$\frac{\&part;I_{CTAT}}{\&part;T}=-{\mathrm{\&mu;}}_0{C}_{OX}{K}_{17}{V_{T0}}^2{K}_{eff}{T}_0\frac{1}{T^2}<0$

PTAT电压产生电路3中电阻R₁两端的电压等于工作在亚阈值区的第二十四MOS管的栅源电压与第二十五MOS管的栅源电压之差，可以得到PTAT电流为：

$\begin{array}{c}{I}_{PTAT}=\frac{V_{GSM24}\left(T\right)-V_{GSM25}\left(T\right)}{R_1}\\ =\frac{V_{TH}+{\mathrm{\&eta;V}}_T\ln \left(\frac{I_D}{K_{24}{I}_0}\right)-V_{TH}-{\mathrm{\&eta;V}}_T\ln \left(\frac{I_D}{K_{25}{I}_0}\right)}{R_1}\\ =\frac{{\mathrm{\&eta;V}}_T}{R_1}\ln \frac{K_{25}}{K_{24}}\\ =\frac{{\mathrm{\&eta;k}}_{B}T}{R_{1}q}\ln \frac{K_{25}}{K_{24}}\end{array}$

通过调整K₂₈和K₂₉的比值使其大于1，可得

电流叠加电路4中第三十四、三十五MOS管栅漏短接，相当于一个有源电阻R_OUT，采用第二十六、第二十八MOS管与第二十七、第二十九MOS管所在的共源共栅电流镜将CTAT电流和PTAT电流复制到电流叠加电路4中，可以得到输出基准电压为：

$\begin{array}{c}{V}_{ref}=({\mathrm{bI}}_{CTAT}+{\mathrm{aI}}_{PTAT})R_{OUT}\\ =\&lsqb;-{\mathrm{b\&mu;C}}_{OX}{K}_{17}{V_{T0}}^2{K}_{eff}{\left(\frac{T}{T_0}\right)}^{2-m}+a\frac{{\mathrm{\&eta;k}}_{B}T}{R_{1}q}\ln \frac{K_{25}}{K_{24}}\&rsqb;R_{OUT}\end{array}$

假设m≈1.5，对上式两边求导得

$\frac{\&part;V_{ref}}{\&part;T}=(-{\mathrm{b\&mu;}}_0{C}_{OX}{K}_{17}{V_{T0}}^2{K}_{eff}{T}_0\frac{1}{T^2}+a\frac{{\mathrm{\&eta;k}}_B}{R_{1}q}ln\frac{K_{25}}{K_{24}})R_{OUT}$

由上式可以看出，可以通过调节R₁的值和第十四、第十五、第十六、第十七、第二十四、二十五MOS管的宽长比以及常数a、b的值，使得 $-{\mathrm{b\&mu;}}_0{C}_{OX}{K}_{17}{V_{T0}}^2{K}_{eff}{T}_0\frac{1}{T^2}+a\frac{{\mathrm{\&eta;k}}_B}{R_{1}q}ln\frac{K_{25}}{K_{24}}=0,$ 进而获得一个零温度系数的基准电压。

以上仅为说明本发明的实施方式，并不用于限制本发明，对于本领域的技术人员来说，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (5)

1.一种无Bipolar晶体管的CMOS基准电压源，其特征在于：包括并接于电源VDD与地GND之间的启动电路、CTAT电压产生电路、PTAT电压产生电路和电流叠加电路；其中

所述启动电路的输出端与CTAT电压产生电路连接，用于在电源上电时，使基准电压源摆脱简并偏置点；

所述CTAT电压产生电路的输出端与电流叠加电路连接；

所述PTAT电压产生电路的输出端与电流叠加电路连接；

所述电流叠加电路用于将CTAT电压产生电路和PTAT电压产生电路中产生的电流进行叠加，得到一个具有零温漂的电流源，所述电流源经一有源支路产生基准电压V_ref。

2.根据权利要求1所述的无Bipolar晶体管的CMOS基准电压源，其特征在于：所述启动电路包括第一MOS管、第二MOS管、第三MOS管、第四MOS管和第五MOS管，其中第一、第二MOS管的源极与电源VDD连接，第一、第四MOS管的栅极和第五MOS管的源极与地GND连接；第四MOS管的源极与漏极共接后分为两支路，其中一支路与第一MOS管的漏极连接，另一支路分别与第二、第三、第五MOS管的栅极连接；第二、第五MOS管的漏极相连接后与第三MOS管的源极连接；第三MOS管的漏极作为输出端与CTAT电压产生电路连接。

3.根据权利要求2所述的无Bipolar晶体管的CMOS基准电压源，其特征在于：所述CTAT电压产生电路包括第六MOS管、第七MOS管、第八MOS管、第九MOS管、第十MOS管、第十一MOS管、第十二MOS管、第十三MOS管、第十四MOS管、第十五MOS管、第十六MOS管、第十七MOS管，其中，

第六、第八、第九MOS管的源极与电源VDD连接，第十四、第十六、第十七MOS管的源极与地GND连接；第六MOS管的漏极与第七MOS管的源极连接，第十六MOS管的漏极和栅极共接后的其中一端与第十七MOS管的栅极连接、其另一端与第七MOS管的漏极连接；第九MOS管的栅极与漏极共接后分为三条支路，第一支路与第八MOS管的栅极连接、第二支路与第六MOS管的栅极连接，第三支路与第十一MOS管的源极连接后输出第一CTAT电流支路、并与电流叠加电路连接；第十一MOS管的栅极与漏极共接后分为三条支路：第一支路与第十MOS管的栅极连接、第二支路与第七MOS管的栅极连接，第三支路与第十三MOS管的漏极连接后输出第二CTAT电流支路、并与电流叠加电路连接；第八MOS管的漏极与第十MOS管的源极连接；第十MOS管的漏极与第十二MOS管的漏极连接，第十二MOS管的栅极和漏极共接后分为两条支路，其中一支路与启动电路中的第三MOS管的漏极连接、另一支路与第十三MOS管的栅极连接；第十四MOS管的栅极和漏极共接后分为两条支路，其中一支路与第十二MOS管的源极连接、另一支路与第十五MOS管的栅极连接；第十五MOS管的漏极与第十三MOS管的源极连接，第十五MOS管的源极连接与第十七MOS管的漏极连接。

4.根据权利要求3所述的无Bipolar晶体管的CMOS基准电压源，其特征在于：所述PTAT电压产生电路包括第十八、第十九、第二十、第二十一、第二十二、第二十三、第二十四、第二十五MOS管和电阻R₁，其中，

第十八、第十九MOS管的源极与电源VDD连接；第二十四MOS管的源极与地GND连接；第十八MOS管的漏极与第二十MOS管的源极连接；第十九MOS管的栅极与漏极共接后的其中一端与第十八MOS管的栅极连接、其另一端输出第一PTAT电流支路、并与电流叠加电路连接；第十九MOS管的漏极与第二十一MOS管的源极连接，第二十一MOS管的栅极与漏极共接后的其中一端与第二十MOS管的栅极连接、其另一端输出第二PTAT电流支路、并与电流叠加电路连接；第二十三MOS管的漏极与第二十一MOS管的漏极连接，第二十三MOS管的源极与第二十五MOS管的漏极相连接；第二十五MOS管的源极经一电阻R₁后与地GND连接；第二十二MOS管的栅极与漏极共接后的其中一端与第二十三MOS管的栅极连接、另一端与第二十MOS管的漏极连接；第二十四MOS管的栅极与漏极共接后的其中一端与第二十五MOS管的栅极连接、另一端与第二十二MOS管的源极连接。

5.根据权利要求4所述的无Bipolar晶体管的CMOS基准电压源，其特征在于：所述电流叠加电路包括第二十六、第二十七、第二十八、第二十九、第三十、第三十一、第三十二、第三十三、电容C和由第三十四、第三十五MOS管构成的有源支路，其中

第二十六、第二十七、第三十四MOS管的源极与电源VDD连接；第三十二、三十三MOS管的源极连接到地GND；所述电容C并接于基准电压V_ref的输出端与地GND之间；第二十六MOS管的栅极与PTAT电压产生电路中的第一PTAT电流支路连接，第二十六MOS管的漏极与第二十八MOS管的源极连接；第二十八MOS管的栅极与第二PTAT电流支路连接；第三十MOS管的栅极与漏极共接后的其中一端与第二十八MOS管的漏极连接、其另一端与第三十一MOS管的栅极连接；第三十二MOS管的栅极与漏极共接后的一端与第三十MOS管的源极连接、其另一端与第三十三MOS管的栅极连接；第三十三MOS管的漏极与第三十一MOS管的源极连接；第二十七MOS管的栅极与CTAT电压产生电路中的第一CTAT电流支路连接，第二十七MOS管的漏极与第二十九MOS管的源极连接；第二十九MOS管的栅极与第二CTAT电流支路连接，第二十九MOS管的漏极连接至第二十八MOS管的漏极上；第三十四MOS管的栅极与漏极共接后与第三十五MOS管的源极连接；第三十五MOS管的栅极与漏极共接后的其中一端与第三十一MOS管的漏极连接、其一端与基准电压V_ref的输出端连接。