CN105278606B - 一种亚阈值全cmos基准电压源 - Google Patents
一种亚阈值全cmos基准电压源 Download PDFInfo
- Publication number
- CN105278606B CN105278606B CN201510779707.1A CN201510779707A CN105278606B CN 105278606 B CN105278606 B CN 105278606B CN 201510779707 A CN201510779707 A CN 201510779707A CN 105278606 B CN105278606 B CN 105278606B
- Authority
- CN
- China
- Prior art keywords
- pmos
- grid
- nmos tube
- drain electrode
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Abstract
本发明公开一种亚阈值全CMOS基准电压源,启动电路帮助基准电压源摆脱简并偏置点,进入正常工作状态。亚阈值运算放大器保证低功耗的同时,提供更大的增益,提高电源电压抑制比。纳安基准电流产生电路产生纳安量级的基准电流,抑制电源噪声,为基准电压产生电路提供电流偏置。基准电压产生电路采用2种具有不同标准电压的MOS管栅源电压差,通过相互调节,得到一个与温度无关的参考电压。本发明未使用无源电阻、二极管或者三极管,与标准CMOS工艺兼容,大大减小了版图面积,降低了生产成本,功耗低,同时具有高电源抑制比、低温漂系数和低电源电压调整率。
Description
技术领域
本发明涉及集成电路设计领域,具体涉及一种亚阈值全CMOS基准电压源。
背景技术
电压基准源是模拟集成电路和混合集成电路中一个不可或缺的模块,常用在模数转换器(ADC)、数模转换器(DAC)、功率放大器以及DC-DC转换器等电路系统中,用于产生不随电源电压和温度变化的电压基准,为其他电路模块提供一个参考电压,其特性在很大程度上影响整个系统的性能。
随着集成电路系统集成度的不断增大,低电压与低功耗变得越来越重要。然而,传统带隙基准电压源由于需要大的电流而造成功耗较大,并且在设计过程中需要使用电阻、二极管或者BJT晶体管来产生PTAT电压,所以该器件均需要大的芯片面积。
为了能使节能应用器件的其余电路兼容,基准电压源就要使用标准CMOS工艺,避免使用MOS管以外的器件。后来提出的CMOS基准电压源电路由于使用饱和区的CMOS和电阻,使得功耗过大,芯片面积大。近来所提出的无电阻基于亚阈值区的基准电压源,虽然功耗很低,但是其温漂、电源电压调整率和电源抑制比参数较差。
发明内容
本发明所要解决的技术问题是现有基准电压源性能欠佳的不足,提供一种亚阈值全CMOS基准电压源。
为解决上述问题,本发明是通过以下技术方案实现的:
一种亚阈值全CMOS基准电压源,包括启动电路、亚阈值运算放大器、纳安基准电流产生电路和基准电压产生电路;
启动电路,连接亚阈值运算放大器;在基准电压源开启时提供电流,帮助基准电压源摆脱简并偏置点,进入正常工作状态;
亚阈值运算放大器,分别连接到启动电路和纳安基准电流产生电路;利用共源共栅电流镜为运算放大器的差分对管提供电流偏置;利用工作在亚阈值区的差分对管,在保证低功耗的同时,提供更大的增益,提高电源电压抑制比;利用工作在深线性区的NMOS管,充当长尾电阻的作用;
纳安基准电流产生电路,分别连接亚阈值运算放大器和基准电压产生电路;利用工作在亚阈值区MOS管工作特性,产生纳安量级的基准电流;采用共源共栅电流镜,抑制电源噪声;采用工作在线性区的MOS管代替传统基准电压源中的电阻,为基准电压产生电路提供电流偏置;
基准电压产生电路,连接纳安基准电流产生电路;采用2种具有不同标准电压的MOS管栅源电压差,通过相互调节,得到一个与温度无关的参考电压。
所述的启动电路PMOS管M15、M16和电容C1。电容C1的下极板接地GND,电容C1的上极板与PMOS管M16的栅极、PMOS管M15的栅极和PMOS管M15的漏极相连接;PMOS管M15的源极和PMOS管M16的源极均接到电源VDD;PMOS管M16的漏极与亚阈值运算放大器中PMOS管M17的栅极和纳安基准电流产生电路中PMOS管M19的栅极相连接。
所述的亚阈值运算放大器包括PMOS管M17、M18、M31、M32和NMOS管M12、M13、M14。NMOS管M12的源极接地GND,NMOS管M12的栅极与纳安基准电流产生电路中NMOS管M7的栅极相连接,NMOS管M12的漏极与NMOS管M13的源极和NMOS管M14的源极相连接;NMOS管M13的栅极与纳安基准电流产生电路中NMOS管M8的栅极、NMOS管M8的漏极和NMOS管M9的栅极相连接,NMOS管M13的漏极与PMOS管M18的漏极相连接;NMOS管M14的栅极与纳安基准电流产生电路中NMOS管M9的漏极和NMOS管M11的源极相连接,NMOS管M14的漏极与PMOS管M17的栅极、PMOS管M17的漏极和PMOS管M18的栅极,以及启动电路中PMOS管M16的漏极和纳安基准电流产生电路中NMOS管M11的漏极相连接;PMOS管M18的源极和PMOS管M31的漏极相连接;PMOS管M17的源极与PMOS管M31的栅极、PMOS管M32的栅极、PMOS管M32的漏极,以及纳安基准电流产生电路中NMOS管M30的栅极相连接;PMOS管M31的源极和PMOS管M32的源极均连接到电源VDD。
所述的纳安基准电流产生电路包括PMOS管M19、M20、M21、M28、M29、M30和NMOS管M6、M7、M8、M9、M10、M11。NMOS管M6的源极接地GND,NMOS管M6的栅极、NMOS管M6的漏极、NMOS管M7的栅极、PMOS管M21的漏极,以及亚阈值运算放大器中NMOS管M12的栅极相连接;NMOS管M7的源极接地GND,NMOS管M7的漏极和NMOS管M9的源极相连接;NMOS管M8的源极接地GND,NMOS管M8的栅极、NMOS管M8的漏极、NMOS管M9的栅极、NMOS管M10的源极,以及亚阈值运算放大器中NMOS管M13的栅极相连接;NMOS管M9的漏极、NMOS管M11的源极,以及亚阈值运算放大器中NMOS管M14的栅极相连接;NMOS管M10的栅极、NMOS管M10的漏极、NMOS管M11的栅极和PMOS管M20的漏极相连接;PMOS管M19的栅极、PMOS管M19的漏极、NMOS管M11的漏极、PMOS管M20的栅极、PMOS管M21的栅极,以及基准电压产生电路中PMOS管M22的栅极、PMOS管M23的栅极、PMOS管M24的栅极相连连接,并同时连接到亚阈值运算放大器中PMOS管M18的栅极、PMOS管M17的栅极和PMOS管M17的漏极;PMOS管M30的栅极、PMOS管M30的漏极、PMOS管M29的栅极、PMOS管M19的源极、PMOS管M28的栅极,以及基准电压产生电路中PMOS管M25的栅极、PMOS管M26的栅极、PMOS管M27的栅极相连接,并同时连接到亚阈值运算放大器中PMOS管M32的栅极、PMOS管M32的漏极、PMOS管M31的栅极和PMOS管M17的源极;PMOS管M20的源极和PMOS管M29的漏极相连接;PMOS管M21的源极与PMOS管M28的漏极相连接;PMOS管M28的源极、PMOS管M29的源极和PMOS管M30的源极均连接到电源VDD。
所述的基准电压产生电路包括PMOS管M22、M23、M24、M25、M26、M27,NMOS管M0、M1、M2、M3、M4、M5和电容C0。电容C0的下极板接地GND,电容C0的上极板与NMOS管M0的漏极、NMOS管M3的源极,以及参考电压Vref输出端相连接;NMOS管M3的栅极、NMOS管M3的漏极、NMOS管M0的栅极和PMOS管M24的漏极相连接;NMOS管M0的源极、NMOS管M1的漏极和NMOS管M4的源极相连;NMOS管M4的栅极、NMOS管M4的漏极、NMOS管M1的栅极和PMOS管M23的漏极相连接;NMOS管M1的源极、NMOS管M2的漏极和NMOS管M5的源极相连接;NMOS管M5的栅极、NMOS管M5的漏极、NMOS管M2的栅极和PMOS管M22的漏极相连接;NMOS管M2的源极接地GND;PMOS管M24的源极和PMOS管M25的漏极相连接;PMOS管M23的源极和PMOS管M26的漏极相连接;PMOS管M22的源极和PMOS管M27的漏极相连接;PMOS管M22的栅极、PMOS管M23的栅极和PMOS管M24的栅极与纳安基准电流产生电路中PMOS管M19的栅极、PMOS管M20的栅极和PMOS管M21的栅极相连接;PMOS管M25的栅极、PMOS管M26的栅极和PMOS管M27的栅极与纳安基准电流产生电路中PMOS管M28的栅极、PMOS管M29的栅极和PMOS管M30的栅极相连接;PMOS管M25的源极、PMOS管M26的源极和PMOS管M27的源极均连接到电源VDD。
上述方案中,NMOS管M0、M1、M2均为同一种标准电压的NMOS管,NMOS管M3、M4、M5均为同一种标准电压的NMOS管,且NMOS管M0、M1、M2的标准电压与NMOS管M3、M4、M5的标准电压不同,由此构成。
上述方案中,NMOS管M0、M1、M2均为标准电压是3.3V的NMOS管;NMOS管M3、M4、M5均为标准电压是1.8V的NMOS管。
与现有技术相比,本发明的有益效果为,未使用无源电阻、二极管或者三极管,与标准CMOS工艺兼容,大大减小了版图面积,降低了生产成本,功耗低,同时具有高电源抑制比、低温漂系数和低电源电压调整率。
附图说明
图1为一种亚阈值全CMOS基准电压源的电路原理图。
具体实施方式
下面结合附图和实施例,详细描述本发明的技术方案:
一种亚阈值全CMOS基准电压源,如图1所示,包括启动电路、亚阈值运算放大器、纳安基准电流产生电路和基准电压产生电路;其中M0~M2为3.3V MOS管,M3~M32为1.8V MOS管,C0和C1为电容。利用工作在亚阈值区MOS管工作特性,产生纳安量级的基准电流;采用共源共栅电流镜,抑制电源噪声;加入亚阈值区运算放大器,在不增大功耗的同时,实现较大的增益,提高电源电压抑制比;采用1.8V MOS管和3.3V MOS管的栅源电压差,得到一个零温漂的参考电压。
启动电路,连接到亚阈值运算放大器,并在基准电压源开启时提供电流,使得基准电压源摆脱简并偏置点。在本发明优选实施例中,上述启动电路包括PMOS管M15、M16,以及电容C1。其中,C1的下极板接地GND,其上极板和M16的栅极,以及M15的栅极、漏极相连接;M15的源极和M16的源极均接到电源VDD;M16的漏极与亚阈值运算放大器中M17的栅极,以及纳安基准电流产生电路中M19的栅极、漏极相连接。
亚阈值运算放大器,连接到纳安基准电流产生电路,利用共源共栅电流镜为运算放大器的差分对管提供电流偏置;利用工作在亚阈值区的差分对管,在保证低功耗的同时,提供更大的增益,提高电源电压抑制比,利用工作在深线性区的NMOS管,充当长尾电阻的作用。在本发明优选实施例中,上述亚阈值运算放大器包括PMOS管M17、M18、M31、M32和NMOS管M12、M13、M14。其中,M12的源极接地,其栅极与纳安基准电流产生电路中M7的栅极相连接,其漏极与M13的源极和M14的源极相连接;M13的栅极与纳安基准电流产生电路中M8的栅极、漏极和M9的栅极相连接,其漏极与M18的漏极相连接;M14的栅极与纳安基准电流产生电路中M9的漏极和M11的源极相连接,其漏极与M17的栅极、漏极和M18的栅极,以及启动电路中M16的漏极和纳安基准电流产生电路中M11的漏极相连接;M18的源极和M31的漏极相连接;M17的源极与M31的栅极和M32的栅极、漏极,以及纳安基准电流产生电路中M30的栅极相连接;M31的源极和M32的源极均连接到电源VDD。
纳安量级纳安基准电流产生电路,连接到基准电压产生电路和亚阈值运算放大器;利用工作在亚阈值区MOS管的工作特性,产生纳安量级的基准电流,采用共源共栅电流镜,抑制电源噪声,采用工作在线性区的MOS管代替传统基准电压源中的电阻,为基准电压产生电路提供电流偏置。在本发明优选实施例中,上述纳安量级纳安基准电流产生电路包括PMOS管M19、M20、M21、M28、M29、M30,NMOS管M6、M7、M8、M9、M10、M11。其中,M6的源极接地GND,其栅极、漏极与M7的栅极和M21的漏极,以及亚阈值运算放大器中M12的栅极相连接;M7的源极接地GND,其漏极和M9的源极相连接;M8的源极接地GND,其栅极、漏极与M9的栅极和M10的源极,以及亚阈值运算放大器中M13的栅极相连接;M9的漏极和M11的源极,以及亚阈值运算放大器中M14的栅极相连接;M10的栅极、漏极与M11的栅极和M20的漏极相连接;M19的栅极、漏极与M11的漏极、M20的栅极、M21的栅极,以及基准电压产生电路中M22的栅极、M23的栅极、M24的栅极相连接,同时连接到亚阈值运算放大器中M18的栅极和M17的栅极、漏极;M30的栅极、漏极与M29的栅极、M19的源极、M28的栅极,以及基准电压产生电路中M25的栅极、M26的栅极、M27的栅极相连接,同时连接到亚阈值运算放大器中M32的栅极、漏极和M31的栅极、M17的源极;M20的源极和M29的漏极相连接;M21的源极与M28的漏极相连接;M28的源极、M29的源极和M30的源极均连接到电源VDD。
基准电压产生电路,采用1.8V MOS管和3.3V MOS管栅源电压差,通过相互调节,得到一个与温度无关的参考电压。在本发明优选实施例中,上述基准电压产生电路包括PMOS管M22、M23、M24、M25、M26、M27,NMOS管M0、M1、M2、M3、M4、M5,以及电容C0。其中,C0的下极板接地GND,其上极板与M0的漏极、M3的源极,以及参考电压Vref输出端相连接;M3的栅极、漏极与M0的栅极和M24的漏极相连接;M0的源极与M1的漏极和M4的源极相连;M4的栅极、漏极与M1的栅极和M23的漏极相连接;M1的源极与M2的漏极和M5的源极相连接;M5的栅极、漏极与M2的栅极和M22的漏极相连接;M2的源极接地GND;M24的源极和M25的漏极相连接;M23的源极和M26的漏极相连接;M22的源极和M27的漏极相连接;M22的栅极、M23的栅极和M24的栅极与纳安基准电流产生电路中M19的栅极、M20的栅极和M21的栅极相连接;M25的栅极、M26的栅极和M27的栅极与纳安基准电流产生电路中M28的栅极、M29的栅极和M30的栅极相连接;M25的源极、M26的源极和M27的源极均连接到电源VDD。
本发明的工作原理为:
启动电路中,当电源电压VDD由零开始上升时,由于M16的栅极为低电平,其源极为电源电压VDD,所以M16导通,则给纳安基准电流产生电路一个启动电流,迫使电路脱离简并点;直到VDD上升到VTH,则M15导通,给C1充电,M16的栅极电位开始升高,最终M16截止,启动电路和核心电路脱离,完成整个启动过程,此后M16一直处于截止状态,没有静态电流,不消耗功率。
本发明的核心电路包括纳安量级纳安基准电流产生电路、亚阈值运算放大器和基准电压产生电路。纳安基准电流产生电路由MOS管M6、M7、M8、M9、M10、M11、M19、M20、M21、M28、M29和M30构成,其中M19、M20、M21、M28、M29和M30构成三对共源共栅电流镜,用于镜像电流;采用共源共栅结构,提高基准电压源的电源抑制比;利用工作于线性区的M7代替传统结构中的无源电阻,大大减小芯片面积;MOS管工作在亚阈值区的I-V特性可以表示为:
式中,ID是MOS管的漏端电流;K=W/L是MOS管的宽长比;为特征电流,μ=μ0(T0/T)m是MOS管的电子迁移率,T0是参考温度,μ0是参考温度T0下电子迁移率,T是绝对温度,m是温度指数,COX=εOX/tOX是栅氧化层电容,εOX是氧化物介电常数,tOX是氧化层厚度,η是亚阈值区斜率因子,VGS是MOS管的栅源电压,VT=kBT/q是热电压,kB是玻尔兹曼常数,q是电子电荷,VTH是MOS管的阈值电压,VDS是MOS管的漏源电压。
当VDS大于3倍VT时,可以忽略VDS的影响,可以得到:
进而可以得到MOS管的栅源电压:
η取决于栅氧化层和损耗层的电容,本发明假定η为一个常数。
工作在饱和区MOS管的I-V特性,可以表示为:
进而可以得到
式中,μ为电子迁移率,COX为栅氧化层电容,K为宽长比,ID为漏极电流,VTH为阈值电压,VGS为栅源电压。
M6工作在饱和区,M7工作在线性区,M7的I-V特性曲线可以表示为:
式中,VGSi表示MOS管Mi的栅源电压,VDSi表示MOS管Mi的漏源电压,VTHi表示MOS管Mi的阈值电压,Ki表示MOS管Mi的宽长比。
M8和M9的栅极连接在一起,电位相同,而源极电位不相等,源极的电位差是M7的漏源电压VDS7,所以M7的漏源电压VDS7为:
根据MOS管饱和区I-V特性,可以求得M6的漏源电流为:
M6的漏源电流ID6和M7的漏源电流ID7都由电流镜提供,近似成比例,忽略一些非理想特性的影响,对其作近似处理,可以得出电流源产生的电流IP为:
IP=IDS7=μCOXK7VT 2Keff
式中,
式中,K6,K7,K8,K9分别表示M6、M7、M8和M9的宽长比,Q表示M6与M7的漏源电流比值,因子Keff与MOS管尺寸有关。
考虑MOS管的电子迁移率μ和热电压VT与温度的关系,电流源的输出电流IP可以表示为:
式中μ=μ0(T0/T)m。
由于温度指数m的值约为1.5,所以(T/T0)2-m随绝对温度变化很小。由此可见,电流源的输出电流IP表现出良好的温度特性,能为基准电压源中的参考电压生成电路提供一个稳定的偏置电流,驱动其正常工作。
亚阈值运算放大器由M12、M13、M14、M17、M18、M31和M32构成,其中M17、M18、M31和M32构成两对共源共栅电流镜,为工作在亚阈值区的差分对管M13和M14提供电流偏置,M12工作于深线性区作长尾电阻;该运算放大器增益可表示为:AV=gm14×ROUT。
式中,gm14为M14的跨导,ROUT为运算放大器输出电阻值;
由亚阈值区的I-V特性可得:
由运算放大器相关知识可得:
式中,λn和λp分别为NMOS和PMOS的沟道调制系数;roi为Mi的漏源电阻;rout17为M17和M32组成的共源共栅电流镜的输出电阻;
则增益可进一步表示为:
其静态电流仅为纳安量级,该运放比普通一级运放拥有更低的功耗和更大的增益。
基准电压产生电路由M0、M1、M2、M3、M4、M5、M22、M23、M24、M25、M26、M27构成,其中M0、M1、M2为3.3V MOS管;M3、M4、M5均为1.8V MOS管。M22、M23、M24、M25、M26、M27构成共源共栅结构,从纳安基准电流产生电路中复制电流;利用1.8V MOS管和3.3V MOS管的栅源电压差,得到一个零温漂的参考电压;M0~M5管为温度补偿的核心电路,均工作在亚阈值区;M0、M1、M2的漏源电流分别为IP、2IP和3IP。
参考附图1,由电路连接关系可以得出输出基准电压Vref的表达式为:
Vref=VGS0-VGS3+VGS1-VGS4+VGS2-VGS5
利用工作MOS管在亚阈值区的I-V特性,可以进一步得到输出电压Vref的表达式为:
式中,tOX,i表示MOS管Mi的栅氧化层厚度,ΔVTH表示阈值电压之差。
阈值电压的表达式为:
VTH=VTH0-κT
式中,VTH0表示绝对温度为O K时的阈值电压值,κ为VTH的温度系数TC(κ=dVTH/dT),因此ΔVTH具有负温度系数;利用具有正温度系数的VT和具有负温度系数的ΔVTH相互调节,可以得到与温度无关的输出基准电压Vref;阈值电压进一步可以表示为:
式中,εSi表示硅衬底的相对电介质常数,NA为衬底掺杂浓度,ni为本征载流子浓度,Eg为带隙,ψB为费米能级势能与本征能级势能之差;
式中,Nc为导带的有效态状态密度,Nv为价带的有效态状态密度,
进而可以得出参考电压的温度系数TC:
令参考电压的温度系数为零,则可以确定MOS管的宽长比:
可以看出,通过对K3K4K5/K0K1K2仔细调整,可以获得温度系数为零的参考电压。
本发明涉及集成电路设计领域,具体涉及一种低功耗高性能亚阈值全CMOS无电阻基准电压源,主要解决现有技术电路功耗大、版图面积大、器件与标准CMOS基准电压源不匹配,性能有所欠佳的问题。主要由三部分构成:
(1)启动电路,在本发明优选实施例中,上述启动电路包括PMOS管M15、M16,以及电容C1;帮助基准源摆脱简并偏置点,进入正常工作状态。
(2)亚阈值运算放大器,利用共源共栅电流镜为运算放大器的差分对管提供电流偏置;利用工作在亚阈值区的差分对管,在保证低功耗的同时,提供更大的增益,提高电源电压抑制比,利用工作在深线性区的NMOS管,充当长尾电阻的作用。在本发明优选实施例中,上述亚阈值运算放大器包括PMOS管M17、M18、M31、M32和NMOS管M12、M13、M14。
(3)纳安基准电流产生电路,利用工作在亚阈值区MOS管的工作特性,产生纳安量级的基准电流,采用共源共栅电流镜,抑制电源噪声,采用工作在线性区的MOS管代替传统基准电压源中的电阻,为基准电压产生电路提供电流偏置。在本发明优选实施例中,上述纳安基准电流产生电路包括PMOS管M19、M20、M21、M28、M29、M30,NMOS管M6、M7、M8、M9、M10、M11。
(4)基准电压产生电路,采用1.8V MOS管和3.3V MOS管栅源电压差,通过相互调节,得到一个与温度无关的参考电压。
此结构未使用无源电阻、二极管或者三极管,与CMOS工艺兼容,大大减小了版图面积,降低了生产成本,功耗低,同时具有高电源抑制比,和低电压调整率;在SMIC 0.18-umCMOS工艺标准下,在Cadence Spectre仿真器下本基准电压源的电源电压抑制比在低频时为-58.2dB,在高频时为-42dB,在-30~125℃的温度范围内具有9.3ppm/℃的温度系数,在1.8V~3.3V电源电压范围内具有0.12%的电源电压调整率,其功耗为210nW,这些仿真结果验证了以上措施的有效性。
Claims (3)
1.一种亚阈值全CMOS基准电压源,其特征在于:包括启动电路、亚阈值运算放大器、纳安基准电流产生电路和基准电压产生电路;
启动电路,连接亚阈值运算放大器;在基准电压源开启时提供电流,帮助基准电压源摆脱简并偏置点,进入正常工作状态;所述的启动电路包括PMOS管M15、M16和电容C1;电容C1的下极板接地GND,电容C1的上极板与PMOS管M16的栅极、PMOS管M15的栅极和PMOS管M15的漏极相连接;PMOS管M15的源极和PMOS管M16的源极均接到电源VDD;PMOS管M16的漏极与亚阈值运算放大器中PMOS管M17的栅极和纳安基准电流产生电路中PMOS管M19的栅极相连接;
亚阈值运算放大器,分别连接到启动电路和纳安基准电流产生电路;利用共源共栅电流镜为运算放大器的差分对管提供电流偏置;利用工作在亚阈值区的差分对管,在保证低功耗的同时,提供更大的增益,提高电源电压抑制比;利用工作在深线性区的NMOS管,充当长尾电阻的作用;所述的亚阈值运算放大器包括PMOS管M17、M18、M31、M32和NMOS管M12、M13、M14;NMOS管M12的源极接地GND,NMOS管M12的栅极与纳安基准电流产生电路中NMOS管M7的栅极相连接,NMOS管M12的漏极与NMOS管M13的源极和NMOS管M14的源极相连接;NMOS管M13的栅极与纳安基准电流产生电路中NMOS管M8的栅极、NMOS管M8的漏极和NMOS管M9的栅极相连接,NMOS管M13的漏极与PMOS管M18的漏极相连接;NMOS管M14的栅极与纳安基准电流产生电路中NMOS管M9的漏极和NMOS管M11的源极相连接,NMOS管M14的漏极与PMOS管M17的栅极、PMOS管M17的漏极和PMOS管M18的栅极,以及启动电路中PMOS管M16的漏极和纳安基准电流产生电路中NMOS管M11的漏极相连接;PMOS管M18的源极和PMOS管M31的漏极相连接;PMOS管M17的源极与PMOS管M31的栅极、PMOS管M32的栅极、PMOS管M32的漏极,以及纳安基准电流产生电路中PMOS管M30的栅极相连接;PMOS管M31的源极和PMOS管M32的源极均连接到电源VDD;
纳安基准电流产生电路,分别连接亚阈值运算放大器和基准电压产生电路;利用工作在亚阈值区MOS管工作特性,产生纳安量级的基准电流;采用共源共栅电流镜,抑制电源噪声;采用工作在线性区的MOS管代替传统基准电流源中的电阻,为基准电压产生电路提供电流偏置;所述的纳安基准电流产生电路包括PMOS管M19、M20、M21、M28、M29、M30和NMOS管M6、M7、M8、M9、M10、M11;NMOS管M6的源极接地GND,NMOS管M6的栅极、NMOS管M6的漏极、NMOS管M7的栅极、PMOS管M21的漏极,以及亚阈值运算放大器中NMOS管M12的栅极相连接;NMOS管M7的源极接地GND,NMOS管M7的漏极和NMOS管M9的源极相连接;NMOS管M8的源极接地GND,NMOS管M8的栅极、NMOS管M8的漏极、NMOS管M9的栅极、NMOS管M10的源极,以及亚阈值运算放大器中NMOS管M13的栅极相连接;NMOS管M9的漏极、NMOS管M11的源极,以及亚阈值运算放大器中NMOS管M14的栅极相连接;NMOS管M10的栅极、NMOS管M10的漏极、NMOS管M11的栅极和PMOS管M20的漏极相连接;PMOS管M19的栅极、PMOS管M19的漏极、NMOS管M11的漏极、PMOS管M20的栅极、PMOS管M21的栅极,以及基准电压产生电路中PMOS管M22的栅极、PMOS管M23的栅极、PMOS管M24的栅极相连连接,并同时连接到亚阈值运算放大器中PMOS管M18的栅极、PMOS管M17的栅极和PMOS管M17的漏极;PMOS管M30的栅极、PMOS管M30的漏极、PMOS管M29的栅极、PMOS管M19的源极、PMOS管M28的栅极,以及基准电压产生电路中PMOS管M25的栅极、PMOS管M26的栅极、PMOS管M27的栅极相连接,并同时连接到亚阈值运算放大器中PMOS管M32的栅极、PMOS管M32的漏极、PMOS管M31的栅极和PMOS管M17的源极;PMOS管M20的源极和PMOS管M29的漏极相连接;PMOS管M21的源极与PMOS管M28的漏极相连接;PMOS管M28的源极、PMOS管M29的源极和PMOS管M30的源极均连接到电源VDD;
基准电压产生电路,连接纳安基准电流产生电路;采用2种具有不同标准电压的MOS管栅源电压差,通过相互调节,得到一个与温度无关的参考电压;所述的基准电压产生电路包括PMOS管M22、M23、M24、M25、M26、M27,NMOS管M0、M1、M2、M3、M4、M5和电容C0;电容C0的下极板接地GND,电容C0的上极板与NMOS管M0的漏极、NMOS管M3的源极,以及参考电压Vref输出端相连接;NMOS管M3的栅极、NMOS管M3的漏极、NMOS管M0的栅极和PMOS管M24的漏极相连接;NMOS管M0的源极、NMOS管M1的漏极和NMOS管M4的源极相连;NMOS管M4的栅极、NMOS管M4的漏极、NMOS管M1的栅极和PMOS管M23的漏极相连接;NMOS管M1的源极、NMOS管M2的漏极和NMOS管M5的源极相连接;NMOS管M5的栅极、NMOS管M5的漏极、NMOS管M2的栅极和PMOS管M22的漏极相连接;NMOS管M2的源极接地GND;PMOS管M24的源极和PMOS管M25的漏极相连接;PMOS管M23的源极和PMOS管M26的漏极相连接;PMOS管M22的源极和PMOS管M27的漏极相连接;PMOS管M22的栅极、PMOS管M23的栅极和PMOS管M24的栅极与纳安基准电流产生电路中PMOS管M19的栅极、PMOS管M20的栅极和PMOS管M21的栅极相连接;PMOS管M25的栅极、PMOS管M26的栅极和PMOS管M27的栅极与纳安基准电流产生电路中PMOS管M28的栅极、PMOS管M29的栅极和PMOS管M30的栅极相连接;PMOS管M25的源极、PMOS管M26的源极和PMOS管M27的源极均连接到电源VDD。
2.根据权利要求1所述的一种亚阈值全CMOS基准电压源,其特征在于:NMOS管M0、M1、M2均为同一种标准电压的NMOS管,NMOS管M3、M4、M5均为同一种标准电压的NMOS管,且NMOS管M0、M1、M2的标准电压与NMOS管M3、M4、M5的标准电压不同。
3.根据权利要求2所述的一种亚阈值全CMOS基准电压源,其特征在于:NMOS管M0、M1、M2均为标准电压是3.3V的NMOS管;NMOS管M3、M4、M5均为标准电压是1.8V的NMOS管。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510779707.1A CN105278606B (zh) | 2015-11-12 | 2015-11-12 | 一种亚阈值全cmos基准电压源 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510779707.1A CN105278606B (zh) | 2015-11-12 | 2015-11-12 | 一种亚阈值全cmos基准电压源 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105278606A CN105278606A (zh) | 2016-01-27 |
CN105278606B true CN105278606B (zh) | 2016-08-17 |
Family
ID=55147780
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510779707.1A Active CN105278606B (zh) | 2015-11-12 | 2015-11-12 | 一种亚阈值全cmos基准电压源 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105278606B (zh) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105974989B (zh) * | 2016-06-15 | 2017-10-24 | 中山大学 | 一种基于亚阈值的低功耗全cmos基准源电路 |
CN106537276B (zh) * | 2016-08-16 | 2018-02-13 | 深圳市汇顶科技股份有限公司 | 一种线性调整器 |
CN106843358B (zh) * | 2017-03-21 | 2018-02-16 | 桂林电子科技大学 | 一种高电源抑制比全cmos基准电压源 |
KR102347178B1 (ko) * | 2017-07-19 | 2022-01-04 | 삼성전자주식회사 | 기준 전압 회로를 포함하는 단말 장치 |
CN108469864A (zh) * | 2018-03-30 | 2018-08-31 | 李启同 | 一种低温度系数参考电压产生电路及电子装置 |
CN108469870A (zh) * | 2018-05-30 | 2018-08-31 | 丹阳恒芯电子有限公司 | 一种应用于物联网中的基准电路 |
CN108897365A (zh) * | 2018-08-27 | 2018-11-27 | 桂林电子科技大学 | 一种高精度电流模式基准电压源 |
CN109725675A (zh) * | 2018-12-27 | 2019-05-07 | 上海华力集成电路制造有限公司 | 共源共栅电流偏置结构及电流偏置电路和sub-bgr |
CN112000171A (zh) * | 2020-09-04 | 2020-11-27 | 中筑科技股份有限公司 | 一种应用于低功耗超声气体流量计的电压基准源电路 |
CN112650351B (zh) * | 2020-12-21 | 2022-06-24 | 北京中科芯蕊科技有限公司 | 一种亚阈值电压基准电路 |
CN113741615B (zh) * | 2021-09-30 | 2022-11-25 | 南方电网数字电网研究院有限公司 | 电压基准电路 |
CN114690831B (zh) * | 2022-03-21 | 2023-03-10 | 电子科技大学 | 一种电流自偏置的串联cmos带隙基准源 |
CN114967831B (zh) * | 2022-06-09 | 2023-06-02 | 深圳市聚芯影像有限公司 | 一种基准电流源集成电路 |
CN115357085B (zh) * | 2022-08-30 | 2023-08-08 | 广东工业大学 | 一种自偏置cmos电压基准源及确定线性灵敏度及电源抑制比的方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7301321B1 (en) * | 2006-09-06 | 2007-11-27 | Faraday Technology Corp. | Voltage reference circuit |
CN101470459A (zh) * | 2007-12-26 | 2009-07-01 | 中国科学院微电子研究所 | 低压低功耗的cmos电压基准参考电路 |
CN104950971A (zh) * | 2015-06-11 | 2015-09-30 | 中国人民解放军国防科学技术大学 | 一种低功耗亚阈值型cmos带隙基准电压电路 |
CN205139757U (zh) * | 2015-11-12 | 2016-04-06 | 桂林电子科技大学 | 一种亚阈值全cmos基准电压源 |
-
2015
- 2015-11-12 CN CN201510779707.1A patent/CN105278606B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7301321B1 (en) * | 2006-09-06 | 2007-11-27 | Faraday Technology Corp. | Voltage reference circuit |
CN101470459A (zh) * | 2007-12-26 | 2009-07-01 | 中国科学院微电子研究所 | 低压低功耗的cmos电压基准参考电路 |
CN104950971A (zh) * | 2015-06-11 | 2015-09-30 | 中国人民解放军国防科学技术大学 | 一种低功耗亚阈值型cmos带隙基准电压电路 |
CN205139757U (zh) * | 2015-11-12 | 2016-04-06 | 桂林电子科技大学 | 一种亚阈值全cmos基准电压源 |
Non-Patent Citations (1)
Title |
---|
亚阈值CMOS电压基准源的研究与设计;黎进军;《中国优秀硕士学位论文全文数据库信息科技辑》;20130515(第5期);第四章4.1和4.2部分 * |
Also Published As
Publication number | Publication date |
---|---|
CN105278606A (zh) | 2016-01-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105278606B (zh) | 一种亚阈值全cmos基准电压源 | |
CN106843358B (zh) | 一种高电源抑制比全cmos基准电压源 | |
CN106527572B (zh) | 一种低功耗低温漂cmos亚阈值基准电路 | |
CN205139757U (zh) | 一种亚阈值全cmos基准电压源 | |
CN104950971B (zh) | 一种低功耗亚阈值型cmos带隙基准电压电路 | |
CN106527559B (zh) | 一种低电压纳瓦量级全cmos电流模式基准电压源 | |
CN103529897B (zh) | 一种高电源抑制比的纯mos结构电压基准源 | |
CN107066015B (zh) | 一种全共栅共源基准电压源 | |
CN109725672A (zh) | 一种带隙基准电路及高阶温度补偿方法 | |
CN104111682B (zh) | 低功耗、低温度系数基准源电路 | |
CN103309391B (zh) | 高电源抑制比、低功耗基准电流及基准电压产生电路 | |
CN102541149B (zh) | 基准电源电路 | |
CN103309392B (zh) | 一种二阶温度补偿的无运放全cmos基准电压源 | |
CN105094207A (zh) | 消除体效应的带隙基准源 | |
CN205375264U (zh) | 一种无Bipolar晶体管的CMOS基准电压源 | |
CN107340796A (zh) | 一种无电阻式高精度低功耗基准源 | |
CN207051761U (zh) | 一种基于不同材质电阻的高精度基准电压源 | |
CN105468085A (zh) | 一种无Bipolar晶体管的CMOS基准电压源 | |
CN108897365A (zh) | 一种高精度电流模式基准电压源 | |
CN107992156A (zh) | 一种亚阈值低功耗无电阻式基准电路 | |
CN103399612B (zh) | 无电阻的带隙基准源 | |
CN107797601A (zh) | 一种低功耗亚阈值全mos管的基准电压源的设计 | |
CN206292654U (zh) | 一种低电压纳瓦量级全cmos电流模式基准电压源 | |
CN202041870U (zh) | 一种无电阻的带隙基准电压源 | |
CN206696736U (zh) | 一种全共栅共源基准电压源 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |