CN114967831B - 一种基准电流源集成电路 - Google Patents
一种基准电流源集成电路 Download PDFInfo
- Publication number
- CN114967831B CN114967831B CN202210653613.XA CN202210653613A CN114967831B CN 114967831 B CN114967831 B CN 114967831B CN 202210653613 A CN202210653613 A CN 202210653613A CN 114967831 B CN114967831 B CN 114967831B
- Authority
- CN
- China
- Prior art keywords
- current
- circuit
- electrically connected
- product processing
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Abstract
本发明涉及集成电路技术领域,并提供了一种基准电流源集成电路,包括双电流产生电路和基准电流输出电路,双电流产生电路包括相互连接的正比例电流产生电路和反比例电流产生电路,基准电流输出电路包括乘积处理电路和转换输出电路,正比例电流产生电路与乘积处理电路电连接,以将第一电流输送至乘积处理电路,反比例电流产生电路与乘积处理电路电连接,以将产生与其自身MOS管电子迁移率成反比的第二电流输送至所述乘积处理电路,乘积处理电路用于对第一电流和第二电流进行乘积处理;转换输出电路与乘积处理电路电连接;本发明可以有效消除工作环境温度变化对输出电流的影响,并一定程度的减小电源噪声及环境耦合噪声对电路系统的影响,以提高输出基准电流的精度。
Description
技术领域
本发明涉及集成电路技术领域,具体而言,涉及一种基准电流源集成电路。
背景技术
基准电流源集成电路可产生稳定的输出基准电流,以供集成电路系统中相关模块作为偏置电流或参考电流使用。基准电流源集成电路通常需要具有较好的温度稳定性,即在工作环境温度变化的情况下,其输出电流基本保持稳定不变。除了工作环境温度的变化,电源中的噪声及环境中耦合到电路中的噪声也会对输出的基准电流产生影响,使输出基准电流值偏离设定值。受工作环境温度及噪声影响较大的基准电流源集成电路通常不适用于高精度应用场合。
发明内容
本发明解决的问题是如何有效消除工作环境温度及噪声对基准电流源集成电路输出电流的影响,以提高输出基准电流的精度。
为解决上述问题,本发明提供一种基准电流源集成电路,包括双电流产生电路和基准电流输出电路,所述双电流产生电路包括相互连接的正比例电流产生电路和反比例电流产生电路,所述基准电流输出电路包括乘积处理电路和转换输出电路,所述正比例电流产生电路与所述乘积处理电路电连接,以将产生与其自身MOS管电子迁移率成正比的所述第一电流输送至所述乘积处理电路,所述反比例电流产生电路与所述乘积处理电路电连接,以将产生与其自身MOS管电子迁移率成反比的所述第二电流输送至所述乘积处理电路,所述乘积处理电路用于对属性相反的所述第一电流和所述第二电流进行乘积处理;所述转换输出电路与所述乘积处理电路电连接。
可选地,所述正比例电流产生电路包括第一电流镜电路和第一电流转换电路,所述第一电流镜电路与所述第一电流转换电路连接,以将所述第一电流镜电路的输入端产生的输入电流经过比例变换以形成第一偏置电流并传输至所述第一电流转换电路,所述第一电流转换电路用于将所述第一偏置电流转换为所述第一电流,所述乘积处理电路与所述第一电流转换电路电连接,以接收所述第一电流。
可选地,所述反比例电流产生电路包括自偏置电路和第二电流产生电路,所述自偏置电路的输入端与所述第一电流转换电路电连接,所述自偏置电路与所述第二电流产生电路的输入端电连接,以使所述第二电流产生电路产生所述第二电流,所述乘积处理电路与所述第二电流产生电路的输出端电连接,以接收所述第二电流。
可选地,述乘积处理电路包括正比例电流转换电路、反比例电流转换电路和合并电路,所述正比例电流转换电路的输入端与所述正比例电流产生电路电连接,以将所述第一电流转换为第三电流,所述反比例电流转换电路的输入端与所述反比例电流产生电路电连接,以将所述第二电流转换为第四电流;所述合并电路分别与所述正比例电流转换电路、所述反比例电流转换电路电连接,以将所述第三电流和所述第四电流进行合并,以获得乘积电流。
可选地,所述转换输出电路包括第一电流放大电路、正比例电流反相电路、第二电流放大电路和合并放大电路,所述第一电流放大电路和所述第二电流放大电路的输入端分别与所述合并电路电连接,以将所述合并电路输出的所述乘积电流先分流为第五电流和第六电流,再分别将所述第五电流和所述第六电流进行放大;所述正比例电流反相电路与所述第一电流放大电路电连接,以将放大后的第五电流进行反相并形成第一反相电流,所述合并放大电路与所述第二电流放大电路和所述正比例电流反相电路的输出端电连接,以将放大后的所述第六电流与所述第一反相电流先合并抑制再放大以输出基准电流。
可选地,所述转换输出电路还包括信号稳定电路,所述信号稳定电路与所述正比例电流反相电路和所述第二电流放大电路电连接。
可选地,所述合并放大电路包括噪音抑制电路和第三电流放大电路,所述噪音抑制电路与所述第二电流放大电路和所述正比例电流反相电路的输出端电连接,以将放大后的所述第六电流与所述第一反相电流进行合并抑制以获得抑制电流,所述第三电流放大电路与所述噪音抑制电路电连接,以将所述抑制电流进行放大并输出所述基准电流。
与现有技术相比,本发明中正比例电流产生电路可以产生与其自身MOS管电子迁移率成正比的所述第一电流,反比例电流产生电路可以产生与其自身MOS管电子迁移率成反比的所述第二电流,此时第一电流和第二电流的属性相反,通过所述正比例电流产生电路与所述乘积处理电路电连接,以及所述反比例电流产生电路与所述乘积处理电路电连接,从而通过乘积处理电路对接收到的属性相反的第一电流和第二电流进行乘积处理,其中,转换输出电路与乘积处理电路电连接,从而将乘积处理后的电流转换以输出基准电流,从而可以有效消除工作环境温度变化对输出电流的影响,并一定程度的减小电源噪声及环境耦合噪声以提高输出基准电流的精度。
附图说明
图1为本发明实施例中基准电流源集成电路的原理框图之一;
图2为本发明实施例中基准电流源集成电路的原理框图之二;
图3为本发明实施例中基准电流源集成电路的原理结构示意图;
图4为本发明实施例中双电流产生电路的原理结构示意图;
图5为本发明实施例中乘积处理电路的原理结构示意图;
图6为本发明实施例中转换输出电路的原理结构示意图。
附图标记说明:
1-双电流产生电路;11-正比例电流产生电路;12-反比例电流产生电路;2-基准电流输出电路;21-乘积处理电路;211-正比例电流转换电路;212-反比例电流转换电路;213-合并电路;22-转换输出电路;221-第一电流放大电路;222-正比例电流反相电路;223-第二电流放大电路;224-合并放大电路。
具体实施方式
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
需要说明的是,本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。
在本发明的描述中,需要说明的是,除非另有明确的规定和限定,术语“设置”、“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本发明中的具体含义。
在本说明书的描述中,参考术语“实施例”、“一个实施例”和“一个实施方式”等的描述意指结合该实施例或实施方式描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示实施方式中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或实施方式。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或实施方式以合适的方式结合。
为解决上述技术问题,结合图1所示,本发明实施例提供一种基准电流源集成电路,包括双电流产生电路1和基准电流输出电路2,所述双电流产生电路1包括相互连接的正比例电流产生电路11和反比例电流产生电路12,所述基准电流输出电路2包括乘积处理电路21和转换输出电路22,所述正比例电流产生电路11与所述乘积处理电路21电连接,以将产生与其自身MOS管电子迁移率成正比的所述第一电流输送至所述乘积处理电路21,所述反比例电流产生电路12与所述乘积处理电路21电连接,以将产生与其自身MOS管电子迁移率成反比的所述第二电流IN输送至所述乘积处理电路21,所述乘积处理电路21用于对属性相反的所述第一电流和所述第二电流进行乘积处理;所述转换输出电路22与所述乘积处理电路21电连接。
需要说明的是,正比例电流产生电路11用于产生与自身相关MOS管电子迁移率成正比的第一电流,此时第一电流用符号IP表示,乘积处理电路21可以接收到第一电流IP;反比例电流产生电路12用于产生与其自身MOS管电子迁移率成反比的所述第二电流,此时第二电流用符号IN表示,乘积处理电路21可以接收到第二电流IN,乘积处理电路21可以对第一电流IP和所述第二电流IN进行乘积处理,转换输出电路22与所述乘积处理电路21电连接,以将乘积后的电流进行转换以输出基准电流,从而可以有效消除电源噪声及环境耦合噪声对输出电流精度的影响,以提高输出基准电流的精度。
本实施例中正比例电流产生电路11可以产生与其自身MOS管电子迁移率成正比的所述第一电流,反比例电流产生电路12可以产生与其自身MOS管电子迁移率成反比的所述第二电流,此时第一电流和第二电流的属性相反,通过所述正比例电流产生电路11与所述乘积处理电路21的输入端电连接,以及所述反比例电流产生电路12与所述乘积处理电路21的输入端电连接,从而通过乘积处理电路21对接收到的属性相反的第一电流和第二电流进行乘积处理,其中,转换输出电路22与乘积处理电路21的输出端电连接,从而将乘积处理后的电流转换以输出基准电流,从而可以有效消除工作环境温度变化对输出电流的影响,并一定程度的减小电源噪声及环境耦合噪声以提高输出基准电流的精度。
在本发明的一个实施例中,所述正比例电流产生电路11包括第一电流镜电路和第一电流转换电路,所述第一电流镜电路与所述第一电流转换电路连接,以将所述第一电流镜电路的输入端产生的输入电流经过比例变换以形成第一偏置电流并传输至所述第一电流转换电路,所述第一电流转换电路用于将所述第一偏置电流转换为所述第一电流IP,所述乘积处理电路21与所述第一电流转换电路电连接,以接收所述第一电流IP。
需要说明的是,第一电流镜电路包括MOS管M1至M6、电阻R1和电容C1,第一电流转换电路包括MOS管M7至M12,其中,端口P1为输入端口,H1为输出端口,第一电流镜电路和第一电流转换电路中各元器件之间的具体连接关系见图3和图4所示;由于MOS管M2与M6是电流镜结构,在MOS管M2的漏源极支路产生输入电流,由于M2和M6是电流镜结构,从而对输入电流进行比例变换并将输入电流复制到M7的漏极,以为MOS管M7和M11提供第一偏置电流,通过对MOS管M1至M6以及电阻R1的参数设置,可使MOS管M7和M11工作于弱反型区。
MOS管M10的栅极接收可乘积处理电路21输出的反馈控制信号,以控制MOS管M11漏极的电压。所述第一电流转换电路与第一电流镜电路电连接,以将第一电流镜电路输出的第一偏置电流转换为所述第一电流IP,其中,MOS管M11漏源极所在电流支路产生第一电流IP,并通过MOS管M11的漏极输出。第一电流IP的电流值与MOS管M7和M11的电子迁移率的变化成正比。MOS管M8与M12的相关电路连接结构及参数设置可始终保持。
另外,MOS管M7源极电压与M8源极电压相等,进而提高第一电流IP的传输精度。电容C1为正比例电流产生电路11系统增加了一个高频度系统零点,有效提高了基准电流源集成电路运行的稳定性。MOS管M7和M11采用深N阱硅氧化物栅制造工艺,且为N沟道耗尽型MOS管。
在本发明的一个实施例中,所述反比例电流产生电路12包括自偏置电路和第二电流产生电路,所述自偏置电路的输入端与所述第一电流转换电路电连接,所述自偏置电路与所述第二电流产生电路的输入端电连接,以使所述第二电流产生电路产生所述第二电流IN,所述乘积处理电路21与所述第二电流产生电路的输出端电连接,以接收所述第二电流IN。
需要说明的是,自偏置电路包括MOS管M13、M15、M16、M18、M19、电阻R2,第二电流产生电路包括MOS管M14和M17,其中,自偏置电路和第二电流产生电路中各元器件之间的具体连接关系见图3和图4所示。
MOS管M13、M15、M16、M18、M19、电阻R2为MOS管M14和M17提供偏置工作条件,故通过所述自偏置电路的输入端与所述第一电流转换电路电连接,从而可以将输入电流转换为第二偏置电流;所述自偏置电路与所述第二电流产生电路的输入端电连接,以通过所述第二电流产生电路将第二偏置电流转换出所述第二电流,其中,第二电流用IN表示,偏置电路使第二电流产生电路中的MOS管M14和M17工作于深度线性区。且MOS管M13、M15、M16、M18、M19、电阻R2构成的相关电路连接结构具有自偏置特性,有效屏蔽了电源噪声对MOS管M14和M17工作状态的影响。
MOS管M17漏源极所在支路产生第二电流IN,并通过与MOS管M19相关的电流镜结构输出。第二电流IN的电流值与MOS管M14和M17的电子迁移率的变化成反比。通过乘积处理电路21与所述第二电流产生电路的输出端电连接,从而使得乘积处理电路21可以接收到所述第二电流IN。
在本发明的一个实施例中,结合图2所示,所述乘积处理电路21包括正比例电流转换电路211、反比例电流转换电路212和合并电路213,所述正比例电流转换电路211的输入端与所述正比例电流产生电路11电连接,以将所述第一电流IP转换为第三电流SP,所述反比例电流转换电路212的输入端与所述反比例电流产生电路12电连接,以将所述第二电流IN转换为第四电流SN;所述合并电路213分别与所述正比例电流转换电路211、所述反比例电流转换电路212电连接,以将所述第三电流SP和所述第四电流SN进行计算,并获得乘积电流。
需要说明的是,正比例电流转换电路211包括MOS管M20至M23,反比例电流转换电路212包括MOS管M24至M28,合并电路213包括MOS管M20、M21、M22、M24和M25。乘积处理电路21包括MOS管M20至M28;上述三个电路的具体连接关系见图3和图5。MOS管M20至M28的相关电路连接结构分别通过MOS管M22和M28接收第一电流IP和第二电流IN,并对电流IP和IN进行乘积处理。
第三电流用SP表示,第四电流用SN表示。所述正比例电流转换电路211的输入端与所述正比例电流产生电路11电连接,以将所述第一电流IP转换为第三电流SP;其中,第一电流IP被输入到MOS管M22的栅极,并被转化为第三电流SP。基于MOS管M20至M23的相关电路连接结构,第三电流SP的表达式为:
其中g7为MOS管M7的跨导,g11为MOS管M11的跨导,g22为MOS管M22的跨导,VDD为电源电压,Vt为热电压。
所述反比例电流转换电路212的输入端与所述反比例电流产生电路12电连接,以将所述第二电流IN转换为第四电流SN;其中,第二电流IN被输入到MOS管M28的栅极,并被转化为第四电流SN。基于MOS管M24至M28的相关电路连接结构,第四电流SN的表达式为:
其中g14为MOS管M14的跨导,g17为MOS管M17的跨导,g28为MOS管M28的跨导,g26为MOS管M26的跨导,g27为MOS管M27的跨导。
基于MOS管M20、M21、M24和M25的相关电路连接结构的传输,第三电流SP与第四电流SN在MOS管M23的漏极合并为乘积电流IU,乘积电流IU的表达式为:
由乘积电流IU的表达式可以看出,乘积电流IU表现为第三电流SP与第四电流SN的乘积。
由于第一电流IP与相关MOS管的电子迁移率变化成正比,而第二电流IN与相关MOS管的电子迁移率成反比,经MOS管转换后的第三电流SP与第四电流SN的具有相同性质。对第一电流IP与第二电流IN进行乘积处理,可有效消除温度变化对输出电流的影响,并一定程度的减小噪声对输出电流精度的影响。
在本发明的一个实施例中,结合图2所示,所述转换输出电路22包括第一电流放大电路221、正比例电流反相电路222、第二电流放大电路223和合并放大电路224,所述第一电流放大电路221和所述第二电流放大电路223的输入端分别与所述合并电路213电连接,以将所述合并电路213输出的所述乘积电流先分流为第五电流和第六电流,再分别将所述第五电流和所述第六电流进行放大;所述正比例电流反相电路222与所述第一电流放大电路221电连接,以将放大后的第五电流进行反相并形成第一反相电流,所述合并放大电路224与所述第二电流放大电路223和所述正比例电流反相电路222的输出端电连接,以将放大后的所述第六电流与所述第一反相电流先合并抑制再放大以输出基准电流。
需要说明的是,第一电流放大电路221包括MOS管M29、M30、M31、M34,正比例电流反相电路222包括MOS管M35、M36、M37、M38、M39,第二电流放大电路223包括MOS管M37、M40、M41、M42,合并放大电路224包括MOS管M38、M39、M45、M46、M47,上述四个电路中各元器件之间的连接关系见图3和图6。
MOS管M29至M44连接构成对称转换电路结构,通过MOS管M22漏极与M31、M42的栅极连接关系,接收第一电流IP与第二电流IN的乘积处理结果即乘积电流,其中,乘积电流用IU表示。
乘积电流IU在MOS管M31的栅极结点分流为第五电流I1和第六电流I2;I1输入到MOS管M31的栅极,I2输入到MOS管M42的栅极。所述第一电流放大电路221的输入端与所述合并电路213电连接,以将所述合并电路213输出的所述乘积电流分流为第五电流I1,其中,MOS管M29、M30、M31、M34连接构成的相关电路结构将第五电流I1放大并传输到MOS管M36漏源极所在支路。
第二电流放大电路223的输入端与所述合并电路213电连接,以将所述合并电路213输出的所述乘积电流分流为第六电流I2,其中,MOS管M37、M40、M41、M42连接构成的相关电路结构将第六电流I2放大并传输到MOS管M38漏源极所在支路。
所述正比例电流反相电路222与所述第一电流放大电路221电连接,以将放大后的第五电流进行反相并形成第一反相电流,其中,MOS管M35、M36、M37、M38、M39所在支路将放大后的第五电流I1进行反相以形成第一反相电流,并传输到MOS管M39的漏极结点。基于MOS管M32、M33、M35、M36、M38、M39、M43、M44的相关电路连接结构及参数设置,MOS管M36的漏极电压与MOS管M39的漏极电压在噪声干扰下保持稳定不变。
所述合并放大电路224与所述第二电流放大电路223和所述正比例电流反相电路222的输出端电连接,从而通过合并放大电路224对第二电流放大电路223放大后的第六电流I2与第一反相电流进行合并抑制,再放大以输出基准电流,其中,第六电流I2与第一反相电流在MOS管M39漏极结点合并,合并电流中电流噪声分量相互抵消,有效抑制了电源噪声及环境耦合噪声对输出电流的影响。
在本发明的一个实施例中,结合图6所示,所述转换输出电路22还包括信号稳定电路,所述信号稳定电路与所述正比例电流反相电路222和所述第二电流放大电路223电连接。
需要说明的是,信号稳定电路包括MOS管M31、M32、M35、M35、M43和M44;通过所述信号稳定电路与所述正比例电流反相电路222和所述第二电流放大电路223电连接,从而以便于信号稳定电路对正比例电流反相电路222和所述第二电流放大电路223中的MOS管电压在噪声干扰下保持稳定不变。
其中,基于MOS管M32、M33、M35、M36、M38、M39、M43、M44的相关电路连接结构及参数设置,MOS管M36的漏极电压与MOS管M39的漏极电压在噪声干扰下保持稳定不变。
在本发明的一个实施例中,所述合并放大电路224包括噪音抑制电路和第三电流放大电路,所述噪音抑制电路与所述第二电流放大电路223和所述正比例电流反相电路222的输出端电连接,以将放大后的所述第六电流与所述第一反相电流进行合并抑制以获得抑制电流,所述第三电流放大电路与所述噪音抑制电路电连接,以将所述抑制电流进行放大并输出所述基准电流。
需要说明的是,噪音抑制电路包括MOS管M38、M39,第三电流放大电路包括MOS管M45、M46和M47,所述噪音抑制电路与所述第二电流放大电路223和所述正比例电流反相电路222的具体连接关系以及所述第三电流放大电路与所述噪音抑制电路的具体连接关系见图6所示。
其中,MOS管M47通过栅极连接关系接收噪声抑制后的电流,该电流在此定义为抑制电流,经MOS管M45、M46、M47连接构成的第三电流放大电路放大后,由MOS管M47的源极输出。MOS管M47的源极输出电流为基准电流IREF。
虽然本公开披露如上,但本公开的保护范围并非仅限于此。本领域技术人员在不脱离本公开的精神和范围的前提下,可进行各种变更与修改,这些变更与修改均将落入本发明的保护范围。
Claims (1)
1.一种基准电流源集成电路,其特征在于,包括双电流产生电路和基准电流输出电路,所述双电流产生电路包括相互连接的正比例电流产生电路和反比例电流产生电路,所述基准电流输出电路包括乘积处理电路和转换输出电路,所述正比例电流产生电路与所述乘积处理电路电连接,以将产生与其自身MOS管电子迁移率成正比的第一电流输送至所述乘积处理电路,所述反比例电流产生电路与所述乘积处理电路电连接,以将产生与其自身MOS管电子迁移率成反比的第二电流输送至所述乘积处理电路,所述乘积处理电路用于对属性相反的所述第一电流和所述第二电流进行乘积处理;所述转换输出电路与所述乘积处理电路电连接;
所述正比例电流产生电路包括第一电流镜电路和第一电流转换电路,所述第一电流镜电路与所述第一电流转换电路连接,以将所述第一电流镜电路的输入端产生的输入电流经过比例变换以形成第一偏置电流并传输至所述第一电流转换电路,所述第一电流转换电路用于将所述第一偏置电流转换为所述第一电流,所述乘积处理电路与所述第一电流转换电路电连接,以接收所述第一电流;
第一电流镜电路包括MOS管M1至M6、电阻R1和电容C1,第一电流转换电路包括MOS管M7至M12;
所述反比例电流产生电路包括自偏置电路和第二电流产生电路,所述自偏置电路的输入端与所述第一电流转换电路电连接,所述自偏置电路与所述第二电流产生电路的输入端电连接,以使所述第二电流产生电路产生所述第二电流,所述乘积处理电路与所述第二电流产生电路的输出端电连接,以接收所述第二电流;
自偏置电路包括MOS管M13、M15、M16、M18、M19、电阻R2,第二电流产生电路包括MOS管M14和M17;
所述乘积处理电路包括正比例电流转换电路、反比例电流转换电路和合并电路,所述正比例电流转换电路的输入端与所述正比例电流产生电路电连接,以将所述第一电流转换为第三电流,所述反比例电流转换电路的输入端与所述反比例电流产生电路电连接,以将所述第二电流转换为第四电流;所述合并电路分别与所述正比例电流转换电路、所述反比例电流转换电路电连接,以将所述第三电流和所述第四电流进行合并,以获得乘积电流;
正比例电流转换电路211包括MOS管M20至M23,反比例电流转换电路212包括MOS管M24至M28,合并电路213包括MOS管M20、M21、M22、M24和M25;
所述转换输出电路包括第一电流放大电路、正比例电流反相电路、第二电流放大电路和合并放大电路,所述第一电流放大电路和所述第二电流放大电路的输入端分别与所述合并电路电连接,以将所述合并电路输出的所述乘积电流先分流为第五电流和第六电流,再分别将所述第五电流和所述第六电流进行放大;所述正比例电流反相电路与所述第一电流放大电路电连接,以将放大后的第五电流进行反相并形成第一反相电流,所述合并放大电路与所述第二电流放大电路和所述正比例电流反相电路的输出端电连接,以将放大后的所述第六电流与所述第一反相电流先合并抑制再放大以输出基准电流;
第一电流放大电路221包括MOS管M29、M30、M31、M34,正比例电流反相电路222包括MOS管M35、M36、M37、M38、M39,第二电流放大电路223包括MOS管M37、M40、M41、M42,合并放大电路224包括MOS管M38、M39、M45、M46、M47;
所述转换输出电路还包括信号稳定电路,所述信号稳定电路与所述正比例电流反相电路和所述第二电流放大电路电连接;
所述合并放大电路包括噪音抑制电路和第三电流放大电路,所述噪音抑制电路与所述第二电流放大电路和所述正比例电流反相电路的输出端电连接,以将放大后的所述第六电流与所述第一反相电流进行合并抑制以获得抑制电流,所述第三电流放大电路与所述噪音抑制电路电连接,以将所述抑制电流进行放大并输出所述基准电流。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210653613.XA CN114967831B (zh) | 2022-06-09 | 2022-06-09 | 一种基准电流源集成电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210653613.XA CN114967831B (zh) | 2022-06-09 | 2022-06-09 | 一种基准电流源集成电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114967831A CN114967831A (zh) | 2022-08-30 |
CN114967831B true CN114967831B (zh) | 2023-06-02 |
Family
ID=82960846
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210653613.XA Active CN114967831B (zh) | 2022-06-09 | 2022-06-09 | 一种基准电流源集成电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114967831B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11219224A (ja) * | 1998-02-03 | 1999-08-10 | Toshiba Corp | 基準電流生成装置 |
CN103853228A (zh) * | 2012-12-07 | 2014-06-11 | 上海华虹集成电路有限责任公司 | 基准电压产生电路 |
KR20180094390A (ko) * | 2017-02-15 | 2018-08-23 | 조선대학교산학협력단 | 밴드갭 전압 기준 회로 |
CN108874013A (zh) * | 2018-07-25 | 2018-11-23 | 南京微盟电子有限公司 | 一种对电源不敏感的零温漂电流源电路 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0183549B1 (ko) * | 1996-07-10 | 1999-04-15 | 정명식 | 온도 보상형 정전류원 회로 |
CN101458539B (zh) * | 2007-12-11 | 2011-02-02 | 上海华虹Nec电子有限公司 | 电流源电路及电流源的实现方法 |
CN101625575A (zh) * | 2009-07-24 | 2010-01-13 | 中国科学院微电子研究所 | 互补型cmos基准电压源 |
CN102681587A (zh) * | 2012-05-23 | 2012-09-19 | 天津大学 | 低温漂移基准电压和基准电流产生电路 |
CN105278606B (zh) * | 2015-11-12 | 2016-08-17 | 桂林电子科技大学 | 一种亚阈值全cmos基准电压源 |
CN207051761U (zh) * | 2017-07-25 | 2018-02-27 | 桂林电子科技大学 | 一种基于不同材质电阻的高精度基准电压源 |
CN107272804A (zh) * | 2017-07-25 | 2017-10-20 | 桂林电子科技大学 | 一种基于不同材质电阻的高精度基准电压源 |
-
2022
- 2022-06-09 CN CN202210653613.XA patent/CN114967831B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11219224A (ja) * | 1998-02-03 | 1999-08-10 | Toshiba Corp | 基準電流生成装置 |
CN103853228A (zh) * | 2012-12-07 | 2014-06-11 | 上海华虹集成电路有限责任公司 | 基准电压产生电路 |
KR20180094390A (ko) * | 2017-02-15 | 2018-08-23 | 조선대학교산학협력단 | 밴드갭 전압 기준 회로 |
CN108874013A (zh) * | 2018-07-25 | 2018-11-23 | 南京微盟电子有限公司 | 一种对电源不敏感的零温漂电流源电路 |
Also Published As
Publication number | Publication date |
---|---|
CN114967831A (zh) | 2022-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111162739B (zh) | 一种宽线性输入范围的跨导运算放大器 | |
CN107134983B (zh) | 一种运算放大器 | |
TWI457743B (zh) | 能帶隙參考電路及其雙輸出自我參考穩壓器 | |
CN204331532U (zh) | 带隙基准源电路及其基极电流补偿电路 | |
CN105141265A (zh) | 一种增益提升的运算跨导放大器 | |
CN104375553A (zh) | 带隙基准源电路及其基极电流补偿电路 | |
CN108710401B (zh) | 一种高精度大驱动电流的带隙基准电压源 | |
CN112994625B (zh) | 一种零温漂可变摆幅的运算放大器 | |
CN116700418A (zh) | 一种钳位电压精确可调电路 | |
CN114967831B (zh) | 一种基准电流源集成电路 | |
CN101800519A (zh) | 运算放大器及降低运算放大器的偏移电压的方法 | |
JP2007187559A (ja) | 温度検出回路 | |
CN206835052U (zh) | 一种运算放大器 | |
CN111897391B (zh) | 电流镜电路、偏置电路结构、集成电路、电子设备 | |
US5179354A (en) | Operational amplifier | |
CN114721459B (zh) | 一种多个mos管组成的高稳定性低功耗线性稳压集成电路 | |
CN110649903A (zh) | 高共模动态范围且pvt恒定的差分放大器 | |
CN113595513B (zh) | 一种利用反馈结构降低运算放大器失调电压的方法 | |
CN106026936A (zh) | 全差分运算放大器 | |
CN210405236U (zh) | 高共模动态范围且pvt恒定的差分放大器 | |
CN114094947A (zh) | 一种共源共栅放大器偏置方法、装置及偏置电路 | |
CN116846353A (zh) | 比较器电路 | |
CN114499416A (zh) | 运算放大器电路及芯片 | |
CN114924609B (zh) | 一种宽频带高稳定性稳压集成电路 | |
CN116436410B (zh) | 一种应用于电动汽车充放电控制系统的放大集成电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB03 | Change of inventor or designer information |
Inventor after: Li Shuaibing Inventor after: Li Ruifang Inventor after: Meng Qianlei Inventor before: Li Shuaibing Inventor before: Li Ruifang Inventor before: Meng Qian |
|
CB03 | Change of inventor or designer information | ||
GR01 | Patent grant | ||
GR01 | Patent grant |