CN114094947A - 一种共源共栅放大器偏置方法、装置及偏置电路 - Google Patents

一种共源共栅放大器偏置方法、装置及偏置电路 Download PDF

Info

Publication number
CN114094947A
CN114094947A CN202111187491.1A CN202111187491A CN114094947A CN 114094947 A CN114094947 A CN 114094947A CN 202111187491 A CN202111187491 A CN 202111187491A CN 114094947 A CN114094947 A CN 114094947A
Authority
CN
China
Prior art keywords
tube
cascode
drain
mos
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111187491.1A
Other languages
English (en)
Inventor
徐华超
胡胜发
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Ankai Microelectronics Co ltd
Original Assignee
Guangzhou Ankai Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Ankai Microelectronics Co ltd filed Critical Guangzhou Ankai Microelectronics Co ltd
Priority to CN202111187491.1A priority Critical patent/CN114094947A/zh
Publication of CN114094947A publication Critical patent/CN114094947A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45031—Indexing scheme relating to differential amplifiers the differential amplifier amplifying transistors are compositions of multiple transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45051—Two or more differential amplifiers cascade coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45284—Sensing the temperature dependence by a temperature dependant sensor, e.g. a resistor, a diode
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45306—Indexing scheme relating to differential amplifiers the common gate stage implemented as dif amp eventually for cascode dif amp

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种共源共栅放大器偏置方法、装置及偏置电路，其中偏置方法包括：获取共源共栅放大器中输入管的漏源电压对应的第一最低饱和漏源电压，以及共源共栅管的漏源电压对应的第二最低饱和漏源电压；根据第一最低饱和漏源电压、第二最低饱和漏源电压，设置共源共栅管的栅偏置电压，使输入管的漏源电压大于等于第一最低饱和漏源电压，以及共源共栅管的漏源电压大于等于第二最低饱和漏源电压。本发明根据第一最低饱和漏源电压和第二最低饱和漏源电压的值，设置共源共栅管的栅偏置电压，使输入管的漏源电压大于等于第一最低饱和漏源电压，以及共源共栅管的漏源电压大于等于第二最低饱和漏源电压，从而使得共源共栅放大器能够获得稳定的增益。

Description

一种共源共栅放大器偏置方法、装置及偏置电路
技术领域
本发明涉及电子电路技术领域，尤其是涉及一种共源共栅放大器偏置方法、装置及偏置电路。
背景技术
为了在不引入新的低频极点基础上增大运算放大器的低频增益，通常采用共源共栅放大器作为第一级放大器，第二级放大器采用电流源偏置的共源级放大器或者推挽结构。第一级的共源共栅放大器用来提供较大的增益，但是仅具备很小的电流驱动能力；第二级通常作为驱动级，其增益较小，但是驱动能力较大。共源共栅放大器由输入管、共源共栅管和共源共栅负载构成，输入管和共源共栅管称为共源共栅级，第二级放大器由增益管和负载管组成。第二级增益管的栅源电压为第一级输入管和共源共栅管的漏源电压之和。在目前的先进工艺下，为了保证速度，共源共栅放大器的核心器件的阈值电压较低，而且为了保证充足的驱动能力，第二级放大器中的增益管的过驱动电压设置得较小，因此第二级增益管的栅源电压较低。更坏的情况是，栅源电压随着温度增大而减小，因此高温下很难保证第一级的两个管子都有充足的漏源电压来使之工作于饱和区。一般来说优先确保第一级输入管工作于饱和区，再考虑共源共栅管的工作状态。为了保证高温时共源共栅管处于饱和区，现有的基于单二极管连接的MOS管结构的共源共栅放大器偏置方法采用以下两种方式：第一种方法是增大第二级增益管的栅源电压，但是对于固定的输出电流来说就需要减小其W/L，这不仅会降低运放的最大驱动能力，也会造成运放密勒补偿困难；第二种方法是降低第一级输入管的漏源电压，但是单管偏置结构共源共栅级的输入管的漏源电压随着温度增大而增大，降低高温下的漏源电压会造成低温下的漏源电压低于其对应的最低漏源饱和电压，从而导致低温下输入管处于线性区，无法稳定共源共栅放大器的增益。
发明内容
本发明提供了一种共源共栅放大器偏置方法、装置及偏置电路，以解决现有的共源共栅放大器偏置方法无法稳定共源共栅放大器的增益的技术问题。
本发明的一个实施例提供了一种共源共栅放大器偏置方法，包括：
获取共源共栅放大器中输入管的漏源电压对应的第一最低饱和漏源电压，以及共源共栅管的漏源电压对应的第二最低饱和漏源电压；
根据所述第一最低饱和漏源电压、所述第二最低饱和漏源电压，设置所述共源共栅管的栅偏置电压，使所述输入管的漏源电压大于等于所述第一最低饱和漏源电压，以及所述共源共栅管的漏源电压大于等于所述第二最低饱和漏源电压。
进一步的，所述设置所述共源共栅管的栅偏置电压，具体为：
将所述共源共栅放大器中，增益管的预设倍数的栅源电压与所述共源共栅管的栅极电压进行叠加得到叠加电压值，将所述叠加电压值作为所述共源共栅管的栅偏置电压。
进一步的，所述预设倍数为0.4-0.6。
进一步的，所述获取共源共栅放大器中输入管的漏源电压对应的第一最低饱和漏源电压，包括：
将所述输入管的栅源电压与所述输入管的阈值电压的差值作为所述第一最低饱和漏源电压；
所述获取共源共栅放大器中共源共栅管的漏源电压对应的第二最低饱和漏源电压，包括：
将所述共源共栅管的栅源电压与所述共源共栅管的阈值电压的差值作为所述第二最低饱和漏源电压。
进一步的，所述共源共栅放大器包括第一级放大器和第二级放大器，所述第一级放大器包括所述输入管和所述共源共栅管，所述第二级放大器包括所述增益管；所述输入管通过所述共源共栅管与所述增益管连接。
本发明的一个实施例提供了一种共源共栅放大器偏置装置，包括：
最低饱和漏源电压获取模块，用于获取共源共栅放大器中输入管的漏源电压对应的第一最低饱和漏源电压，以及共源共栅管的漏源电压对应的第二最低饱和漏源电压；
栅偏置电压设置模块，用于根据所述第一最低饱和漏源电压、所述第二最低饱和漏源电压，设置所述共源共栅管的栅偏置电压，使所述输入管的漏源电压大于等于所述第一最低饱和漏源电压，以及所述共源共栅管的漏源电压大于等于所述第二最低饱和漏源电压。
本发明的一个实施例提供了一种计算机可读存储介质，所述计算机可读存储介质包括存储的计算机程序，其中，在所述计算机程序运行时控制所述计算机可读存储介质所在设备执行如上述的共源共栅放大器偏置方法。
本发明的一个实施例提供了一种共源共栅放大器偏置电路，包括：
采样电路、移位电路和共源共栅放大电路；
所述采样电路与所述移位电路连接，所述移位电路与所述共源共栅放大电路连接；
所述采样电路用于采样得到所述共源共栅放大电路中增益管的栅源电压，将所述增益管的栅源电压进行镜像得到预设倍数的增益管的栅源电压；
所述移位电路用于将所述预设倍数的增益管的栅源电压与所述共源共栅管的栅源电压叠加后，作为所述共源共栅放大电路中共源共栅管的栅偏置电压，使所述输入管和所述共源共栅管的漏源电压均大于等于其对应的最低饱和漏源电压。
进一步的，所述采样电路包括第一MOS管、第二MOS管、第三MOS管、第四MOS管、第一电阻和第二电阻；
所述第一MOS管的栅漏短接后与所述第二MOS管的源端连接，所述第一MOS管源端接地；所述第二MOS管的栅漏短接后漏端与正电源电压Vdd连接，所述第二MOS管的栅端与所述第三MOS管短接；所述第三MOS管的漏端与栅漏短接的所述第四MOS管短接，所述第三MOS管的源端与所述第一电阻的上端短接；所述第四MOS管的源极与正电源电压连接，漏接短接的所述第四MOS管的栅端与所述移位电路连接；所述第一电阻的下端与所述第二电阻的上端和所述移位电路连接；所述第二电阻的下端与Vss连接；
所述共源共栅放大电路包括第五MOS管、第六MOS管和第七MOS管，所述第五MOS管的栅端为所述共源共栅放大电路的输入端，所述第五MOS管的漏端与所述第六MOS管的源端连接，所述第五MOS管的源端与Vss连接；所述第六MOS管的栅端与所述移位电路连接，且所述第六MOS管的栅端为共源共栅管栅端，所述第六MOS管的源端与所述第五MOS管的漏端连接，且所述第六MOS管的源端与所述第五MOS管的漏端之间的节点为共源共栅管源端节点，所述第六MOS管的漏端连接至所述第七MOS管的栅端，且所述第六MOS管的漏端为共源共栅级输出节点，所述第六MOS管的栅端为共源共栅管栅端；所述第七MOS管的漏端接所述共源共栅放大电路的输出端，所述第七MOS管的源端与Vss连接；
所述第五MOS管为输入管，所述第六MOS管为共源共栅管，所述第七MOS管为增益管，Vss为地或负电源电压。
进一步的，所述移位电路包括第八MOS管和第九MOS管，第八MOS管栅漏短接后分别与共源共栅放大电路和所述第九MOS管的漏端连接；所述第九MOS管的源端与正电源电压Vdd连接，所述第九MOS管的栅端与所述采样电路连接，所述第九MOS管的栅漏短接后漏端与所述第八MOS管栅漏短接后的漏端连接。
进一步的，所述共源共栅放大电路还包括第十MOS管、第十一MOS管和第十二MOS管；
所述第十MOS管的漏端与共源共栅级输出节点连接，所述第十MOS管的栅端与所述第二偏置电压输入端连接，所述第十MOS管的源端与所述第十一MOS管的漏端连接；所述第十一MOS管的源端与正电源电压连接，所述第十一MOS管的栅端与所述第一偏置电压输入端连接；所述第十二MOS管的栅端与所述所述第一偏置电压输入端连接，所述第十二MOS管的源端与正电源电压Vdd连接，所述第十二MOS管的漏端连接至共源共栅放大电路的输出端。
进一步的，所述第二电阻阻值为所述第一电阻阻值的0.5倍，所述第二MOS管的尺寸与所述第三MOS管的尺寸相同，所述第七MOS管的尺寸与所述第六MOS管的尺寸相同。
进一步的，所述采样电路包括第十三MOS管、第十四MOS管、第十五MOS管、第十六MOS管、第三电阻和第四电阻；所述第十三MOS管的栅漏短接后与所述第十四MOS管的源端连接，所述第十三MOS管的源端接地；所述第十四MOS管的栅漏短接后与输入偏置电流和所述第十五MOS管的栅端短接；所述第十五MOS管的漏端与栅漏短接的所述第十六MOS管短接，所述第十五MOS管的源端与所述第三电阻的下端短接；所述第十六MOS管的源端连接到Vss，所述第十六MOS管的栅漏短接后的栅端与移位电路连接；所述第三电阻的上端与所述第四电阻的下端与所述移位电路连接，所述第四电阻的上端与正电源电压Vdd连接；
所述共源共栅放大电路包括第十七MOS管、第十八MOS管和第十九MOS管，所述第十七MOS管的栅端为共源共栅放大器的输入端，所述第十七MOS管的源端接Vdd；所述第十七MOS管的漏端与所述第十八MOS管的源端连接，且所述第十七MOS管的漏端与所述第十八MOS管M2的源端之间的节点为共源共栅管源端节点，且所述第十八MOS管的漏端为共源共栅级输出节点；所述第十八MOS管的栅端与移位电路中的所述第十九MOS管的栅端连接，且所述第十八MOS管的栅端为共源共栅管栅端；所述第十九MOS管的漏端接Vout，所述第十九MOS管源端接Vdd；所述第十七MOS管为输入管，所述第十八MOS管为共源共栅管，所述第十九MOS管为增益管，Vss为地或负电源电压。
进一步的，所述移位电路包括第二十MOS管和第二十一MOS管，第二十MOS管的源端与所述第三电阻RA1的上端和所述第四电阻的下端短接，所述第二十MOS管栅漏短接后分别与共源共栅放大电路和MOS管的漏端连接；所述第二十一MOS管的栅端与所述采样电路连接，所述第二十一MOS管的源端接地，所述第二十一MOS管的漏端与栅漏短接的所述第二十MOS管短接。
进一步的，所述共源共栅放大电路还包括第二十二MOS管、第二十三MOS管和第二十四MOS管；
所述第二十二MOS管的漏端与共源共栅级输出节点连接，所述第二十二MOS管的栅端与所述第二偏置电压输入端连接，所述第二十二MOS管的源端与所述第二十三MOS管的漏端连接；所述第二十三MOS管的源端接Vss，所述第二十三MOS管的栅端与所述第一偏置电压输入端连接；所述第二十四MOS管的栅端与所述所述第一偏置电压输入端连接，所述第二十四MOS管的源端与Vss连接，所述第二十四MOS管的漏端连接至共源共栅放大电路的输出端。
进一步的，所述第四电阻阻值为所述第三电阻阻值的0.5倍，所述第十四MOS管的尺寸与所述第十五MOS管的尺寸相同，所述第二十一MOS管的尺寸与所述第十八MOS管的尺寸相同。
本发明实施例根据第一最低饱和漏源电压和第二最低饱和漏源电压的值，设置共源共栅管的栅偏置电压，使所述输入管的漏源电压大于等于所述第一最低饱和漏源电压，以及所述共源共栅管的漏源电压大于等于所述第二最低饱和漏源电压，从而使得共源共栅级的两个MOS管，输入管和共源共栅管在所有温度和工艺角下都处于饱和区，以使得共源共栅放大器获得稳定的增益。
附图说明
图1是本发明实施例提供的一种共源共栅放大器偏置方法的流程示意图；
图2是本发明实施例提供的N型共源共栅级的共源共栅两级放大器电路结构图；
图3是本发明实施例提供的P型共源共栅级的共源共栅两级放大器电路结构图；
图4是本发明实施例提供的增益管的栅源电压、输入管漏源电压、共源共栅管的漏源电压与温度关系的示意图；
图5是本发明实施例提供的一种共源共栅放大器偏置装置的结构示意图；
图6是本发明实施例提供的一种共源共栅放大器偏置电路的结构示意图；
图7是本发明实施例提供的一种共源共栅放大器偏置电路的另一结构示意图；
图8是本发明实施例提供的一种共源共栅放大器偏置电路的另一结构示意图；
图9是本发明实施例提供的一种单端输出轨至轨输出运算放大器的全晶体管电路的结构示意图；
图10是本发明实施例提供的一种单端输出轨至轨输出运算放大器的全晶体管电路的另一示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
需要说明的是，本发明实施例适用于共源共栅放大器中，包括两级放大器连接构成的共源共栅放大器，该共源共栅放大器可以包括第一级放大器和第二级放大器，第一级放大器包括输入管、共源共栅管和共源共栅负载，输入管和共源共栅管称为共源共栅级，第二级放大器包括增益管和负载管；输入管通过共源共栅管与增益管连接。
请参阅图1，本发明的一个实施例提供了一种共源共栅放大器偏置方法，包括：
S1、获取共源共栅放大器中输入管的漏源电压对应的第一最低饱和漏源电压，以及共源共栅管的漏源电压对应的第二最低饱和漏源电压；
在本发明实施例中，当输入管的漏源电压大于等于第一最低饱和漏源电压，以及共源共栅管的漏源电压大于等于第二最低饱和漏源电压时，能够确保输入管和共源共栅管的处于饱和区。
饱和漏源电压可以通过MOS管的栅源电压与阈值电压的差值计算得到，在实际应用场景中，饱和漏源电压随着工艺和温度的差异而波动，为了获取更准确的最低饱和漏源电压，在得到上述差值的基础上进行仿真，从而能够得到准确的饱和电源波动范围，进而能够准确得到最低饱和漏源电压的值。
S2、根据第一最低饱和漏源电压、第二最低饱和漏源电压，设置共源共栅管的栅偏置电压，使输入管的漏源电压大于等于第一最低饱和漏源电压，以及共源共栅管的漏源电压大于等于第二最低饱和漏源电压。
本发明实施例根据第一最低饱和漏源电压和第二最低饱和漏源电压的值，设置共源共栅管的栅偏置电压，使输入管的漏源电压大于等于第一最低饱和漏源电压，以及共源共栅管的漏源电压大于等于第二最低饱和漏源电压，从而使得共源共栅级的两个MOS管，输入管和共源共栅管在所有温度和工艺角下都处于饱和区，以提高共源共栅放大器的性能。
在一个实施例中，设置共源共栅管的栅偏置电压，具体为：
将共源共栅放大器中，增益管的预设倍数的栅源电压与共源共栅管的栅极电压进行叠加得到叠加电压值，将叠加电压值作为共源共栅管的栅偏置电压。
在本发明实施例中，将预设倍数的增益管的栅源电压与共源共栅管的栅极电压叠加后，作为共源共栅管的栅偏置电压，即得到共源共栅管的漏源电压为该预设倍数的增益管的栅源电压，根据共源共栅管、输入管和增益管的电压关系，能够得到输入管的漏源电压与增益管的栅源电压的电压关系，如在一种具体的实施方式中，输入管的漏源电压为(1-预设倍数)与增益管的栅源电压的乘积。由于MOS管的最低饱和漏源电压较小，在一种较佳实施方式中，预设倍数设置为0.5时，能够使得使输入管的漏源电压大于等于第一最低饱和漏源电压，以及共源共栅管的漏源电压大于等于第二最低饱和漏源电压。
在一个实施例中，预设倍数为0.4-0.6。
本发明实施例将预设倍数的增益管栅源电压叠加值共源共栅管的栅极电压作为共源共栅管的栅偏置电压，根据本发明实施例中共源共栅放大器的结构可知，输入管漏源电压与共源共栅管漏源电压的和等于增益管的栅源电压，即在通过上述方式设置了共源共栅的栅偏置电压后，使得共源共栅管的漏源电压等于预设倍数的增益管的栅源电压，根据共源共栅管、输入管和增益管之间的电压关系能够得到在设置共源共栅管的偏置电压后的输入管漏源电压与增益管栅源电压的关系。如在预设倍数为0.4时，共源共栅管的漏源电压为0.4倍的增益管的栅源电压，输入管的漏源电压为0.6倍的增益管的栅源电压；在预设倍数为0.5时，共源共栅管的漏源电压、输入管的漏源电压均为0.5倍的增益管的栅源电压；在预设倍数为0.6时，共源共栅管的漏源电压为0.6倍的增益管的栅源电压，输入管的漏源电压为0.4倍的增益管的栅源电压。由于最低饱和漏源定压为相对较小的值，本发明实施例的预设倍数为0.4-0.6的范围，在这数值范围内共源共栅管和输入管的漏源电压必定小于其对应的最低饱和漏源电压，即能够保证共源共栅管和输入管均处于饱和区。本发明实施例中预设倍数为0.4-0.6的数值范围为较佳的实施方式，在满足“使输入管的漏源电压大于等于第一最低饱和漏源电压，以及共源共栅管的漏源电压大于等于第二最低饱和漏源电压”这一条件的情况下，可以根据需要对预设倍数以0到1之间的数值进行调整。
在一个实施例中，获取共源共栅放大器中输入管的漏源电压对应的第一最低饱和漏源电压，包括：
将输入管的栅源电压与输入管的阈值电压的差值作为第一最低饱和漏源电压；
获取共源共栅放大器中共源共栅管的漏源电压对应的第二最低饱和漏源电压，包括：
将共源共栅管的栅源电压与共源共栅管的阈值电压的差值作为第二最低饱和漏源电压。
为了获取准确的最低饱和漏源电压，本发明实施例还可以进一步地通过仿真的方式确定饱和漏源电压的波动范围，以根据该波动范围得到准确的最低饱和漏源电压。
在一个实施例中，共源共栅放大器包括第一级放大器和第二级放大器，第一级放大器包括输入管和共源共栅管，第二级放大器包括增益管；输入管通过共源共栅管与增益管连接。
请参阅图2-3，为本发明实施例提供的两种共源共栅放大器的核心电路图，其中，图2为由NMOS输入的共源共栅放大器组成的两级放大器，图3为由P输入的共源共栅放大器组成的两级放大器，本发明实施例提供的一种共源共栅放大器偏置方法适用于上述两种共源共栅放大器中。
其中，在图2中，Vin为输入信号，Vout为输出信号，Vb1和Vb2为PMOS管的偏置电压。MOS管M0为共源共栅输入管，MOS管M2为共源共栅管，MOS管M3为第二级的输入管，又称为共源级输入管，A，B，C分别是共源共栅级输出节点、共源共栅管源端节点、共源共栅管栅端。为了获得较高的增益，一般要求共源共栅级的两个MOS管都处于饱和区，即MOS管M0和MOS管M2处于饱和区，此时从A点往地看的阻抗最大，即增益最大。需要注意的是，第一级放大器的输出节点A与第二级放大器的输入NMOS管M3的栅端直接连接，因此在特定的负载电流下，节点A的直流电平是确定的且由M3决定。为了保证MOS管M0与MOS管M2都处于饱和区，要求MOS管M0的漏源电压VDS0与MOS管M2的漏源电压VDS2都必须大于其对应的最低饱和漏源电压VDSAT0和VDSAT2，也即：
VDS0≥VDSAT0,VDS2≥VDSAT2
通常来说，在较大的宽长比W/L和较小的偏置电流下，VDSAT可以降低到低至100mV，但是在电路设计中，为了获得较好的鲁棒性，还是需要设置VDS比VDSAT大50mV以上。请参阅图2,，可知VDS0与VDS2的和为M3的栅源电压VGS3，也即：
VGS3＝VDS2+VDS0
同理，在图3中，为了保证MOS管M0与MOS管M2都处于饱和区，要求MOS管M0的漏源电压VDS0与MOS管M2的漏源电压VDS2都必须大于其对应的最低饱和漏源电压VDSAT0和VDSAT2，也即：VDS0≥VDSAT0,VDS2≥VDSAT2，且图3中VDS0与VDS2的和为M3的栅源电压VGS3，也即：
VGS3＝VDS2+VDS0
请参阅图4，在预设倍数设置为0.5时，上述三个电压与温度的关系示意图，其中横坐标为温度，纵坐标为电压。其中L1表示共源级输入管(增益管)的栅源电压VGS，其随着温度增大而减小，斜率较大；L2表示共源共栅输入管的漏源电压VDS，其值为0.5VGS，其也随着温度增大而减小，斜率是VGS的一半；同理L3表示共源共栅管的漏源电压VDS，其值也为0.5VGS，其也随着温度增大而减小，斜率是VGS的一半。从图3可以看出，在宽温范围内本发明实施例能够使得输入管和共源共栅管均处于饱和区，从而能够有效提高共源共栅放大器的性能。
实施本发明实施例，具有以下有益效果：
本发明实施例根据第一最低饱和漏源电压和第二最低饱和漏源电压的值，设置共源共栅管的栅偏置电压，使输入管的漏源电压大于等于第一最低饱和漏源电压，以及共源共栅管的漏源电压大于等于第二最低饱和漏源电压，从而使得共源共栅级的两个MOS管，输入管和共源共栅管在所有温度和工艺角下都处于饱和区，从而保证了共源共栅放大器的带宽和增益不会出现较大幅度衰减，提高了共源共栅放大器的性能。
基于与上述实施例相同的发明构思，本发明的一个实施例提供了如图5所示的一种共源共栅放大器偏置装置，包括：
最低饱和漏源电压获取模块10，用于获取共源共栅放大器中输入管的漏源电压对应的第一最低饱和漏源电压，以及共源共栅管的漏源电压对应的第二最低饱和漏源电压；
栅偏置电压设置模块20，用于根据第一最低饱和漏源电压、第二最低饱和漏源电压，设置共源共栅管的栅偏置电压，使输入管的漏源电压大于等于第一最低饱和漏源电压，以及共源共栅管的漏源电压大于等于第二最低饱和漏源电压。
在一个实施例中，栅偏置电压设置模块20，具体用于：
将共源共栅放大器中，增益管的预设倍数的栅源电压与共源共栅管的栅极电压进行叠加得到叠加电压值，将叠加电压值作为共源共栅管的栅偏置电压。
在一个实施例中，预设倍数为0.4-0.6。
在一个实施例中，获取共源共栅放大器中输入管的漏源电压对应的第一最低饱和漏源电压，包括：
将输入管的栅源电压与输入管的阈值电压的差值作为第一最低饱和漏源电压；
获取共源共栅放大器中共源共栅管的漏源电压对应的第二最低饱和漏源电压，包括：
将共源共栅管电压与共源共栅管的阈值电压的差值作为第二最低饱和漏源电压。
在一个实施例中，共源共栅放大器包括第一级放大器和第二级放大器，第一级放大器包括输入管和共源共栅管，第二级放大器包括增益管；输入管通过共源共栅管与增益管连接。
本发明的一个实施例提供了一种计算机可读存储介质，计算机可读存储介质包括存储的计算机程序，其中，在计算机程序运行时控制计算机可读存储介质所在设备执行如上述的共源共栅放大器偏置方法。
请参阅图6，本发明的一个实施例提供了一种共源共栅放大器偏置电路，包括：
采样电路101、移位电路102和共源共栅放大电路103；
采样电路101与移位电路102连接，移位电路102与共源共栅放大电路103连接；
采样电路101用于采样得到共源共栅放大电路103中增益管的栅源电压，将增益管的栅源电压进行镜像得到预设倍数的增益管的栅源电压；
在一中具体的实施方式中，在采样得到共源共栅放大电路103增益管的栅源电压后，还可以通过增益缓冲器将该电压缓冲，并通过电压分压来得到该电压的0.5倍。
移位电路102用于将预设倍数的增益管的栅源电压与共源共栅管的栅源电压叠加后，作为共源共栅放大电路103中共源共栅管的栅偏置电压，使输入管和共源共栅管的漏源电压均大于等于其对应的最低饱和漏源电压。
在本发明实施例中，为使得共源共栅管和输入管均工作与饱和区，通过将预设倍数的增益管的栅源电压与共源共栅管的栅源电压进行叠加后，作为共源共栅管的栅偏置电压，即得到共源共栅管的漏源电压为该预设倍数的增益管的栅源电压，输入管的漏源电压为(1-预设倍数)与增益管的栅源电压的乘积。由于MOS管的最低饱和漏源电压较小，在一种较佳实施方式中，预设倍数设置为0.5时，能够使得使输入管的漏源电压大于等于第一最低饱和漏源电压，以及共源共栅管的漏源电压大于等于第二最低饱和漏源电压，从而使得共源共栅管和输入管均工作在饱和区，进而使得共源共栅放大器能够获得稳定的增益。在满足“使输入管的漏源电压大于等于第一最低饱和漏源电压，以及共源共栅管的漏源电压大于等于第二最低饱和漏源电压”这一条件的情况下，可以根据需要对预设倍数以0到1之间的数值进行调整。
在一种具体的实施方式中，将输入管的栅源电压与输入管的阈值电压的差值作为其饱和漏源电压；将共源共栅管的栅源电压与共源共栅管的阈值电压的差值作为其对应的饱和漏源电压。为了获取准确的最低饱和漏源电压，本发明实施例还可以进一步地通过仿真的方式确定饱和漏源电压的波动范围，以得到准确的最低饱和漏源电压。
请参阅图7，在一个实施例中，采样电路101包括第一MOS管MA0、第二MOS管MA1、第三MOS管MA2、第四MOS管MA4、第一电阻RA1和第二电阻RA2；
第一MOS管MA0的栅漏短接后与第二MOS管MA1的源端连接，第一MOS管MA0的源端接地；第二MOS管MA1的栅漏短接后漏端与正电源电压Vdd连接，第二MOS管MA1的栅端与第三MOSMA2管短接；第三MOS管MA2的漏端与栅漏短接的第四MOS管MA4短接，第三MOS MA2管的源端与第一电阻RA1的上端短接；第四MOS管MA4的源极与正电源电压连接，漏接短接的第四MOS管MA4的栅端与移位电路102连接；第一电阻RA1的下端与第二电阻RA2的上端和移位电路102连接；第二电阻RA2的下端与Vss连接；
共源共栅放大电路103包括第五MOS管M0、第六MOS管M2和第七MOS管M3，第五MOS管M0的栅端为共源共栅放大电路103的输入端，第五MOS管M0的漏端与第六MOS管M2的源端连接，第五MOS管M0的源端与Vss连接；第六MOS管M2的栅端与移位电路102连接，且第六MOS管M2的栅端为共源共栅管栅端，第六MOS管M2的源端与第五MOS管的漏端连接，且第六MOS管M2的源端与第五MOS管M0的漏端之间的节点为共源共栅管源端节点，第六MOS管M2的漏端连接至第七MOS管M3的栅端，且第六MOS管M2的漏端为共源共栅级输出节点，第六MOS管M2的栅端为共源共栅管栅端；第七MOS管M3的漏端接共源共栅放大电路103的输出端，第七MOS管M3的源端与Vss连接；
第五MOS管M0为输入管，第六MOS管M2为共源共栅管，第七MOS管M3为增益管，Vss为地或负电源电压。
在本发明实施例中，A，B，C分别是共源共栅级输出节点、共源共栅管源端节点、共源共栅管栅端，MOS管MA0～MA3，M0及M2～M3为NMOS管；MOS管MA4～MA5，M4～M6为PMOS管。
请继续参阅图7，在一个实施例中，移位电路102包括第八MOS管MA3和第九MOS管MA5，第八MOS管MA3栅漏短接后分别与共源共栅放大电路103和第九MOS管MA5的漏端连接；第九MOS管MA5的源端与正电源电压Vdd连接，第九MOS管MA5的栅端与采样电路101连接，第九MOS管MA5的栅漏短接后漏端与第八MOS管MA3栅漏短接后的漏端连接。
请继续参阅图7，共源共栅放大电路103还包括第十MOS管M4、第十一MOS管M5和第十二MOS管M6；
第十MOS管M4的漏端与共源共栅级输出节点连接，第十MOS管M4的栅端与第二偏置电压输入端Vb2连接，第十MOS管M4的源端与第十一MOS管M5的漏端连接；第十一MOS管M5的源端与正电源电压连接，第十一MOS管M5的栅端与第一偏置电压输入端Vb1连接；第十二MOS管M6的栅端与第一偏置电压输入端Vb1连接，第十二MOS管M6的源端与正电源电压Vdd连接，第十二MOS管M6的漏端连接至共源共栅放大电路103的输出端。
在一个实施例中，第二电阻RA2阻值为第一电阻RA1阻值的0.5倍，第二MOS管MA1的尺寸与第三MOS管MA2的尺寸相同，第八MOS管MA3的尺寸与第六MOS管M2的尺寸相同。
在图7所示的实施例中，通过调节偏置电流Ib可以令第一MOS管MA0的栅电压等于第七MOS管M3的栅电压VGS3，且第二MOS管MA1与第三MOS管MA2尺寸相同，设定电流相同，故第一电阻RA1的上端节点电压也为VGS3。该电压流过第一电阻RA1与第二电阻RA2并产生电流，该电流通过第十MOS管MA4和第十一MOS管MA5进行镜像并回流到第二电阻RA2上，通过设定第二电阻RA2＝0.5第一电阻RA1。第二电阻RA2上流过的电流是第一电阻RA1上的电流的两倍，因此第一电阻RA1上的电压等于第二电阻RA2上的电压，因此可以得到第八MOS管MA3的源端电压等于0.5VGS3。通过设定第八MOS管MA3的尺寸与第六MOS管M2的尺寸基本相同，电流也设定为基本相同，因此第八MOS管MA3的栅源电压与第六MOS管M2的栅源电压基本相等，第六MOS管M2的栅端也即是端点C的电压为0.5VGS3+VGSA3＝0.5VGS3+VGS2，其中VGSA3为第八MOS管MA3的栅源电压，VGS2为第六MOS管M2的栅源电压。因此可以得到端点B的电压为0.5VGS3+VGS2-VGS2＝0.5VGS3，从而实现通过设置共源共栅管的栅偏置电压，使输入管的漏源电压大于等于第一最低饱和漏源电压，以及共源共栅管的漏源电压大于等于第二最低饱和漏源电压，以保证输入管和共源共栅管均工作在饱和区。
请参阅图8，在一个实施例中，采样电路101包括第十三MOS管MA0、第十四MOS管MA1、第十五MOS管MA2、第十六MOS管MA4、第三电阻RA1和第四电阻RA2；第十三MOS管MA0的栅漏短接后与第十四MOS管MA1的源端连接，第十三MOS管MA0的源端接地；第十四MOS管MA1的栅漏短接后与输入偏置电流和第十五MOS管MA2的栅端短接；第十五MOS管MA2的漏端与栅漏短接的第十六MOS管MA4短接，第十五MOS管MA2的源端与第三电阻RA1的下端短接；第十六MOS管MA4的源端连接到Vss，第十六MOS管MA4的栅漏短接后的栅端与移位电路102连接；第三电阻RA1的上端与第四电阻RA2的下端与移位电路102连接，第四电阻RA2的上端与正电源电压Vdd连接；
共源共栅放大电路103包括第十七MOS管M0、第十八MOS管M2和第十九MOS管M3，第十七MOS管M0的栅端为共源共栅放大器的输入端，第十七MOS管M0的源端接Vdd；第十七MOS管M0的漏端与第十八MOS管M2的源端连接，且第十七MOS管M0的漏端与第十八MOS管M2的源端之间的节点为共源共栅管源端节点，且第十八MOS管M2的漏端为共源共栅级输出节点；第十八MOS管M2的栅端与移位电路102中的第十九MOS管M3的栅端连接，且第十八MOS管M2的栅端为共源共栅管栅端；第十九MOS管M3的漏端接Vout，第十九MOS管M3源端接Vdd；第十七MOS管M0为输入管，第十八MOS管M2为共源共栅管，第十九MOS管M3为增益管，Vss为地或负电源电压。
在本发明实施例中，A，B，C分别是共源共栅级输出节点、共源共栅管源端节点、共源共栅管栅端；MOS管MA0～MA3，M0及M2～M3为PMOS管；MOS管MA4～MA5，M4～M6为NMOS管。
请继续参阅图8，在一个实施例中，移位电路102包括第二十MOS管MA3和第二十一MOS管MA5，第二十MOS管MA3的源端与第三电阻RA1的上端和第四电阻RA2的下端短接，第二十MOS管MA3栅漏短接后分别与共源共栅放大电路103和第二十一MOS管MA5的漏端连接；第二十一MOS管MA5的栅端与采样电路101连接，第二十一MOS管MA5的源端接地，第二十一MOS管MA5的漏端与栅漏短接的第二十MOS管MA3短接。
请继续参阅图8，在一个实施例中，共源共栅放大电路103还包括第二十二MOS管M4、第二十三MOS管M5和第二十四MOS管M6；
第二十二MOS管M4的漏端与共源共栅级输出节点连接，第二十二MOS管M4的栅端与第二偏置电压输入端Vb2连接，第二十二MOS管M4的源端与第二十三MOS管M5的漏端连接；第二十三MOS管M5的源端接Vss，第二十三MOS管M5的栅端与第一偏置电压输入端Vb1连接；第二十四MOS管M6的栅端与第一偏置电压输入端Vb1连接，第二十四MOS管M6的源端与Vss连接，第二十四MOS管M6的漏端连接至共源共栅放大电路103的输出端。
在一个实施例中，第四电阻RA2阻值为第三电阻RA1阻值的0.5倍，第十四MOS管MA1的尺寸与第十五MOS管MA2的尺寸相同，第二十MOS管MA3的尺寸与第十八MOS管M2的尺寸相同。
在图7所示的实施例中，通过调节偏置电流Ib可以令第十三MOS管MA0的栅电压等于第十九MOS管M3的栅电压Vdd-VGS3，第二MOS管MA1与第三MOS管MA2尺寸相同，设定电流相同，电阻RA1的下端节点电压为Vdd-VGS3。Vdd与该电压的电压差流过第三电阻RA1与第四电阻RA2并产生电流，该电流通过第十六MOS管MA4和第二十一MOS管MA5进行镜像并回流到第四电阻RA2上，设定RA2＝0.5RA1。第四电阻RA2上流过的电流是第三RA1上的电流的两倍，因此得到第三RA1上的电压等于第四电阻RA2上的电压，因此可以得到第二十MOS管MA3的源电压等于Vdd-0.5VGS3。设定第二十MOS管MA3的尺寸与第十七MOS管M2的尺寸基本相同，电流也设定为基本相同，因此第二十MOS管MA3的栅源电压与第十八MOS管M2的栅源电压基本相等，第十八MOS管M2的栅端也即是端点C的电压为Vdd-0.5VGS3-VGSA3＝Vdd-0.5VGS3-VGS2，其中VGSA3为第二十MOS管MA3的栅源电压，VGS2为第十八MOS管M2的栅源电压。因此可以得到端点B的电压为Vdd-0.5VGS3-VGS2+VGS2＝Vdd-0.5VGS3，也即是第十七MOSM0的漏源电压为0.5VGS3，从而实现通过设置共源共栅管的栅偏置电压，使输入管的漏源电压大于等于第一最低饱和漏源电压，以及共源共栅管的漏源电压大于等于第二最低饱和漏源电压，以保证输入管和共源共栅管均工作在饱和区。
在一个实施例中，请参阅图9，为采用上述图8-9的偏置电路的NMOS管输入差分对的折叠共源共栅第一级放大器和共源级第二级放大器构成的二级单端轨至轨输出运算放大器。其中，MOS管M2～M5，M10～M13分别为P型和N型共源共栅级，MOS管M8和M9为第二级推挽输出放大器。该电路可以保证MOS管M10～M13的漏源电压都为M9的栅源电压的一半且M2～M5的漏源电压都为MOS管M8的栅源电压的一半。
在一个实施例中，请参阅图10，为采用了采用上述图8-9的偏置电路的PMOS输入差分对的折叠共源共栅第一级放大器和共源级第二级放大器构成的二级单端轨至轨输出运算放大器。其中，MOS管M2～M5，M10～M13分别为P型和N型共源共栅级，MOS管M8和M9为第二级推挽输出放大器。该电路可以保证MOS管M10～M13的漏源电压都为MOS管M9的栅源电压的一半，且MOS管M2～M5的漏源电压都为MOS管M8的栅源电压的一半。
实施本发明实施例，具有以下有益效果：
本发明实施例通过采样电路101对共源共栅级输出端所驱动的第二集放大器的增益管的栅源电压进行采样，并将该电压进行镜像得到预设倍数的该电压值，将镜像后的电压值与共源共栅管的栅源电压相等的电压作为共源共栅管的栅偏置电压，使得共源共栅管和共源共栅输入管的漏源电压均为第二级放大器的输入增益管栅源电压的某个倍数，且共源共栅管和共源共栅输入管的漏源电压均大于等于其对应的最低饱和漏源电压，进而能够保证共源共栅放大器中的共源共栅管和共源共栅输入管在所有温度以及工艺角下均能够动态保持工作在饱和区，保证共源共栅放大器的性能。
进一步的，本发明实施例电路结构简单，且消耗的面积相对较小，能够大规模应用于当前的先进工艺以及低电源电压的SoC设计中。
以上是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。

Claims (16)

1.一种共源共栅放大器偏置方法，其特征在于，包括：
获取共源共栅放大器中输入管的漏源电压对应的第一最低饱和漏源电压，以及共源共栅管的漏源电压对应的第二最低饱和漏源电压；
根据所述第一最低饱和漏源电压、所述第二最低饱和漏源电压，设置所述共源共栅管的栅偏置电压，使所述输入管的漏源电压大于等于所述第一最低饱和漏源电压，以及所述共源共栅管的漏源电压大于等于所述第二最低饱和漏源电压。
2.如权利要求1所述的共源共栅放大器偏置方法，其特征在于，所述设置所述共源共栅管的栅偏置电压，具体为：
将所述共源共栅放大器中，增益管的预设倍数的栅源电压与所述共源共栅管的栅极电压进行叠加得到叠加电压值，将所述叠加电压值作为所述共源共栅管的栅偏置电压。
3.如权利要求2所述的共源共栅放大器偏置方法，其特征在于，所述预设倍数为0.4-0.6。
4.如权利要求1所述的共源共栅放大器偏置方法，其特征在于，所述获取共源共栅放大器中输入管的漏源电压对应的第一最低饱和漏源电压，包括：
将所述输入管的栅源电压与所述输入管的阈值电压的差值作为所述第一最低饱和漏源电压；
所述获取共源共栅放大器中共源共栅管的漏源电压对应的第二最低饱和漏源电压，包括：
将所述共源共栅管的栅源电压与所述共源共栅管的阈值电压的差值作为所述第二最低饱和漏源电压。
5.如权利要求1所述的共源共栅放大器偏置方法，其特征在于，所述共源共栅放大器包括第一级放大器和第二级放大器，所述第一级放大器包括所述输入管和所述共源共栅管，所述第二级放大器包括所述增益管；所述输入管通过所述共源共栅管与所述增益管连接。
6.一种共源共栅放大器偏置装置，其特征在于，包括：
最低饱和漏源电压获取模块，用于获取共源共栅放大器中输入管的漏源电压对应的第一最低饱和漏源电压，以及共源共栅管的漏源电压对应的第二最低饱和漏源电压；
栅偏置电压设置模块，用于根据所述第一最低饱和漏源电压、所述第二最低饱和漏源电压，设置所述共源共栅管的栅偏置电压，使所述输入管的漏源电压大于等于所述第一最低饱和漏源电压，以及所述共源共栅管的漏源电压大于等于所述第二最低饱和漏源电压。
7.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质包括存储的计算机程序，其中，在所述计算机程序运行时控制所述计算机可读存储介质所在设备执行如权利要求1至5中任意一项所述的共源共栅放大器偏置方法。
8.一种共源共栅放大器偏置电路，其特征在于，包括：
采样电路、移位电路和共源共栅放大电路；
所述采样电路与所述移位电路连接，所述移位电路与所述共源共栅放大电路连接；
所述采样电路用于采样得到所述共源共栅放大电路中增益管的栅源电压，将所述增益管的栅源电压进行镜像得到预设倍数的增益管的栅源电压；
所述移位电路用于将所述预设倍数的增益管的栅源电压与所述共源共栅管的栅源电压叠加后，作为所述共源共栅放大电路中共源共栅管的栅偏置电压，使所述输入管和所述共源共栅管的漏源电压均大于等于其对应的最低饱和漏源电压。
9.如权利要求8所述的共源共栅放大器偏置电路，其特征在于，所述采样电路包括第一MOS管、第二MOS管、第三MOS管、第四MOS管、第一电阻和第二电阻；
所述第一MOS管的栅漏短接后与所述第二MOS管的源端连接，所述第一MOS管源端接地；所述第二MOS管的栅漏短接后漏端与正电源电压Vdd连接，所述第二MOS管的栅端与所述第三MOS管短接；所述第三MOS管的漏端与栅漏短接的所述第四MOS管短接，所述第三MOS管的源端与所述第一电阻的上端短接；所述第四MOS管的源极与正电源电压连接，漏接短接的所述第四MOS管的栅端与所述移位电路连接；所述第一电阻的下端与所述第二电阻的上端和所述移位电路连接；所述第二电阻的下端与Vss连接；
所述共源共栅放大电路包括第五MOS管、第六MOS管和第七MOS管，所述第五MOS管的栅端为所述共源共栅放大电路的输入端，所述第五MOS管的漏端与所述第六MOS管的源端连接，所述第五MOS管的源端与Vss连接；所述第六MOS管的栅端与所述移位电路连接，且所述第六MOS管的栅端为共源共栅管栅端，所述第六MOS管的源端与所述第五MOS管的漏端连接，且所述第六MOS管的源端与所述第五MOS管的漏端之间的节点为共源共栅管源端节点，所述第六MOS管的漏端连接至所述第七MOS管的栅端，且所述第六MOS管的漏端为共源共栅级输出节点，所述第六MOS管的栅端为共源共栅管栅端；所述第七MOS管的漏端接所述共源共栅放大电路的输出端，所述第七MOS管的源端与Vss连接；
所述第五MOS管为输入管，所述第六MOS管为共源共栅管，所述第七MOS管为增益管，Vss为地或负电源电压。
10.如权利要求8所述的共源共栅放大器偏置电路，其特征在于，所述移位电路包括第八MOS管和第九MOS管，第八MOS管栅漏短接后分别与共源共栅放大电路和所述第九MOS管的漏端连接；所述第九MOS管的源端与正电源电压Vdd连接，所述第九MOS管的栅端与所述采样电路连接，所述第九MOS管的栅漏短接后漏端与所述第八MOS管栅漏短接后的漏端连接。
11.如权利要求8所述的共源共栅放大器偏置电路,其特征在于，所述共源共栅放大电路还包括第十MOS管、第十一MOS管和第十二MOS管；
所述第十MOS管的漏端与共源共栅级输出节点连接，所述第十MOS管的栅端与所述第二偏置电压输入端连接，所述第十MOS管的源端与所述第十一MOS管的漏端连接；所述第十一MOS管的源端与正电源电压连接，所述第十一MOS管的栅端与所述第一偏置电压输入端连接；所述第十二MOS管的栅端与所述所述第一偏置电压输入端连接，所述第十二MOS管的源端与正电源电压Vdd连接，所述第十二MOS管的漏端连接至共源共栅放大电路的输出端。
12.如权利要求8-11任意一项所述的共源共栅放大器偏置电路，其特征在于，所述第二电阻阻值为所述第一电阻阻值的0.5倍，所述第二MOS管的尺寸与所述第三MOS管的尺寸相同，所述第八MOS管的尺寸与所述第六MOS管的尺寸相同。
13.如权利要求8所述的共源共栅放大器偏置电路，其特征在于，所述采样电路包括第十三MOS管、第十四MOS管、第十五MOS管、第十六MOS管、第三电阻和第四电阻；所述第十三MOS管的栅漏短接后与所述第十四MOS管的源端连接，所述第十三MOS管的源端接地；所述第十四MOS管的栅漏短接后与输入偏置电流和所述第十五MOS管的栅端短接；所述第十五MOS管的漏端与栅漏短接的所述第十六MOS管短接，所述第十五MOS管的源端与所述第三电阻的下端短接；所述第十六MOS管的源端连接到Vss，所述第十六MOS管的栅漏短接后的栅端与移位电路连接；所述第三电阻的上端与所述第四电阻的下端与所述移位电路连接，所述第四电阻的上端与正电源电压Vdd连接；
所述共源共栅放大电路包括第十七MOS管、第十八MOS管和第十九MOS管，所述第十七MOS管的栅端为共源共栅放大器的输入端，所述第十七MOS管的源端接Vdd；所述第十七MOS管的漏端与所述第十八MOS管的源端连接，且所述第十七MOS管的漏端与所述第十八MOS管M2的源端之间的节点为共源共栅管源端节点，且所述第十八MOS管的漏端为共源共栅级输出节点；所述第十八MOS管的栅端与移位电路中的所述第十九MOS管的栅端连接，且所述第十八MOS管的栅端为共源共栅管栅端；所述第十九MOS管的漏端接Vout，所述第十九MOS管源端接Vdd；所述第十七MOS管为输入管，所述第十八MOS管为共源共栅管，所述第十九MOS管为增益管，Vss为地或负电源电压。
14.如权利要求8所述的共源共栅放大器偏置电路，其特征在于，所述移位电路包括第二十MOS管和第二十一MOS管，第二十MOS管的源端与所述第三电阻RA1的上端和所述第四电阻的下端短接，所述第二十MOS管栅漏短接后分别与共源共栅放大电路和MOS管的漏端连接；所述第二十一MOS管的栅端与所述采样电路连接，所述第二十一MOS管的源端接地，所述第二十一MOS管的漏端与栅漏短接的所述第二十MOS管短接。
15.如权利要求8所述的共源共栅放大器偏置电路,其特征在于，所述共源共栅放大电路还包括第二十二MOS管、第二十三MOS管和第二十四MOS管；
所述第二十二MOS管的漏端与共源共栅级输出节点连接，所述第二十二MOS管的栅端与所述第二偏置电压输入端连接，所述第二十二MOS管的源端与所述第二十三MOS管的漏端连接；所述第二十三MOS管的源端接Vss，所述第二十三MOS管的栅端与所述第一偏置电压输入端连接；所述第二十四MOS管的栅端与所述所述第一偏置电压输入端连接，所述第二十四MOS管的源端与Vss连接，所述第二十四MOS管的漏端连接至共源共栅放大电路的输出端。
16.如权利要求13-15任意一项所述的共源共栅放大器偏置电路,其特征在于，所述第四电阻阻值为所述第三电阻阻值的0.5倍，所述第十四MOS管的尺寸与所述第十五MOS管的尺寸相同，所述第二十MOS管的尺寸与所述第十八MOS管的尺寸相同。
CN202111187491.1A 2021-10-12 2021-10-12 一种共源共栅放大器偏置方法、装置及偏置电路 Pending CN114094947A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111187491.1A CN114094947A (zh) 2021-10-12 2021-10-12 一种共源共栅放大器偏置方法、装置及偏置电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111187491.1A CN114094947A (zh) 2021-10-12 2021-10-12 一种共源共栅放大器偏置方法、装置及偏置电路

Publications (1)

Publication Number Publication Date
CN114094947A true CN114094947A (zh) 2022-02-25

Family

ID=80296788

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111187491.1A Pending CN114094947A (zh) 2021-10-12 2021-10-12 一种共源共栅放大器偏置方法、装置及偏置电路

Country Status (1)

Country Link
CN (1) CN114094947A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117155297A (zh) * 2023-11-01 2023-12-01 深圳市万和科技股份有限公司 一种应用于ftth光接收机的数控可变增益放大器芯片

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117155297A (zh) * 2023-11-01 2023-12-01 深圳市万和科技股份有限公司 一种应用于ftth光接收机的数控可变增益放大器芯片
CN117155297B (zh) * 2023-11-01 2024-02-13 深圳市万和科技股份有限公司 一种应用于ftth光接收机的数控可变增益放大器芯片

Similar Documents

Publication Publication Date Title
CN109379064B (zh) 一种电流比较器
CN105486912A (zh) 一种低压差线性稳压器的高精度快速过流检测电路
CN110729995B (zh) 一种电平转换电路及电平转换方法
WO2012083781A1 (en) Voltage comparator
CN114094947A (zh) 一种共源共栅放大器偏置方法、装置及偏置电路
CN112821875A (zh) 一种放大器电路
US7683716B2 (en) Constant output common mode voltage of a pre-amplifier circuit
CN105305989A (zh) 轨到轨运算放大器
KR20050034596A (ko) 증폭 회로
CN112965567B (zh) 一种低噪声电压驱动缓冲器
CN215300588U (zh) 一种低失调差分输出的电路结构
TW202303165A (zh) 電流感測電路
CN111510090B (zh) 一种高压摆率和宽输出范围的运算放大器
CN113131881B (zh) 输出级电路和ab类放大器
CN108390655B (zh) 一种buffer共模电压稳定电路
CN112816773A (zh) 一种电流采样电路
CN111654244A (zh) 一种具有pvt鲁棒性的高线性度gω级等效电阻电路
CN109347453A (zh) 一种高线性精度的全差分运算放大器电路结构
CN111384940A (zh) 一种高线性度宽摆幅cmos电压跟随器
CN116760371B (zh) 用于轨到轨输入运算放大器的偏置电路
CN219247808U (zh) 一种具有运算放大器带宽频率扩展功能的电路
CN216313052U (zh) 一种运算放大电路
CN114665834B (zh) 轨到轨输入级电路及运算放大器
US20220253086A1 (en) Current mirror circuit
CN115395906B (zh) 一种适用于超低电压的低功耗宽带共模信号检测电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination