CN114499416A - 运算放大器电路及芯片 - Google Patents

运算放大器电路及芯片 Download PDF

Info

Publication number
CN114499416A
CN114499416A CN202111547146.4A CN202111547146A CN114499416A CN 114499416 A CN114499416 A CN 114499416A CN 202111547146 A CN202111547146 A CN 202111547146A CN 114499416 A CN114499416 A CN 114499416A
Authority
CN
China
Prior art keywords
input
mos
differential pair
output
operational amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111547146.4A
Other languages
English (en)
Inventor
许志刚
范艳根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Cztek Co ltd
Original Assignee
Shenzhen Xinsheng Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Xinsheng Microelectronics Co ltd filed Critical Shenzhen Xinsheng Microelectronics Co ltd
Priority to CN202111547146.4A priority Critical patent/CN114499416A/zh
Publication of CN114499416A publication Critical patent/CN114499416A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种运算放大器电路及芯片，涉及集成电路技术领域。该运算放大器电路包括相连的输入模块和运算放大器，运算放大器包括输出级和输入级，输入级包括主输入差分对管和辅助输入差分对管，其中，输入模块，用于接收输入信号并转换得到差分输入信号和失调电压信号；主输入差分对管，用于对差分输入信号进行放大处理，得到第一放大信号；辅助输入差分对管，用于对失调电压信号进行放大处理，得到第二放大信号，并与第一放大信号输入至输出级，以减小运算放大器的失调电压。本发明解决了相关技术存在的运算放大器的失调电压较高的问题。

Description

运算放大器电路及芯片
技术领域
本发明涉及集成电路领域，特别是涉及一种运算放大器电路及芯片。
背景技术
运算放大器是具有很高放大倍数的电路单元。失调电压，是指在差分放大器或者差分输入的运算放大器中，为了在输出端获得恒定的零电压输出，而需要在两输入端所加的直流电压之差，是运算放大器的最重要的参数之一。
在芯片的设计中，运算放大器是众多系统不可或缺的模块之一，在一些特殊的应用系统中，对于运算放大器的失调电压有很高的要求，降低失调电压就显得尤为重要；现有的技术当中，各种减小失调电压的设计方式都会导致芯片面积的增加，增加芯片的制造成本。
由上可知，如何在减小运算放大器的失调电压前提下，减少芯片面积，以降低芯片制造成本有待解决。
发明内容
本发明的主要目的在于提供一种运算放大器电路及芯片，旨在减小运算放大器的失调电压前提下，减少芯片面积，以降低芯片制造成本。
为实现上述目的，根据本发明实施例的一个方面，所述运算放大器电路包括相连的输入模块和运算放大器，所述运算放大器包括输出级和输入级，所述输入级包括主输入差分对管和辅助输入差分对管，其中，所述输入模块，用于接收输入信号并转换得到差分输入信号和失调电压信号；所述主输入差分对管，用于对所述差分输入信号进行放大处理，得到第一放大信号；所述辅助输入差分对管，用于对所述失调电压信号进行放大处理，得到第二放大信号，并与所述第一放大信号输入至所述输出级，以减小所述运算放大器的失调电压。
在一示例性实施例中，所述主输入差分对管的输入端、所述辅助输入差分对管的输入端分别与第一电流源和第二电流源相连之后连接，形成连接第一端，所述连接第一端与电源端相连；所述主输入差分对管的输出端、所述辅助输入差分对管的输出端连接，形成连接第二端，所述连接第二端与所述输出级相连；所述主输入差分对管的控制端用于接收所述输入模块输出的差分输入信号；所述辅助输入差分对管的控制端用于接收所述输入模块输出的失调电压信号。
在一示例性实施例中，所述主输入差分对管包括第一MOS管和第二MOS管，所述差分输入信号包括第一差分信号和第二差分信号；所述第一MOS管的控制端用于接收所述第一差分信号，输入端与所述第一电流源的输出端相连，输出端连接至所述输出级的其中一组共源共栅结构的MOS管的中间节点；所述第二MOS管的控制端用于接收所述第二差分信号，输入端与所述第一电流源的输出端相连，输出端连接至所述输出级的另一组共源共栅结构的MOS管的中间节点。
在一示例性实施例中，所述辅助输入差分对管包括第三MOS管和第四MOS管，所述失调电压信号包括第一失调电压信号和第二失调电压信号；所述第三MOS管的控制端用于接收所述第一失调电压信号，输入端与所述第二电流源的输出端相连，输出端连接至所述输出级的其中一组共源共栅结构的MOS管的中间节点；所述第四MOS管的控制端用于接收所述第二失调电压信号，输入端与所述第二电流源的输出端相连，输出端连接至所述输出级的其中一组共源共栅结构的MOS管的中间节点。
在一示例性实施例中，所述第一MOS管的输出端和所述第三MOS管的输出端，直接连接至所述输出级的其中一组共源共栅结构的MOS管的中间节点；所述第二MOS管的输出端和所述第四MOS管的输出端，直接连接至所述输出级的另一组共源共栅结构的MOS管的中间节点。
在一示例性实施例中，所述第一MOS管的输出端和所述第三MOS管的输出端，通过差分对连接模块连接至所述输出级的其中一组共源共栅结构的MOS管的中间节点；所述第二MOS管的输出端和所述第四MOS管的输出端，通过差分对连接模块连接至所述输出级的另一组共源共栅结构的MOS管的中间节点。
在一示例性实施例中，所述主输入差分对管中的MOS管和所述辅助输入差分对管中的MOS管属于相同类型。
在一示例性实施例中，所述主输入差分对管中的MOS管和所述辅助输入差分对管中的MOS管为不同类型。
在一示例性实施例中，所述输出级包括输出端、至少两组共源共栅结构的MOS管；其中，至少两组共源共栅结构的MOS管的中间节点，与所述输入级的输出相连；所述输出端，用于输出经所述运算放大器减小失调电压的放大信号。
在一示例性实施例中，所述输出端为单端输出或者双端输出。
在一示例性实施例中，所述运算放大器的制作工艺包括：CMOS工艺、BiCMOS工艺、BCD工艺和Bipolar工艺。
根据本发明实施例的一个方面，一种芯片，包括如上所述的运算放大器电路。
本申请提供的技术方案带来的有益效果是：
在上述技术方案中，在运算放大器电路中增加辅助输入差分对管，与主输入差分对管共同构成运算放大器的输入级，差分输入信号通过主输入差分对管输入产生第一放大信号，失调电压信号通过辅助输入差分对管输入产生第二放大信号，第一放大信号与第二放大信号共同作用于运算放大器的输出级，从而有效地降低运算放大器的失调电压。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对本申请实施例描述中所需要使用的附图作简单地介绍。
图1为本发明实施例提供的一种运算放大器电路的电路框图；
图2为本发明实施例提供的一种输入模块的电路原理图；
图3为本发明实施例提供的另一种输入模块的电路原理图；
图4为本发明实施例提供的一种单端输出的输出级的电路原理图；
图5为本发明实施例提供的一种主输入差分对管和辅助输入差分对管并联的电路原理图；
图6为本发明实施例提供的一种差分对连接模块的电路原理图；
图7为本发明实施例提供的一种运算放大器电路的电路原理图；
图8为本发明实施例提供的一种主输入差分对管中的MOS管和辅助输入差分对管中的MOS管属于不同类型的电路原理图；
图9为本发明实施例提供的一种全差分输出的应用实例；
图10为本发明实施例提供的一种Buffer应用实例；
图11为本发明实施例提供的一种LDO应用实例。
具体实施方式
下面详细描述本申请的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能解释为对本申请的限制。
本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是，本申请的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。应该理解，当我们称元件被“连接”或“耦接”到另一元件时，它可以直接连接或耦接到其他元件，或者也可以存在中间元件。此外，这里使用的“连接”或“耦接”可以包括无线连接或无线耦接。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的全部或任一单元和全部组合。
为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施方式作进一步地详细描述。
如图1所示，为一个实施例的运算放大器电路的电路框图。
该实施例中的一种运算放大器电路100，包括相连的输入模块110和运算放大器130，运算放大器130包括输入级131和输出级133，输入级131包括主输入差分对管1311和辅助输入差分对管1313。
具体地，输入模块110，用于接收输入信号并转换得到差分输入信号和失调电压信号。
在一个具体实施例中，如图2所示，输入模块110包括电阻R1、R2，电容C1、C2组成的滤波电路，由偏置电流源I1、I2，MOS管M1、M2组成的放大器，所述滤波电路将输入信号VIP和VIN进行滤波处理得到滤波后的信号VIPA和VINA输入到所述运算放大电路的输入级131的主输入差分对管1311，所述放大器将输入信号VIP和VIN进行一级放大得到失调电压的放大信号VOSP和VOSN输入到所述运算放大电路输入级131的辅助输入差分对管1313。
在一个具体实施例中，如图3所示，输入模块110包括由电阻R1、R2，电容C1、C2组成的滤波电路和一个差分放大器，所述滤波电路将输入信号VIP和VIN进行滤波处理得到滤波后的信号VIPA和VINA输入到所述运算放大电路的输入级131的主输入差分对管1311，所述差分放大器将输入信号VIP和VIN进行一级放大得到失调电压的放大信号VOSP和VOSN输入到所述运算放大电路的输入级131的辅助输入差分对管1313。
运算放大器130包括输入级131和输出级133；输入级131包括主输入差分对管1311和辅助输入差分对管1313。
在一个示例性实施例中，主输入差分对管1311，用于对差分输入信号进行放大处理，得到第一放大信号。辅助输入差分对管1313，用于对失调电压信号进行放大处理，得到第二放大信号，并与第一放大信号共同输入至输出级133，以减小运算放大器130的失调电压。
在一个示例性实施例中，输出级133包括输出端、至少两组共源共栅结构的MOS管。其中，至少两组共源共栅结构的MOS管的中间节点，与输入级131的输出相连；输出端，用于输出经运算放大器130减小失调电压的放大信号。
在一个示例性实施例中，输出端为单端输出或者双端输出。
在一个具体实施例中，如图4所示，输出级133的输出端为单端输出，具体地，所述输出级133包括类型为NMOS管的MN1、MN3、MN2、MN4和类型为PMOS管的MP5、MP7、MP6、MP8，其中，MN1和MN3、MN2和MN4分别连接形成共源共栅结构，MP5和MP6、MP7和MP8连接形成电流镜结构；MN1的栅极和MN2的栅极连接到偏置电压VN1，MN3的栅极和MN4的栅极连接到偏置电压VN2，MP7的栅极和MP8的栅极连接到偏置电压VP2，MP5的栅极和MP6的栅极连接到MP7的漏极；MN1的源极和MN2的源极连接到负电源VSS(当然，在其他实施例，如果运算放大器电路的最高电位为正，最低电位为地时，源极连接到地GND端)；MP5的源极和MP6的源极连接到正电源VDD；MN1的漏极连接到MN3的源极，MN2的漏极连接到MN4的源极；MN3的漏极连接到MP7的漏极，MN4的漏极连接到MP8的漏极；MP7的源极连接到MP5的漏极，MP8的源极连接到MP6的漏极。由此，输出端为单端输出时，适合不需要大负载能力的电路使用。
上述电路中，通过在运算放大器的输入级增设辅助差分输入对管，使得第一放大信号与第二放大信号共同作用于运算放大器的输出级，从而能够有效地降低运算放大器的失调电压，以此在减小运算放大器的失调电压前提下，减少芯片面积，最终达到降低芯片制造成本的目的。
在一个示例性实施例中，如图5所示，主输入差分对管1311的输入端、辅助输入差分对管1313的输入端分别与第一电流源和第二电流源相连之后连接，形成连接第一端，所述连接第一端与电源端相连；主输入差分对管1311的输出端、辅助输入差分对管1313的输出端连接，形成连接第二端，所述连接第二端与所述输出级相连；主输入差分对管1311的控制端用于接收输入模块110输出的差分输入信号；辅助输入差分对管1313的控制端用于接收输入模块110输出的失调电压信号。
在一个示例性实施例中，差分输入信号包括第一差分信号和第二差分信号。主输入差分对管1311包括第一MOS管和第二MOS管。
具体地，第一MOS管的控制端用于接收第一差分信号，输入端与第一电流源的输出端相连，输出端连接至输出级的其中一组共源共栅结构的MOS管的中间节点；第二MOS管的控制端用于接收第二差分信号，输入端与第一电流源的输出端相连，输出端连接至输出级的另一组共源共栅结构的MOS管的中间节点。
在一个示例性实施例中，失调电压信号包括第一失调电压信号和第二失调电压信号。辅助输入差分对管1313包括第三MOS管和第四MOS管。
具体地，第三MOS管的控制端用于接收第一失调电压信号，输入端与第二电流源的输出端相连，输出端连接至输出级的其中一组共源共栅结构的MOS管的中间节点；第四MOS管的控制端用于接收第二失调电压信号，输入端与第二电流源的输出端相连，输出端连接至输出级的另一组共源共栅结构的MOS管的中间节点。
在一个示例性实施例中，第一MOS管的输出端和第三MOS管的输出端，直接连接至输出级的其中一组共源共栅结构的MOS管的中间节点；第二MOS管的输出端和第四MOS管的输出端，直接连接至输出级的另一组共源共栅结构的MOS管的中间节点。
在一个示例性实施例中，第一MOS管的输出端和第三MOS管的输出端，通过差分对连接模块连接至输出级的其中一组共源共栅结构的MOS管的中间节点；第二MOS管的输出端和第四MOS管的输出端，通过差分对连接模块连接至输出级的另一组共源共栅结构的MOS管的中间节点。
在一个具体实施例中，差分对连接模块的电路原理如图6所示，差分对连接模块包括正电源VDD、负电源VSS、电流源I1、电流源I2、NMOS管M1和M2、两个输出端OUT1和OUT2。M1管的漏极通过电流源I1连接到正电源VDD，M2管的漏极通过电流源I2连接到正电源VDD。M1管的源极和M2管的源极连接到负电源VSS。M1管的栅极用于接收输入信号IN2，M2管的栅极用于接收输入信号IN1。M1管的漏极连接输出端OUT2，M2管的漏极连接输出端OUT1。
由此，辅助输入差分对管1313及电流源I2通过差分对连接模块，与主输入差分对管1311及电流源I1，并联接入到运算放大器的输出级133，以此实现在运算放大器的输入级中增设辅助输入差分对管，从而有利于降低运算放大器的失调电压。
在一个示例性实施例中，主输入差分对管1311中的MOS管和辅助输入差分对管1313中的MOS管属于相同类型。
在一个示例性实施例中，主输入差分对管1311中的MOS管和辅助输入差分对管1313中的MOS管为不同类型。
现以主输入差分对管1311中的MOS管和辅助输入差分对管1313中的MOS管均为PMOS管为例，结合图7对运算放大器电路减小失调电压的原理加以详细地说明如下：
如图7所示，为一个实施例的运算放大器电路的电路原理图。
该实施例中的运算放大器电路100，包括输入模块110和运算放大器130；运算放大器130包括输入级131和输出级133；输入级131包括主输入差分对管1311和辅助输入差分对管1313。
其中，输入信号VIP和VIN进入输入模块110，产生输出信号VIPA、VINA，VOSP、VOSN。VIPA、VINA，VOSP、VOSN作为运算放大器130的输入级131的输入信号，其中，VIPA、VINA为一对与VIP、VIN相关的输入信号，可以是滤波后的差分信号，也可以是直接输入的差分信号，这对信号连接到输入级131的主输入差分对管1311的控制端，提供差分输入信号，进行放大；VOSP、VOSN作为输入信号VIP、VIN通过输入模块110处理过后的失调电压信号，可以是VIP、VIN的失调电压进行一级放大，也可以直接采样的失调电压信号，这对信号连接到输入级131的辅助输入差分对管1313的控制端，与主输入差分对管1311一起调整运算放大器用以减小运算放大器的失调电压。
主输入差分对管1311包括第一PMOS管MP1和第二PMOS管MP2，MP1的源极和MP2的源极相连，并通过第一电流源I1连接到正电源VDD；MP1的栅极连接信号VINA，MP2的栅极连接信号VIPA；MP1的漏极、MP2的漏极分别连接到输出级133。
辅助输入差分对管1313包括第三PMOS管MP3和第四PMOS管MP4，MP3的源极和MP4的源极相连，并通过第二电流源I2连接到正电源VDD；MP3的栅极连接信号VOSN，MP4的栅极连接信号VOSP；MP3的漏极、MP4的漏极通过差分对连接模块分别与主输入差分对管1311中MP1的漏极、MP2的漏极相连之后连接到输出级133。
应当说明的是，当主输入差分对管和辅助输入差分对管中的MOS管均为PMOS管时，运算放大器130输入级131的输出连接至输出级133的C点和D点。当然，在其他实施例中，当主输入差分对管和辅助输入差分对管中的MOS管均为NMOS管时，运算放大器130输入级131的输出连接至输出级133的A点和B点。
输出级133包括四组共源共栅结构电路，分别是类型为NMOS管的MN1、MN3，MN2、MN4和类型为PMOS管的MP5、MP7，MP6、MP8；MN1的栅极和MN2的栅极连接到偏置电压VN1，MN3的栅极和MN4的栅极连接到偏置电压VN2，MP5的栅极和MP6的栅极连接到偏置电压VP1，MP7的栅极和MP8的栅极连接到偏置电压VP2；MN1的源极和MN2的源极连接到负电源VSS；MP5的源极和MP6的源极连接到正电源VDD；MN1的漏极连接到MN3的源极，MN2的漏极连接到MN4的源极；MN3的漏极连接到MP7的漏极，MN4的漏极连接到MP8的漏极；MP7的源极连接到MP5的漏极，MP8的源极连接到MP6的漏极。
输出级133的输出端为双端输出，输出信号包括Vop和Von，输出信号Vop的输出端连接在MN4和MP8的漏极，输出信号Von的输出端连接在MN3和MP7的漏极。
参照图7，将本发明的运算放大器电路的工作原理描述如下：
输入信号VIP和VIN经过输入模块110处理(滤波或直接连接)产生差分输入信号VINA和VIPA，差分信号VINA和VIPA输入到主输入差分对管1311(MP1、MP2)的控制端，主输入差分对管1311起到信号放大的作用；输入信号VIP和VIN经过输入模块110处理，把失调电压处理后产生另外一组输出信号VOSN、VOSP，信号VOSN、VOSP作为差分信号，输入到辅助输入差分对管1313(MP3、MP4)的控制端，两组并联的差分对，把失调电压信号和输入信号求和，共同作用于运算放大器输出级133，这样可以动态的减小运算放大器的失调电压。
本发明的辅助输入差分对管1313与主输入差分对管1311连接在同一位置上(直接或者间接相连)，通过增加辅助输入对管来减小失调电压，大幅降低了现有技术通过增加输入差分对管宽长比或通过增加等效输出电阻来提高运算放大器增益，以减小失调电压，而导致大幅增加芯片面积的问题。本发明实施例对比现有技术可减小至少50％-70％的输入对管的电路面积。
本发明的辅助输入差分对管1313，可用在全差分运算放大器中，也可用在单端输出运算放大器中。
主输入差分对管1311(MP1和MP2)的控制端为MOS管栅极(gate)，输入处理过的，与输入信号VIP和VIN相关差分信号VIPA和VINA，辅助输入差分对管1313(MP3和MP4)的控制端为MOS管栅极(gate)，输入信号VIP和VIN经过输入模块处理，把失调电压处理后产生另外一组输出差分信号VOSP、VOSN，两对差分信号VIPA、VINA，VOSP、VOSN，输入到两组并联差分对，把失调电压信号和输入信号求和，共同作用于运算放大器输出级133，产生失调很小的放大信号Von和Vop。如果是单端输出，则产生失调很小的放大信号Vout。
不具备辅助输入差分对管的运算放大器虽然可以正常工作，但是有输入失调电压存在，也就是说在VINA＝VIPA时，输出电压Vout≠0。而本发明在运算放大器的输入级中增设辅助输入差分对管MP3和MP4，使得主输入差分对管和辅助输入差分对管同时工作，即在有输入失调电压时，如果VOSP>VOSN，即ΔVos＝(VOSP-VOSN)＞0，则VD-VC存在一个正向与失调电压成比例的固定偏差，以减小由于失调电压给输出电压Vout带来的偏移，反之VOSP<VOSN，则VD-VC存在一个负向与失调电压成比例的固定偏差，也能够减小由于输入失调电压给输出电压Vout带来的偏移。
由此可见，在运算放大器的输入级中增设辅助输入差分对管之后，可以有效地减小由于失调电压而导致的输出电压的偏移。
如前所述，主输入差分对管1311中的MOS管和辅助输入差分对管1313中的MOS管还可以属于不同类型。
在一个示例性实施例中，如图8所示，输入级131包括主输入差分对管1311、辅助输入差分对管1313；主输入差分对管1311包括PMOS管MP1、MP2，辅助输入差分对管1313包括NMOS管MN1、MN2；辅助输入差分对管1313的输出通过差分对连接模块与主输入差分对管1311的输出连接到运算放大器的输出级133。
区别于图7所示，图8所示的电路中的主输入差分对管1311中的MOS管和辅助输入差分对管1313中的MOS管是属于不同类型的；辅助输入差分对管1313的MN1的源极和MN2的源极通过第二电流源I2连接到负电源VSS。同时，当主输入差分对管的MOS管为PMOS管，且辅助输入差分对管中的MOS管为NMOS管时，运算放大器130输入级131的输出端VC和VD连接在输出级133的C点和D点。
当然，在其他实施例中，主输入差分对管1311中的MOS管和辅助输入差分对管1313中的MOS管还可以是其他不同类型组合，例如，主输入差分对管1311中的MOS管为NMOS管，辅助输入差分对管1313中的MOS管为PMOS管等，此时，运算放大器130输出级131的输出连接至输出级133的A点和B点，本实施例并非对此构成具体限定。
较优地，当主输入差分对管和辅助输入差分对管均为同种类型的MOS管时，可以进一步减小因不同类型MOS管，需要隔离而导致增加芯片面积造成的浪费。
图9至图11是运算放大器电路使用在不同应用场景的示意图。
如图9所示，为实施例的一种全差分输出的应用实例。该实施例中的运算放大电路的全差分输出的应用场景，具体而言，将全差分输出的运算放大器电路100作为多级运放的输入级使用。由于本发明的运算放大电路的使用，可以减小输入失调电压，还能避免为提高增益而增加芯片的面积，进而减小芯片的制造成本。
如图10所示，为实施例的一种Buffer应用实例。该实施例中的运算放大电路应用于Buffer的应用场景下，具体而言，将单端输出的运算放大电路100的输出端与其反向输入端相连，就构成了一个Buffer结构。而现有技术中，Buffer减小失调电压，是通过增加运算放大器的输入对管的宽长比来实现，这无疑增加了芯片的面积，进而提高了芯片的制造成本。采用本发明的运算放大电路来设计Buffer，不需要增加输入对管的宽长比便能够有效地减小失调电压，从而有效降低芯片的制造成本。
如图11所示，为实施例的一种LDO应用实例。该实施例中的运算放大电路应用于LDO的应用场景下，具体而言，将单端输出的运算放大电路100作为LDO的输入级使用。由于本发明的运算放大电路的失调电压小，失调电压的漂移量就很小，进而LDO的输出电压的偏移量也很小，从而提高了LDO的输出精度。
可见，在上述应用场景中，通过使用在输入级增设了辅助输入差分对管的运算放大器，在减小失调电压的前提下，既能够防止失调电压漂移的增大，还能够防止运算放大器的输出电压偏移量的增大，从而有利于提升电路的输出精度。
以上所述仅是本申请的部分实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。

Claims (10)

1.一种运算放大器电路，其特征在于，所述运算放大器电路包括相连的输入模块和运算放大器，所述运算放大器包括输出级和输入级，所述输入级包括主输入差分对管和辅助输入差分对管，其中，
所述输入模块，用于接收输入信号并转换得到差分输入信号和失调电压信号；
所述主输入差分对管，用于对所述差分输入信号进行放大处理，得到第一放大信号；
所述辅助输入差分对管，用于对所述失调电压信号进行放大处理，得到第二放大信号，并与所述第一放大信号输入至所述输出级，以减小所述运算放大器的失调电压。
2.如权利要求1所述的运算放大器电路，其特征在于，所述主输入差分对管的输入端、所述辅助输入差分对管的输入端分别与第一电流源和第二电流源相连之后连接，形成连接第一端，所述连接第一端与电源端相连；
所述主输入差分对管的输出端、所述辅助输入差分对管的输出端连接，形成连接第二端，所述连接第二端与所述输出级相连；
所述主输入差分对管的控制端用于接收所述输入模块输出的差分输入信号；所述辅助输入差分对管的控制端用于接收所述输入模块输出的失调电压信号。
3.如权利要求2所述的运算放大器电路，其特征在于，所述主输入差分对管包括第一金属氧化物半导体场效应晶体管(MOS管)和第二MOS管，所述差分输入信号包括第一差分信号和第二差分信号；
所述第一MOS管的控制端用于接收所述第一差分信号，输入端与所述第一电流源的输出端相连，输出端连接至所述输出级的其中一组共源共栅结构的MOS管的中间节点；
所述第二MOS管的控制端用于接收所述第二差分信号，输入端与所述第一电流源的输出端相连，输出端连接至所述输出级的另一组共源共栅结构的MOS管的中间节点。
4.如权利要求3所述的运算放大器电路，其特征在于，所述辅助输入差分对管包括第三MOS管和第四MOS管，所述失调电压信号包括第一失调电压信号和第二失调电压信号；
所述第三MOS管的控制端用于接收所述第一失调电压信号，输入端与所述第二电流源的输出端相连，输出端连接至所述输出级的其中一组共源共栅结构的MOS管的中间节点；
所述第四MOS管的控制端用于接收所述第二失调电压信号，输入端与所述第二电流源的输出端相连，输出端连接至所述输出级的其中一组共源共栅结构的MOS管的中间节点。
5.如权利要求4所述的运算放大器电路，其特征在于，所述第一MOS管的输出端和所述第三MOS管的输出端，直接连接至所述输出级的其中一组共源共栅结构的MOS管的中间节点；
所述第二MOS管的输出端和所述第四MOS管的输出端，直接连接至所述输出级的另一组共源共栅结构的MOS管的中间节点。
6.如权利要求4所述的运算放大器电路，其特征在于，所述第一MOS管的输出端和所述第三MOS管的输出端，通过差分对连接模块连接至所述输出级的其中一组共源共栅结构的MOS管的中间节点；
所述第二MOS管的输出端和所述第四MOS管的输出端，通过差分对连接模块连接至所述输出级的另一组共源共栅结构的MOS管的中间节点。
7.如权利要求1所述的运算放大器电路，其特征在于，所述主输入差分对管中的MOS管和所述辅助输入差分对管中的MOS管属于相同类型。
8.如权利要求1所述的运算放大器电路，其特征在于，所述主输入差分对管中的MOS管和所述辅助输入差分对管中的MOS管属于不同类型。
9.如权利要求1至8任一项所述的运算放大器电路，其特征在于，所述输出级包括输出端、至少两组共源共栅结构的MOS管，其中，
至少两组共源共栅结构的MOS管的中间节点，与所述输入级的输出相连；
所述输出端，用于输出经所述运算放大器减小失调电压的放大信号。
10.一种芯片，其特征在于，所述芯片包括如权利要求1至9任一项所述的运算放大器电路。
CN202111547146.4A 2021-12-16 2021-12-16 运算放大器电路及芯片 Pending CN114499416A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111547146.4A CN114499416A (zh) 2021-12-16 2021-12-16 运算放大器电路及芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111547146.4A CN114499416A (zh) 2021-12-16 2021-12-16 运算放大器电路及芯片

Publications (1)

Publication Number Publication Date
CN114499416A true CN114499416A (zh) 2022-05-13

Family

ID=81494102

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111547146.4A Pending CN114499416A (zh) 2021-12-16 2021-12-16 运算放大器电路及芯片

Country Status (1)

Country Link
CN (1) CN114499416A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115173817A (zh) * 2022-09-05 2022-10-11 深圳市单源半导体有限公司 一种差分放大电路、误差放大电路及其修调方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115173817A (zh) * 2022-09-05 2022-10-11 深圳市单源半导体有限公司 一种差分放大电路、误差放大电路及其修调方法
CN115173817B (zh) * 2022-09-05 2022-12-02 深圳市单源半导体有限公司 一种差分放大电路、误差放大电路及其修调方法

Similar Documents

Publication Publication Date Title
KR100770731B1 (ko) 레일-투-레일 에이비급 증폭기
US4958133A (en) CMOS complementary self-biased differential amplifier with rail-to-rail common-mode input-voltage range
CN101951236B (zh) 一种数字可变增益放大器
CN104218904B (zh) 轨至轨输入ab类输出的全差分运算放大器
CN109951161B (zh) 一种互补型数字可变增益放大器
US6150884A (en) Multistage amplifier circuit with improved nested transconductance capacitance compensation
US20080278232A1 (en) Operational Amplifier with Rail-to-Rail Common-mode Input and Output Range
CN102331809A (zh) 一种具有栅极漏电补偿的电流镜电路
EP3012972B1 (en) Amplifier circuit and amplifier arrangement
CN101800519A (zh) 运算放大器及降低运算放大器的偏移电压的方法
CN104579206B (zh) 差分放大电路及运算放大器
CN114499416A (zh) 运算放大器电路及芯片
US6545502B1 (en) High frequency MOS fixed and variable gain amplifiers
CN112825476B (zh) 一种运算放大器
CN113131886B (zh) 一种运算放大器
CN110690865B (zh) 高跨导低输入电容轨到轨运放
CN107834986B (zh) 单级ab类运算跨导放大器及模拟电路
CN107453723B (zh) 放大器
CN116846353A (zh) 比较器电路
JP2003101358A (ja) 差動増幅回路
CN113595513A (zh) 一种利用反馈结构降低运算放大器失调电压的方法
CN111654244A (zh) 一种具有pvt鲁棒性的高线性度gω级等效电阻电路
CN216437159U (zh) 一种轨到轨跨导运放电路
JP4819583B2 (ja) Ｏｔａ回路
CN106712731B (zh) 一种运算放大器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20240407

Address after: 518000, Unit 301, Building B, Phase II, Science and Technology Building, No. 1057 Nanhai Avenue, Shekou, Yanshan Community, Nanshan District, Shenzhen City, Guangdong Province, China

Applicant after: SHENZHEN CZTEK CO.,LTD.

Country or region after: China

Address before: 301-1, Shenzhen integrated circuit design and application Industrial Park, No. 1089, chaguang Road, Xili street, Nanshan District, Shenzhen, Guangdong 518000

Applicant before: Shenzhen Xinsheng Microelectronics Co.,Ltd.

Country or region before: China

TA01 Transfer of patent application right