CN104579206B - 差分放大电路及运算放大器 - Google Patents

差分放大电路及运算放大器 Download PDF

Info

Publication number
CN104579206B
CN104579206B CN201410370454.8A CN201410370454A CN104579206B CN 104579206 B CN104579206 B CN 104579206B CN 201410370454 A CN201410370454 A CN 201410370454A CN 104579206 B CN104579206 B CN 104579206B
Authority
CN
China
Prior art keywords
nmos tube
drain electrode
differential
nmos
operating voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410370454.8A
Other languages
English (en)
Other versions
CN104579206A (zh
Inventor
邵博闻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201410370454.8A priority Critical patent/CN104579206B/zh
Publication of CN104579206A publication Critical patent/CN104579206A/zh
Application granted granted Critical
Publication of CN104579206B publication Critical patent/CN104579206B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45376—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using junction FET transistors as the active amplifying circuit
    • H03F3/45381—Long tailed pairs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种差分放大电路，包括两条差分放大支路，各差分放大支路分别由两个NMOS管串联而成；一个NMOS管具有厚栅氧化层并连接在靠近电源电压一侧用于决定电路的工作电压；另一个NMOS管具有较薄的栅氧化层但是具有较大的阈值电压；整个电路的放大性能由两个阈值电压较高的NMOS管决定，而该两个NMOS管的栅氧化层较薄，能够使得两个差分放大支路的失配减少。所述本发明差分放大电路能够实现对工作电压的要求和失配的要求分开调节，同时具有较高的工作电压较低的失配；同时仅需要在各差分放大支路增加一个NMOS管就能实现，电路简单，具有较小的电路面积，成本较低。本发明还公开了一种运算放大器。

Description

差分放大电路及运算放大器
技术领域
本发明涉及一种半导体集成电路，特别是涉及一种差分放大电路，本发明还涉及一种运算放大器。
背景技术
运算放大器广泛应用于电子电路的控制中，应用极其广泛，根据其具体的应用对运算放大器的多种指标如输入失调电压、输入失调电流、输入偏置电流、输入失调电压温度系数、差模输入阻抗、共模输入阻抗、最大共模输入电压、最大差模输入电压、输入噪声电压、电源抑制比、共模抑制比、最大输出电流、输出短路电流、开环输出阻抗、开环差分增益、输出压摆、线性与谐波失真、输出电压转换速率、建立时间、单位增益带宽和大信号带宽等又有各种不同的要求，通常需要根据具体的设计指标重新进行设计优化。如图1所示，是现有运算放大器的结构原理图，一般现有运算放大器有以下几个部分构成：输入级101、增益级103、输出驱动级105等构成，输入级101和增益级103之间、以及增益级103和输出驱动级105之间都分别包括有一个缓冲器或电平移位102；输入级101为差分输入到单端输出转换器，增益级103主要用于提供高增益；输出驱动级105主要用于提供小的输出阻抗r0，或驱动大电容CL及小负载RL。运算放大器又可分为单级运放、二级运放、多级运放等，其中单级运放一般由图1中所示的从输入信号Vi到虚线AA部分之间的电路组成；二级运放一般由图1中所示的从输入信号Vi到虚线BB部分之间的电路组成；三级运放一般由图1中所示的从输入信号Vi到虚线CC部分之间的电路组成。
在现代CMOS工艺中通常使用全差分运算放大器。全差分运算放大器具有大输出摆幅、无镜像极点等优点，因此可以得到高的闭环速度。运算放大器的输入级101一般采用差分放大电路实现，如图2所示是现有差分放大电路的电路图；现有差分放大电路包括由NMOS管101和102组成的差分对，NMOS管101和102的源极连接在一起并接源极负载，图2中源极负载为由NMOS管103组成的有源负载，NMOS管103为NMOS管104的镜像电路，NMOS管104的漏极输入电流源101，NMOS管103的源漏电流为电流源101的镜像电流。
NMOS管101和102的漏极负载分别由PMOS管M105和M106组成，PMOS管M105和106的栅极连接在一起形成镜像电路。NMOS管101和102的栅极分别为一对差分输入信号VINP和VINN的输入端，NMOS管102的漏极为单端信号的输出端。
由图2可知，NMOS管101和102形成两个差分放大路径，当运算放大器的工作电压比较大时，NMOS管101和102都为工作电压较大的高压NMOS管器件，这时NMOS管101和102需要采用较厚的栅氧化层来满足器件的耐压需要。但是增加栅氧化层所带来的一个不利影响是：随着栅氧化层的增加，NMOS管101和102之间的失配如阈值电压的失配也会越来越大，最终会使得整个差分放大器和运算放大器的失配参数增加。也即当NMOS管101和102的栅氧化层设计值相同时，即使NMOS管101和102采用完全相同的制造工艺形成，由于制造工艺本身的原因不可能使NMOS管101和102的参数完全一致，二者之间会有一定的差别从而形成失配。运算放大器的失配参数可由如下公式得到：
其中，Vth为晶体管如NMOS管101和102的阈值电压，ΔVth为阈值电压的差值如NMOS管101和102的阈值电压之间相差值，为电路的失配参数，W为晶体管如NMOS管101和102的沟道的宽度，L为晶体管NMOS管101和102的沟道的长度，AVth为一系数，AVth/tox的比值为1mV·μm/nm，其中tox为晶体管如NMOS管101和102的栅氧化层厚度。
由上可知，现有电路中，当需要增加运算放大器的工作电压时，必然会使运算放大器的失配增加，二者是一对矛盾。而失配是运算放大器的重要指标之一，所以如何即能满足高的工作电压的要求，又能降低电路的失配则成为一项很有意义的研究任务。
发明内容
本发明所要解决的技术问题是提供一种差分放大电路，具有较高的工作电压，同时能降低电路的失配；还具有较小的电路面积，成本较低。为此，本发明还提供一种运算放大器。
为解决上述技术问题，本发明提供的差分放大电路，包括两条差分放大支路，第一条差分放大支路由第一NMOS管和第三NMOS管串联而成，第二条差分放大支路由第二NMOS管和第四NMOS管串联而成。
所述第一NMOS管的源极和所述第二NMOS管的源极连接在一起并通过一源极负载接地。
所述第一NMOS管的漏极连接所述第三NMOS管的源极，所述第二NMOS管的漏极连接所述第四NMOS管的源极。
所述第一NMOS管的栅极和所述第三NMOS管的栅极连接在一起并接正相差分输入信号。
所述第二NMOS管的栅极和所述第四NMOS管的栅极连接在一起并接反相差分输入信号。
所述第三NMOS管的漏极通过第一漏极负载连接电源电压；所述第四NMOS管的漏极通过第二漏极负载连接所述电源电压。
所述第三NMOS管的漏极和所述第四NMOS管的漏极一起输出一对差分输出信号；或者，选择所述第三NMOS管的漏极和所述第四NMOS管的漏极中的一个输出单端输出信号。
所述第一NMOS管和所述第二NMOS管的形成工艺条件相同，所述第三NMOS管和所述第四NMOS管的形成工艺条件相同，所述第一NMOS管的栅氧化层的厚度小于所述第三NMOS管的栅氧化层厚度，所述第一NMOS管的工作电压小于所述第三NMOS管的工作电压，所述第一NMOS管的阈值电压大于所述第三NMOS管的阈值电压。所述第二NMOS管的栅氧化层的厚度小于所述第四NMOS管的栅氧化层厚度，所述第二NMOS管的工作电压小于所述第四NMOS管的工作电压，所述第二NMOS管的阈值电压大于所述第四NMOS管的阈值电压。
所述差分放大电路的工作电压由所述第三NMOS管和所述第四NMOS管的工作电压决定，所述第三NMOS管和所述第四NMOS管的栅氧化层厚度越大、所述第三NMOS管和所述第四NMOS管的工作电压也越大、所述差分放大电路的工作电压也越大。
所述差分放大电路的两条差分放大支路之间的失配参数通过所述第一NMOS管和所述第二NMOS管的栅氧化层厚度进行调节，所述第一NMOS管和所述第二NMOS管的栅氧化层厚度越小、所述差分放大电路的两条差分放大支路之间的失配参数越小。
进一步的改进是，所述源极负载为一由第一电流源组成的有源负载。
进一步的改进是，所述源极负载由第五NMOS管组成，所述第五NMOS管的源极接地、漏极连接所述第一NMOS管的源极。
第六NMOS管和所述第五NMOS管组成镜像电路，所述第六NMOS管的源极接地，所述第六NMOS管的栅极和漏极连接所述第五NMOS管的栅极，所述第六NMOS管的漏极输入第二电流源，流过所述第五NMOS管的第一电流源为所述第二电流源的镜像电流。
进一步的改进是，所述第一漏极负载和所述第二漏极负载都为有源负载。
进一步的改进是，所述第一漏极负载由第一PMOS管组成，所述第二漏极负载由第二PMOS管组成，所述第一PMOS管的源极和所述第二PMOS管的源极都接电源电压，所述第一PMOS管的漏极和栅极、所述第三NMOS管的漏极以及所述第二PMOS管的栅极连接在一起，所述第二PMOS管的漏极连接所述第四NMOS管的漏极并作为单端输出信号的输出端。
为解决上述技术问题，本发明提供的运算放大器的输入级电路为一差分放大电路，所述差分放大电路包括两条差分放大支路，第一条差分放大支路由第一NMOS管和第三NMOS管串联而成，第二条差分放大支路由第二NMOS管和第四NMOS管串联而成。
所述第一NMOS管的源极和所述第二NMOS管的源极连接在一起并通过一源极负载接地。
所述第一NMOS管的漏极连接所述第三NMOS管的源极，所述第二NMOS管的漏极连接所述第四NMOS管的源极。
所述第一NMOS管的栅极和所述第三NMOS管的栅极连接在一起并接正相差分输入信号。
所述第二NMOS管的栅极和所述第四NMOS管的栅极连接在一起并接反相差分输入信号。
所述第三NMOS管的漏极通过第一漏极负载连接电源电压；所述第四NMOS管的漏极通过第二漏极负载连接所述电源电压。
所述第三NMOS管的漏极和所述第四NMOS管的漏极一起输出一对差分输出信号；或者，选择所述第三NMOS管的漏极和所述第四NMOS管的漏极中的一个输出单端输出信号。
所述第一NMOS管和所述第二NMOS管的形成工艺条件相同，所述第三NMOS管和所述第四NMOS管的形成工艺条件相同，所述第一NMOS管的栅氧化层的厚度小于所述第三NMOS管的栅氧化层厚度，所述第一NMOS管的工作电压小于所述第三NMOS管的工作电压，所述第一NMOS管的阈值电压大于所述第三NMOS管的阈值电压。所述第二NMOS管的栅氧化层的厚度小于所述第四NMOS管的栅氧化层厚度，所述第二NMOS管的工作电压小于所述第四NMOS管的工作电压，所述第二NMOS管的阈值电压大于所述第四NMOS管的阈值电压。
所述差分放大电路的工作电压由所述第三NMOS管和所述第四NMOS管的工作电压决定，所述第三NMOS管和所述第四NMOS管的栅氧化层厚度越大、所述第三NMOS管和所述第四NMOS管的工作电压也越大、所述差分放大电路的工作电压也越大。
所述差分放大电路的两条差分放大支路之间的失配参数通过所述第一NMOS管和所述第二NMOS管的栅氧化层厚度进行调节，所述第一NMOS管和所述第二NMOS管的栅氧化层厚度越小、所述差分放大电路的两条差分放大支路之间的失配参数越小。
和现有技术相比，本发明差分放大电路的两条差分放大支路由两个串联的NMOS管组成，其中和电源电压相连接即电源电压一侧的NMOS管的栅氧化层设置的较厚从而具有较高的工作电压即为高压NMOS管，利用高压NMOS管两保证整个电路的工作电压；和地相连接的NMOS管即地一侧的NMOS管的栅氧化层较薄但是该NMOS管的阈值电压设置为大于和电源电压相连接的NMOS管，使得整个差分放大支路的放大性能由两个阈值电压较高的NMOS管决定，而该两个NMOS管的栅氧化层较薄，能够使得两个差分放大支路的失配减少。由上可知，本发明电路通过将差分放大支路由一个NMOS管变换成两个串联的NMOS管，能够实现对工作电压的要求和失配的要求分开调节，同时具有较高的工作电压较低的失配。同时本发明仅需要在各差分放大支路增加一个NMOS管就能实现，电路简单，具有较小的电路面积，成本较低。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有运算放大器的结构原理图；
图2是现有差分放大电路的电路图；
图3是本发明实施例差分放大电路的电路图。
具体实施方式
如图3所示，是本发明实施例差分放大电路的电路图。本发明实施例差分放大电路，包括两条差分放大支路，第一条差分放大支路由第一NMOS管MN1和第三NMOS管MN3串联而成，第二条差分放大支路由第二NMOS管MN2和第四NMOS管MN4串联而成。
所述第一NMOS管MN1的源极和所述第二NMOS管MN2的源极连接在一起并通过一源极负载接地。较佳为，所述源极负载为一由第一电流源组成的有源负载。图3中，所述源极负载由第五NMOS管MN5组成，所述第五NMOS管MN5的源极接地、漏极连接所述第一NMOS管MN1的源极。第六NMOS管MN6和所述第五NMOS管MN5组成镜像电路，所述第六NMOS管MN6的源极接地，所述第六NMOS管MN6的栅极和漏极连接所述第五NMOS管MN5的栅极，所述第六NMOS管MN6的漏极输入第二电流源I1，流过所述第五NMOS管的第一电流源为所述第二电流源I1的镜像电流。
所述第一NMOS管MN1的漏极连接所述第三NMOS管MN3的源极，所述第二NMOS管MN2的漏极连接所述第四NMOS管MN4的源极。
所述第一NMOS管MN1的栅极和所述第三NMOS管MN3的栅极连接在一起并接正相差分输入信号VINP。
所述第二NMOS管MN2的栅极和所述第四NMOS管MN4的栅极连接在一起并接反相差分输入信号VINN。
所述第三NMOS管MN3的漏极通过第一漏极负载连接电源电压；所述第四NMOS管MN4的漏极通过第二漏极负载连接所述电源电压。较佳为，所述第一漏极负载和所述第二漏极负载都为有源负载。图3中，所述第一漏极负载由第一PMOS管MP1组成，所述第二漏极负载由第二PMOS管MP2组成，所述第一PMOS管MP1的源极和所述第二PMOS管MP2的源极都接电源电压，所述第一PMOS管MP1的漏极和栅极、所述第三NMOS管MN3的漏极以及所述第二PMOS管MP2的栅极连接在一起，所述第二PMOS管MP2的漏极连接所述第四NMOS管MN4的漏极并作为单端输出信号out的输出端。在其它实施例中，也能通过所述第三NMOS管MN3的漏极和所述第四NMOS管MN4的漏极一起输出一对差分输出信号；或者，选择所述第三NMOS管MN3的漏极输出单端输出信号。
所述第一NMOS管MN1和所述第二NMOS管MN2的形成工艺条件相同，所述第三NMOS管MN3和所述第四NMOS管MN4的形成工艺条件相同；形成工艺条件相同意味着在完全匹配的理想情况下，所述第一NMOS管MN1和所述第二NMOS管MN2的参数如栅氧化层、工作电压和阈值电压等完全相同，所述第三NMOS管MN3和所述第四NMOS管MN4的参数如栅氧化层、工作电压和阈值电压等完全相同。所述第一NMOS管MN1的栅氧化层的厚度小于所述第三NMOS管MN3的栅氧化层厚度，所述第一NMOS管MN1的工作电压小于所述第三NMOS管MN3的工作电压，所述第一NMOS管MN1的阈值电压大于所述第三NMOS管MN3的阈值电压。同样，所述第二NMOS管MN2的栅氧化层的厚度小于所述第四NMOS管MN4的栅氧化层厚度，所述第二NMOS管MN2的工作电压小于所述第四NMOS管MN4的工作电压，所述第二NMOS管MN2的阈值电压大于所述第四NMOS管MN4的阈值电压。
所述差分放大电路的工作电压由所述第三NMOS管MN3和所述第四NMOS管MN4的工作电压决定，所述第三NMOS管MN3和所述第四NMOS管MN4的栅氧化层厚度越大、所述第三NMOS管MN3和所述第四NMOS管MN4的工作电压也越大、所述差分放大电路的工作电压也越大。
所述差分放大电路的两条差分放大支路之间的失配参数通过所述第一NMOS管MN1和所述第二NMOS管MN2的栅氧化层厚度进行调节，所述第一NMOS管MN1和所述第二NMOS管MN2的栅氧化层厚度越小、所述差分放大电路的两条差分放大支路之间的失配参数越小。
本发明实施例差分放大电路的两条差分放大支路由两个串联的NMOS管组成，其中和电源电压相连接的NMOS管MN3和MN4的栅氧化层设置的较厚从而具有较高的工作电压即为高压NMOS管，利用高压NMOS管两保证整个电路的工作电压；和地相连接的NMOS管MN1和MN2的栅氧化层较薄但是NMOS管MN1和MN2的阈值电压设置为大于NMOS管MN3和MN4，使得整个差分放大支路的放大性能由两个阈值电压较高的NMOS管MN1和MN2决定，而该两个NMOS管MN1和MN2的栅氧化层较薄，能够使得两个差分放大支路的失配减少。由上可知，本发明实施例电路通过将差分放大支路由一个NMOS管变换成两个串联的NMOS管，能够实现对工作电压的要求和失配的要求分开调节，同时具有较高的工作电压较低的失配。同时本发明实施例仅需要在各差分放大支路增加一个NMOS管就能实现，电路简单，具有较小的电路面积，成本较低。
通过将如上本发明实施例的差分放大电路应用到运算放大器中如作为运算放大器的输入级电路，则可以得到具有较小失配的运算放大器，同时保证具有较高的工作电压。如图1所示可知，运算放大器还可以包括增益级以及输出级电路以及各放大级电路之间的缓冲电路。运算放大器可以为差分运算放大器，套筒式共源共栅运算放大器，折叠式共源共栅运算放大器。
另外，将本发明实施例差分放大电路应用到比较器中能够得到具有较小失配的比较器，同时保证具有较高的工作电压。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (6)

1.一种差分放大电路，其特征在于：包括两条差分放大支路，第一条差分放大支路由第一NMOS管和第三NMOS管串联而成，第二条差分放大支路由第二NMOS管和第四NMOS管串联而成；
所述第一NMOS管的源极和所述第二NMOS管的源极连接在一起并通过一源极负载接地；
所述第一NMOS管的漏极连接所述第三NMOS管的源极，所述第二NMOS管的漏极连接所述第四NMOS管的源极；
所述第一NMOS管的栅极和所述第三NMOS管的栅极连接在一起并接正相差分输入信号；
所述第二NMOS管的栅极和所述第四NMOS管的栅极连接在一起并接反相差分输入信号；
所述第三NMOS管的漏极通过第一漏极负载连接电源电压；所述第四NMOS管的漏极通过第二漏极负载连接所述电源电压；
所述第三NMOS管的漏极和所述第四NMOS管的漏极一起输出一对差分输出信号；或者，选择所述第三NMOS管的漏极和所述第四NMOS管的漏极中的一个输出单端输出信号；
所述第一NMOS管和所述第二NMOS管的形成工艺条件相同，所述第三NMOS管和所述第四NMOS管的形成工艺条件相同，所述第一NMOS管的栅氧化层的厚度小于所述第三NMOS管的栅氧化层厚度，所述第一NMOS管的工作电压小于所述第三NMOS管的工作电压，所述第一NMOS管的阈值电压大于所述第三NMOS管的阈值电压；所述第二NMOS管的栅氧化层的厚度小于所述第四NMOS管的栅氧化层厚度，所述第二NMOS管的工作电压小于所述第四NMOS管的工作电压，所述第二NMOS管的阈值电压大于所述第四NMOS管的阈值电压；
所述差分放大电路的工作电压由所述第三NMOS管和所述第四NMOS管的工作电压决定，所述第三NMOS管和所述第四NMOS管的栅氧化层厚度越大、所述第三NMOS管和所述第四NMOS管的工作电压也越大、所述差分放大电路的工作电压也越大；
所述差分放大电路的两条差分放大支路之间的失配参数通过所述第一NMOS管和所述第二NMOS管的栅氧化层厚度进行调节，所述第一NMOS管和所述第二NMOS管的栅氧化层厚度越小、所述差分放大电路的两条差分放大支路之间的失配参数越小。
2.如权利要求1所述的差分放大电路，其特征在于：所述源极负载为一由第一电流源组成的有源负载。
3.如权利要求2所述的差分放大电路，其特征在于：所述源极负载由第五NMOS管组成，所述第五NMOS管的源极接地、漏极连接所述第一NMOS管的源极；
第六NMOS管和所述第五NMOS管组成镜像电路，所述第六NMOS管的源极接地，所述第六NMOS管的栅极和漏极连接所述第五NMOS管的栅极，所述第六NMOS管的漏极输入第二电流源，流过所述第五NMOS管的第一电流源为所述第二电流源的镜像电流。
4.如权利要求1所述的差分放大电路，其特征在于：所述第一漏极负载和所述第二漏极负载都为有源负载。
5.如权利要求4所述的差分放大电路，其特征在于：所述第一漏极负载由第一PMOS管组成，所述第二漏极负载由第二PMOS管组成，所述第一PMOS管的源极和所述第二PMOS管的源极都接电源电压，所述第一PMOS管的漏极和栅极、所述第三NMOS管的漏极以及所述第二PMOS管的栅极连接在一起，所述第二PMOS管的漏极连接所述第四NMOS管的漏极并作为单端输出信号的输出端。
6.一种运算放大器，其特征在于：运算放大器的输入级电路为一差分放大电路，所述差分放大电路包括两条差分放大支路，第一条差分放大支路由第一NMOS管和第三NMOS管串联而成，第二条差分放大支路由第二NMOS管和第四NMOS管串联而成；
所述第一NMOS管的源极和所述第二NMOS管的源极连接在一起并通过一源极负载接地；
所述第一NMOS管的漏极连接所述第三NMOS管的源极，所述第二NMOS管的漏极连接所述第四NMOS管的源极；
所述第一NMOS管的栅极和所述第三NMOS管的栅极连接在一起并接正相差分输入信号；
所述第二NMOS管的栅极和所述第四NMOS管的栅极连接在一起并接反相差分输入信号；
所述第三NMOS管的漏极通过第一漏极负载连接电源电压；所述第四NMOS管的漏极通过第二漏极负载连接所述电源电压；
所述第三NMOS管的漏极和所述第四NMOS管的漏极一起输出一对差分输出信号；或者，选择所述第三NMOS管的漏极和所述第四NMOS管的漏极中的一个输出单端输出信号；
所述第一NMOS管和所述第二NMOS管的形成工艺条件相同，所述第三NMOS管和所述第四NMOS管的形成工艺条件相同，所述第一NMOS管的栅氧化层的厚度小于所述第三NMOS管的栅氧化层厚度，所述第一NMOS管的工作电压小于所述第三NMOS管的工作电压，所述第一NMOS管的阈值电压大于所述第三NMOS管的阈值电压；所述第二NMOS管的栅氧化层的厚度小于所述第四NMOS管的栅氧化层厚度，所述第二NMOS管的工作电压小于所述第四NMOS管的工作电压，所述第二NMOS管的阈值电压大于所述第四NMOS管的阈值电压；
所述差分放大电路的工作电压由所述第三NMOS管和所述第四NMOS管的工作电压决定，所述第三NMOS管和所述第四NMOS管的栅氧化层厚度越大、所述第三NMOS管和所述第四NMOS管的工作电压也越大、所述差分放大电路的工作电压也越大；
所述差分放大电路的两条差分放大支路之间的失配参数通过所述第一NMOS管和所述第二NMOS管的栅氧化层厚度进行调节，所述第一NMOS管和所述第二NMOS管的栅氧化层厚度越小、所述差分放大电路的两条差分放大支路之间的失配参数越小。
CN201410370454.8A 2014-07-30 2014-07-30 差分放大电路及运算放大器 Active CN104579206B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410370454.8A CN104579206B (zh) 2014-07-30 2014-07-30 差分放大电路及运算放大器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410370454.8A CN104579206B (zh) 2014-07-30 2014-07-30 差分放大电路及运算放大器

Publications (2)

Publication Number Publication Date
CN104579206A CN104579206A (zh) 2015-04-29
CN104579206B true CN104579206B (zh) 2017-08-08

Family

ID=53094571

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410370454.8A Active CN104579206B (zh) 2014-07-30 2014-07-30 差分放大电路及运算放大器

Country Status (1)

Country Link
CN (1) CN104579206B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106160683B (zh) * 2016-06-24 2019-04-09 上海华虹宏力半导体制造有限公司 运算放大器
CN108073218B (zh) * 2016-11-08 2019-12-03 中芯国际集成电路制造(上海)有限公司 运算放大器电路及带隙基准源
CN108683167B (zh) * 2018-07-03 2024-04-09 苏州锴威特半导体股份有限公司 一种pd设备的防浪涌电路
CN110492852B (zh) * 2019-09-17 2024-05-17 江苏润石科技有限公司 能提高运算放大器性能的差分输入结构
CN113726298B (zh) * 2021-11-02 2022-03-15 杭州洪芯微电子科技有限公司 一种全差分二级运算放大器电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0308000A1 (en) * 1987-09-14 1989-03-22 Koninklijke Philips Electronics N.V. Amplifier arrangement
US5942940A (en) * 1997-07-21 1999-08-24 International Business Machines Corporation Low voltage CMOS differential amplifier
CN1402425A (zh) * 2001-08-24 2003-03-12 株式会社东芝 差动放大电路以及液晶显示装置驱动用半导体集成电路
CN1555517A (zh) * 2001-01-31 2004-12-15 �����ɷ� 用于保持跨导除以负载电容为常量的偏置电路
CN101026358A (zh) * 2006-02-24 2007-08-29 日本电气株式会社 偏移消除放大器和其控制方法、以及使用其的显示装置
CN102208898A (zh) * 2010-03-29 2011-10-05 精工电子有限公司 差动放大电路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0308000A1 (en) * 1987-09-14 1989-03-22 Koninklijke Philips Electronics N.V. Amplifier arrangement
US5942940A (en) * 1997-07-21 1999-08-24 International Business Machines Corporation Low voltage CMOS differential amplifier
CN1555517A (zh) * 2001-01-31 2004-12-15 �����ɷ� 用于保持跨导除以负载电容为常量的偏置电路
CN1402425A (zh) * 2001-08-24 2003-03-12 株式会社东芝 差动放大电路以及液晶显示装置驱动用半导体集成电路
CN101026358A (zh) * 2006-02-24 2007-08-29 日本电气株式会社 偏移消除放大器和其控制方法、以及使用其的显示装置
CN102208898A (zh) * 2010-03-29 2011-10-05 精工电子有限公司 差动放大电路

Also Published As

Publication number Publication date
CN104579206A (zh) 2015-04-29

Similar Documents

Publication Publication Date Title
CN104579206B (zh) 差分放大电路及运算放大器
CN104393846B (zh) 运算放大器
CN101917168B (zh) 用于有源功率因数校正器中的高转换速率跨导放大器
CN105099379B (zh) 放大器输入级和放大器
CN100549898C (zh) 利用双向非对称缓冲器结构提高性能的ldo电路
US8390378B2 (en) Method and apparatus for broadband input matching with noise and non-linearity cancellation in power amplifiers
CN102331809A (zh) 一种具有栅极漏电补偿的电流镜电路
CN202503479U (zh) 高增益高电源抑制比ab类运算放大器
US9966912B2 (en) Amplifier circuit and amplifier arrangement
CN106330104A (zh) 一种高精度高动态范围的全差分放大器电路
US20190363679A1 (en) Negative capacitance circuits including temperature-compensation biasings
Valero et al. An ultra low-power low-voltage class AB CMOS fully differential OpAmp
US7408410B2 (en) Apparatus for biasing a complementary metal-oxide semiconductor differential amplifier
CN107968635A (zh) 电流回收型放大器及模拟电路
TWI463792B (zh) 具有過衝抑制功能的放大電路
CN106059516B (zh) 轨对轨运算放大电路及adc转换器、dcdc变换器和功率放大器
CN112825476B (zh) 一种运算放大器
CN102355212A (zh) 一种带电流补偿的轨到轨输入级
US20170241807A1 (en) Readout circuit
Castaño et al. Low-voltage rail-to-rail bulk-driven CMFB network with improved gain and bandwidth
CN109756192A (zh) 一种可靠的低压轨到轨跨导放大电路的输入级
CN107834986A (zh) 单级ab类运算跨导放大器及模拟电路
Kai et al. A 168 dB high gain folded cascode operational amplifier for Delta-Sigma ADC
US9209761B2 (en) Combined input stage for transconductance amplifier having gain linearity over increased input voltage range
CN112506259A (zh) 一种具有低输出电阻的cmos参考电压缓冲器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant