CN1555517A

CN1555517A - 用于保持跨导除以负载电容为常量的偏置电路

Info

Publication number: CN1555517A
Application number: CNA028061764A
Authority: CN
Inventors: S; S·巴扎贾尼; 2; J·戈德布拉特
Original assignee: Qualcomm Inc
Current assignee: Qualcomm Inc
Priority date: 2001-01-31
Filing date: 2002-01-30
Publication date: 2004-12-15
Anticipated expiration: 2022-01-30
Also published as: IL157141A; CN100380266C; EP1356356A2; JP4422408B2; CA2437193A1; US6407623B1; IL157141A0; BR0206834A; IL194326A; WO2002061519A3; CA2437193C; JP2004523830A; WO2002061519A2; HK1070146A1

Abstract

描述了一种通用于对运算放大器(110)偏置的偏置电路(126)，它保持跨导除以负载电容为常量(即，常数g_m/C_L)，而与温度和过程变化和体效应无关。偏置电路(126)包括一对电流源器件和一个开关电容器(SC)等效电阻器电路(136)，用于形成电流源器件之间的等效电阻。通过提供由作重叠固定时钟信号所计时的SC等效电阻器电路，使偏置电路的g_m/C_L大致保持恒定。因此在被偏置的运算放大器内保持固定带宽。当结合SC电路的运算放大器一起使用时，恒定带宽使SC电路无论温度和过程怎样变化都能以恒定的交换速度运行。此外，通过在偏置电路的电流源器件之间定位电阻等效电路(136)，消除电流源间的电压差动，从而消除任意阈值电压失配并补偿体效应变化。

Description

用于保持跨导除以负载电容为常量的偏置电路

发明背景

I.发明领域

本发明一般涉及集成电路，尤其涉及用于对开关电容器(SC)的运算放大器或其它使用NMOS或PMOS差分对的器件进行偏置的CMOS偏置电路。

II.相关技术描述

包含差分对的运算放大器在集成电路内通常作为如SC模拟信号处理电路的组件而被采用。为了确保运算放大器的某些特性无论温度变化或过程变化都大致保持恒定，偏置电路与运算放大器的差分对一起被采用。示例包括在用于保持运算放大器的差分对内的恒流或恒定跨导(g_m)的偏置电路。恒定的g_m比恒流更有效。对于SC电路中使用的运算放大器而言，SC电路的运算速度主要受到运算放大器的单位增益带宽的限制。更具体地说，SC电路的建立时间是运算放大器单位增益带宽的强函数，其中单位增益带宽由下式给出：

ω_{0} = \frac{g_{m}}{C_{L}},

式中：g_m是运算放大器的跨导，C_L是有效负载电容。

因此，改进SC电路的性能速度，并不需要只提供恒定g_m的偏置电路。相反，最好是提供恒定g_m/C_L的偏置电路。下面描述了用于运算放大器的各种常规偏置电路并且讨论了关于偏置电路而产生的单位增益带宽问题。

图1说明了适用于SC电路的示例性运算放大器10。运算放大器10包括一个NMOS器件差分对12和14的和一个PMOS电流镜器件差分对13和15的。如图所示，这四个器件连接在正电压源V_DD和节点A之间。NMOS器件对的栅极分别与一对电压输入线16和18相连。如图所示，输出线20与节点互连NMOS器件14和PMOS器件15相连。作为负载电容C_L的电容器21把输出信号耦合至外部负载22。为了确保诸如电流或g_m这样的某些电路特性无论温度或过程变化都能保持恒定，运算放大器用一个偏置信号来偏置，该偏置信号沿着偏置线25提供，并被施加于节点A和地之间所连接的附加NMOS器件24的栅极。

图2说明了图1的运算放大器与用于保持恒渡而与温度变化和过程的变化无关的偏置电路26的结合。偏置电路26包括与单独NMOS器件29结合的电流源27，而NMOS器件29作为电流镜而工作。采用该结构保持恒流与温度变化和过程的变化无关且与由电流源27提供的电流成正比。

然而，运算放大器的g_m未保持为常量。而图2的运算放大器的g_m由下式给出：

g_{m} = \frac{{2 I}_{0}}{v_{GS} - V_{T}}

式中，I₀是偏置电流，v_GS是器件12的栅源电压，V_T是器件12的阈值。V_T随温度和过程而改变。因此，g_m随着温度和过程的波动而改变。此外，对于大多数应用而言，负载电容(C_L)也随过程变化而改变约±10％。因此，用恒流源偏置的运算放大器的单位增益带宽会由于温度变化和过程波动所引起的g_m和C_L变化而引起明显的改变。因此，采用运算放大器的SC电路的速度性能会降级。

图3说明了图1的运算放大器10和与温度变化和过程的变化无关而保持恒定g_m的偏置电流30的结合。简言之，偏置电流包括分别连接在一对节点B和C及地之间的一对NMOS器件32和34。PMOS器件33和35的栅极与节点C相连。g_m调整电阻器36连接在NMOS器件34的源极和地之间。电阻器36一般位于芯片外，允许在芯片制造后再设定电阻。使用中，偏置电路30作为电流镜而工作，以产生一个偏置电流，它把运算放大器的NMOS器件12和14的g_m设成与g_m调整电阻器36的电阻成反比的量。如本领域中所公知的，偏置电路实际上是自偏置Widlar电流源的MOS型式。

这样，图3的偏置电路大致确保了运算放大器的gm不随过程和温度的变化(至少一阶)而改变。更具体地说，电路的Kirchoff电压电平由下式给出：

I₀R+v_GS2＝v_GS1

假定漏极饱和电流的二次方程式为：

v_{GS} - v_{T} = \sqrt{(Id) / (\frac{1}{2} μ C_{OX} \frac{W}{L})}

如果假定偏置电路的器件32和34的阈值电压相等(忽略体效应)，则：

v_GS1-V_T＝2(v_GS2-V_T)

因此：

I_{0} R = \frac{1}{2} (V_{GSI} - V_{T})

且从而，

g_{m} = \frac{{2 I}_{0}}{v_{GSI} - V_{T}} = \frac{1}{R}

这样，不考虑体效应，运算放大器器件的g_m仅与g_m调整电阻器36的电阻成正比。不幸的是，在实际集成电路中，体效应会形成重要问题。简言之，体效应与源极和衬底间的电压差所引起的阈值电压V_T的变化有关。电压阈值中的变化与源极和衬底间电压的平方根成正比。

在图3的电路中，阈值电压中的变化导致两个独立问题。第一个问题是由偏置电路的NMOS器件32和34的源极电压的变化所产生的。由于NMOS器件34的源极连接着器件32的不同电压，因此gm并非简单的与电阻器36的电阻成正比，而是由下式给出：

g_{m} = \frac{1 + \sqrt{1 + 2 \cdot B \cdot R \cdot vterr}}{2 R}

其中

B = μ_{n} Cox \frac{W}{L}

这个g_m的公式可以从下面方程组中导出：

v_gs1＝v_g2+I·R-v_terr

且由于

vgs = \sqrt{2 \cdot \frac{I}{B}} - v_{T 0}

其中

B = μ_{n} Cox \frac{W}{L}

于是

\sqrt{2 \cdot \frac{I}{B}} = \frac{1}{2} \sqrt{2 \cdot \frac{I}{B}} + I \cdot R - vterr

求出

\sqrt{I} = \frac{\frac{1}{\sqrt{2 \cdot B}} + \sqrt{\frac{2}{B} + R \cdot vterr}}{2 R}

得到

g_{m} = \sqrt{2 \cdot B \cdot I}

最后

g_{m} = \frac{1 + \sqrt{1 + 2 \cdot B \cdot R \cdot vterr}}{2 R}

第二个体效应问题是由于偏置电路的器件32和34以及运算放大器的器件12和14之间的绝对差异而产生的。偏置电路中产生的绝对电流与阈值电压成正比，因此源电压间的任意变化都会导致不同的g_m值。由于固定了运算放大器的输入共模电压，因此器件12和14的源电压会随过程而改变，产生无径迹的g_m。结果，温度变化和过程的变化并没有得到图1所示CMOS偏置电路完全补偿，这导致运算放大器g_m的变化。因而，单位增益带宽再次受到影响。

美国专利号6323725、题为“Constant Transconductance Bias Circuit havingBody Effect Cancellation Circuitry”中说明了一种改进的恒定g_m偏置电路，它除了补偿由温度或过程的引起的变化之外，还补偿由体效应引起的变化，从而提供了恒定的g_m。然而，如上所述，结合运算放大器的SC电路的速度性能受到运算放大器单位增益带宽的限制。即使有提供恒定g_m的偏置电路，单位增益带宽可能仍然随偏置电路负载电容(C_L)的变化而改变。因而，非常希望为运算放大器或采用NMOS差分对的其它器件的使用能提供一种改进的偏置电路，它与温度和过程的变化并且无论体效应都保持实质上恒定的g_m/C_L，这主要针对本发明的目的。

发明概述

按照本发明的第一方面，为了保持无论温度和过程变化都恒定的g_m/C_L，提供了一种适用于偏置差分对的偏置电路，例如，用于运算放大器的NMOS差分对。偏置电路包括一对电流源器件和用于形成电流源器件间的等效电阻的电阻等效电路。电阻等效电路包括在连接这对电流源器件的采样节点及地之间相连的采样电容器。第一时钟输入连接在采样节点和第一电流源器件之间，第二时钟输入连接在采样节点和第二电流源器件之间。第一和第二时钟输入以预定的采样频率提供非重叠的时钟信号，从而建立电阻等效。电压设置电路与电阻等效电路相连，用于在电路上施加一电压而使偏置电路产生偏置信号。偏置线把该偏置信号传递至被偏置的差分对。

通过对上述具有电阻等效电路的偏置电路提供预定频率的非重叠信号，偏置电路的g_m/C_L可保持基本恒定，从而在被偏置的差分对内保持固定的带宽。当与SC电路的运算放大器一起使用时，恒定带宽使SC电路能与温度和过程的变化无关而以恒定的开关速度运行。

此外，通过在偏置电路的电流源器件之间定位电阻等效电路，MOSFET的源漏极间的电压差可以消除，从而消除了任何阈值电压失配。因而，会影响阈值电压的体效应变化也不会引起偏置电路g_m/C_L中的显著变化。为了基本上消除偏置电路电流源器件的源极端以及差分对源极之间的绝对差，可能还提供了源极跟随电路，从而进一步减少由体效应引起的g_m/C_L中的变化。

按照本发明的第二方面，提供了对差分对偏置所用的杂散不敏感偏置电路，其中保持基本恒定的g_m/C_L，且偏置电路的带宽中心频率不会漂移。偏置电路包括一对电流源器件和一个用于形成电流源器件间的等效电阻的电阻等效电路。等效电路包括在第一和第二电流源器件的栅极间相连接的电容器。第一时钟输入连接在电容器的第一端和第一电流源器件的栅极之间，并且还连接在电容器的第二终端和第二电流源器件的栅极之间。第二时钟输入连接在电容器的第一端和地之间，并且还连接在电容器的第二端和地之间。第一和第二时钟输入提供了具有预定采样频率的非重叠时钟信号，以建立电阻等效。

如上所述，通过提供与电容器相连的两组时钟信号输入，可以保持恒定的g_m/C_L而没有显著漂移。电流源的源极端间的电压差也被消除，从而补偿了体效应变化。如同本发明的第一方面一样，可以并行采用一对电阻等效电路，而非仅用一个来帮助消除可能会影响恒定g_m/C_L偏置的寄生电容效应。为了能基本消除偏置电路电流源器件的源极终端以及差分对源极之间的绝对差，还可提供源极跟随电路，从而进一步减少由体效应引起的g_m/C_L中的变化。

按照本发明的第三方面，为保持基本恒定的g_m/C_L而提供了对差分对偏置使用的另一偏置电路。该偏置电路包括一对电流源器件和一个电容器。第一时钟输入连接在电容器的第一端和来自偏置差分对的电流输出线输出之间。第一时钟输入还被连接在电容器的第二终端和共模电压输入线之间。第二时钟输入连接在电容器的第一端和正电压基准线之间，并且还连接在所述电容器的第二端和负电压基准线之间。第三时钟输入连接在所述电容器的第一端和地之间，并且还连接在所述电容器的第二端和地之间。第一、第二和第三时钟输入以预定的采样频率提供了互不重叠的时钟信号，从而建立了电阻等价。

如上所述，通过提供与开关电容器相连的三组时钟信号输入，可以保持恒定的g_m/C_L而没有显著漂移，可能由寄生电容引起的变化也基本上得以避免。还可提供源极跟随电路来基本消除偏置电路电流源器件的源极以及差分对的源极之间的任意绝对差，从而减少由体效应引起的g_m/C_L中的变化。

提供了本发明的方法和装置实施例。

附图简述

通过以下结合附图的详细描述，本发明的特征、性质和优点将变得更加明显，附图中相同的元件采用相同的标识，其中：

图1说明了适用于SC电路的常规运算放大器。

图2说明了图1所示的运算放大器以及恒流偏置电路。

图3说明了图1所示的运算放大器以及恒定g_m偏置电路。

图4说明了按照本发明第一示例性实施例配置的带有恒定g_m/C_L偏置电路的运算放大器，其中采用了单个阻抗等效电路以及一对非重叠时钟信号。

图5说明了按照本发明第二示例性实施例配置的带有恒定gm/CL偏置电路的运算放大器，其中采用了一对对称的阻抗等效电路以及一对非重叠时钟信号。

图6说明了按照本发明第三示例性实施例配置的带有恒定g_m/C_L偏置电路的运算放大器，其中采用了一个杂散不敏感的阻抗等效电路以及一对非重叠时钟信号。

图7说明了按照本发明第四示例性实施例配置的带有恒定g_m/C_L偏置电路的运算放大器，其中采用了一对对称的杂散不敏感阻抗等效电路以及一对非重叠时钟信号。

图8说明了按照本发明第五示例性实施例配置的带有恒定g_m/C_L偏置电路的运算放大器，其中采用了一个阻抗等效电路以及三组非重叠时钟信号。

优选实施例的详细说明

现在将参考附图说明本发明的示例性实施例。这些实施例主要讨论了偏置电路，这些偏置电路用于对SC电路的单端或差分对CMOS运算放大器进行偏置。然而，本发明的原理应用于诸如套筒式、折叠级联、两极性分离、及多级运算放大器这样的其它运算放大器拓扑逻辑，以及应用于采用差分对的其它器件。同样，这里说明了特定实施例，涉及带有NMSO差分对的运算放大器。本发明的方面也可以应用于采用PMOS差分对的器件。

图4说明了适用于带有NMOS差分对的运算放大器110所使用的恒定g_m/C_L偏置电路126。运算放大器110包括一个NMOS器件112和114的差分对以及一个PMOS器件113和115的差分对，它们并联连接在正电压源V_DD和节点A之间。NMOS器件对的栅极分别与一对电压输入线116和118相连。如图所示，输入线120与节点互连器件114和器件115相连。提供C_L的等效负载电容的电容器120将输出信号与外部负载121相耦合。运算放大器工作以放大沿着线116和118接收到的信号间的任意电压差。表示这些差值的输出信号沿着输出线120输出。另一NMOS器件124连接在差分NMOS对的源极和地之间，用于接收偏置信号来补偿过程、温度和体效应变化，而仍提供恒定的g_m/C_L。

偏置电路126以电流镜工作，以提供由运算放大器110使用的偏置信号。偏置电路126包括在节点B和C及地之间并联的一个NMOS器件128和130初级对。偏置电路还包括在节点B和C及正电压源之间并联的一对初级PMOS器件132和134。初级NMOS器件的栅极交叉耦合至节点B。初级NMOS器件的栅极交叉耦合至节点C。如图所示，阻抗等效电路136连接在初级NMOS器件128和130的栅极之间。阻抗等效电路包括采样电容器137和一对输入时钟信号开关139和140，它们提供固定频率非重叠时钟采样信号ck1和ck2。如图4所示，采样时钟ck1和ck2是非重叠的。

为了确保产生偏置信号，电压降交叉电路136是必需的。因而，偏置电路126内提供了电压设置电路。电压设置电路包括一对次级NMOS器件141和142，其源极与地相连，还包括一对次级PMOS器件144和146，其源极与正电压源相连。次级NMOS器件的栅极连接在一起。次级PMOS器件的栅极连接在一起并且连结到初级PMOS器件的栅极。次级PMOS器件144的漏极连结到节点B。次级NMOS器件140的漏极连结到初级NMOS器件130的栅极。次级器件142和146的漏极连接在一起。最后，次级NMOS器件140和142的栅极交叉耦合至节点D，与器件142和146的漏极互连。采用这种结构，各种次级NMOS器件和PMOS器件都具有电流镜的功能，用于产生电阻等效电路上的电压，从而确保通过SC电阻器等效电路的电流。

这样，图4的偏置电路包括由固定频率采样时钟信号驱动的电阻等效电路，而非在某些常规偏置电路中可见的简单电阻器。因此，实现了恒定的g_m/C_L而不是仅实现恒定的g_m。更具体地说，由电路136提供的等效电阻值为：

R = \frac{1}{f_{s} C}

式中f_s是两个输入时钟的采样频率，C是采样电容器137的电容。在该电路中，在稳态时，g_m的值为1/R，因此

g_{m} = \frac{1}{R} = f_{s} C_{L}

或者，

\frac{g_{m}}{C_{L}} = w_{0} = f_{s}

因而，运算放大器的单位增益带宽由采样时钟频率建立，它一般是很稳定的量。通过固定单位增益带宽，使运算放大器的建立时间恒定。同样，w₀固定，从而不需要与之相关的边缘和额外功耗。偏置发生器内的g_m和C_L都分别被优先选择为运算放大器和负载的g_m的尺寸变化型式，从而节约功率。同样，注意到偏置电路不需要使用芯片外的电阻器或其它芯片外的组件，并且能通过使用简单数字分频器实现其可编程。

此外，由于是在初级NMOS器件的栅极之间而非在一个NMOS器件和地之间形成等效电阻，因此使两个初级NMOS器件的阈值电压基本上相等。因而，可能引起g_m/C_L随阈值电压而变化的上述体效应变化不会发生。因此，电路的g_m/C_L基本上免受除温度和过程变化之外基于阈值电压差异的体效应变化的影响。

为了进一步减少由体效应引起的g_m/C_L的变化，还提供了源极跟随电路。源极跟随电路帮助减少可能由于偏置电路初级NMOS器件的和运算放大器NMOS器件的源极电压之间的差异引起的变化。源极跟随电路包括一对次级NMOS器件150和152，其源极与地相连，还包括连接在器件152和正电压源之间的单个次级PMOS器件154。源极跟随电路另外包括另一个NMOS器件156，如图所示，它连接在正电压源和NMOS器件150的漏极之间。器件156的栅极与共模电压输入线158相连，用于接收与沿着线116提供给运算放大器的信号相关的共模电压。

采用这种结构，源极跟随电路工作以使偏置电路初级NMOS器件的源极电压与运算放大器NMOS器件的源极电压相等。因此，由偏置电路产生的偏置电流信号基本不受到过程和温度变化以及体效应变化的影响，体效应可能导致源极电压失配。偏置电流线138使次级NMOS器件150和152的栅极与运算放大器的偏置器件114的栅极互连，用于把偏置电流耦合至运算放大器。

这样，图4说明了一个偏置电路，它不仅提供无论过程和温度变化基本上都恒定的g_m/C_L，还弥补了体效应。在一个特定实施例中，初级NMOS器件128和初级PMOS器件132和134的宽长比均为W/L，初级NMOS器件130的宽长比为4W/L。次级NMOS器件的宽长比也为4W/L。次级PMOS器件的宽长比为W/L。器件152和154的宽长比为W/L。器件150的宽长比为5W/L，器件156的宽长比为2W/L。

如上所述，图4的偏置电路包括单个电阻等效电路。图5说明了另一实施例126’，其中并联提供了一对电阻等效电路来帮助减少寄生电容效应。图5的偏置电路类似于图4的偏置电路，下面仅详细说明有关差异。

图5的偏置电路包括一对电阻等效电路136₁和136₂。电阻等效电路分别包括采样电容器137₁和137₂，并且两者都有一对输入时钟信号开关139₁和139₂及140₁和140₂。输入时钟开关139₁和139₂分别接收固定频率非重叠时钟采样信号ck1和ck2。输入时钟开关141₁和141₂分别接收固定频率非重叠时钟采样信号ck2和ck1。这样，图5的偏置电路包括一对电阻等效电路，具有彼此相反的采样时钟ck1和ck2。根据这种配置，当另一电路的开关电容器正在放电时，将加载第一电阻等效电路的开关电容器，反之亦然。

图6和7说明了SC电路的运算放大器或者其它包含NMOS差分对的器件所使用的杂散不敏感的偏置电路。图6和7的偏置电路类似于图4和5的偏置电路，下面将详细说明仅有的差异。相同的元件用加上100的参考数字来表示。

图6的杂散不敏感偏置电路包括它有两个ck1信号输入和两个ck2信号输入的单个电阻等效电路236，及单个开关电容器。更具体地说，电阻等效电路236包括连接在一对ck1时钟信号输入239A和239B之间的开关电容器237，时钟信号输入又分别与初级NMOS器件228和230的栅极相连。电路236另外包括一对ck2信号输入240A和240B，它们把电容器237的另一终端连接至节点E，如图所示，节点E连接至初级NMOS器件的源极。

采用这种结构，当ck1激活时，开关电容器237与初级NMOS器件的栅极相耦合。然而，当时钟信号ck2激活时，开关电容器与初级NMOS器件的源极相耦合。因此，提供了一种对称的结构，且时钟信号内的变化不会引起由偏置电路产生的偏置信号中的任意净变化。因此，偏置电路基本对杂散不敏感。

图7说明了杂散不敏感偏置电路226’，它与图6的电路类似，但其中提供了一对电阻等效电路来减少寄生电容效应。简言之，一对电阻等效电路236₁和236₂并联。等效电阻电路2361包括单独开关的电容器237₁以及一对ck1时钟输入开关239A₁和239B₁及一对ck2时钟开关240A1和240B₁，它们如图配置。电阻等效电路237₂包括单独开关的电容器2372以及一对ck2时钟输入开关239A₂和239B₂及一对ck1时钟输入开关240A₂和240B₂，它们如图配置。电路236₁的开关239A₁和239B₁接收ck1时钟信号，而电路236₂的开关239A₂和239B₂接收ck2时钟信号。同样，电路236₁的开关240A₁和240B₁接收ck2时钟信号，而电路236₂的开关240A₂和240B₂接收ck1时钟信号。

因此，图7的偏置电路提供了一对对称阻抗等效电路，具有用于基本消除可能由寄生电容引起的任意效应的相反时钟输入。

这样已说明了采用一对固定非重叠输入时钟信号的恒定g_m/C_L偏置电路的各种实施例，时钟信号用于开关电容器以建立等效电阻。下面将参考图8说明一实施例，其中采用了三个互不重叠的输入时钟信号ck1、ck2和ck3。图8的的偏置电路类似于图4-7的偏置电路，下面仅说明有关差异。同样，相同的元件用增加100的参考数字来表示。

图8说明了适用于运算放大器310所使用的偏置电路326，其中偏置电路包括具有单个开关电容器337的单个电阻等效电路336。然而，不同于上述实施例中电阻等效电路和开关电容器在偏置电路初级NMOS器件的栅极间直接耦合，图8的偏置电路的电阻等效电路可能是分开的。更具体地说，开关电容器337连接在一对ck1时钟信号输入开关339A和339B、一对ck2时钟输入开关341A和341B、及一对ck3时钟输入开关343A和343B之间。沿着线320提供的运算放大器的输出与ck1开关339A相连。输入NMOS器件358的共模电压信号输入也与ck1开关339B相连。沿着线336提供给运算放大器的正电压参考信号也与ck2时钟开关341B相连。ck3时钟开关343A和343B都与地相连。最后，沿着线316和318提供的正和负电压参考信号也都分别与初级NMOS器件328和330的栅极相连。

采用这种结构，单位增益带宽运算放大器由采样时钟频率所确定，这是一个很稳定的量。为了节约功率，偏置发生器内的g_m和采样电容器C_L都可被选作为运算放大器g_m和负载的时变化型式。这样，上述分析至少为稳态实现了恒定的g_m/C_L。根据实现方式，非线性效应可能在达到稳态前发生。然而，这些非线性效应基本不会影响最终建立的g_m/C_L偏置。

这样，已经说明了运算放大器或其它采用差分对的器件所使用的恒定g_m/C_L偏置电路的各种改进。主要讨论了与采用差分NMOS对有关的器件。这些改进工作可以基本消除可能由温度变化、过程变化或体效应所引起的变化。也可能提供电路的其它特征和优点。在采用差分PMOS对的器件内也可以利用这些改进。在这方面，在上述各种电路内，可能用PMOS器件代替NMOS器件，反之亦然。然而，特定的器件大小、工作电压等对于差分PMOS的实现可能是不同的。

上述优选实施例的描述使本领域的技术人员能制造或使用本发明。这些实施例的各种修改对于本领域的技术人员来说是显而易见的，这里定义的一般原理都可以应用于其它实施例中而不需要使用创造能力。因此，本发明并不限于这里示出的实施例，而要符合与这里揭示的原理和新颖特征一致的最宽泛的范围。

Claims

1.一种用于差分对中的偏置电路，所述偏置电路的特征在于包括：

用于产生包括栅极互连的一对晶体管器件的源电流的装置；

用于在所述晶体管器件对的栅极间形成等效电阻的装置，所述用于形成等效电阻的装置包括用于提供电容的装置和以固定的预定采样频率把提供电容的装置选择性地耦合至所述晶体管器件对的所述栅极以建立等效电阻的装置；

在所述用于形成等效电阻的装置两端施加电压的装置，使所述用于产生源电流的装置还能产生一偏置电流，该偏置电流与由所述用于形成电阻的装置所形成的电阻成正比；以及

用于把偏置电流施加在差分对上的装置。

2.如权利要求1所述的偏置电路，其特征在于，所述晶体管器件是NMOS器件。

3.如权利要求2所述的偏置电路，其特征在于，所述用于产生源电流的装置包括：

分别在第一和第二节点及地之间并联连接的第一和第二NMOS器件；以及

分别在第一和第二节点及正电压源之间并联连接的第一和第二PMOS器件；其中

所述第一和第二NMOS器件的栅极连接在一起并进一步连接至第一节点；

所述第一和第二PMOS器件的栅极连接在一起并进一步连接至第二节点。

4.如权利要求3所述的偏置电路，其特征在于，所述用于形成等效电阻的装置包括：

电容器，在连接所述第一和第二NMOS器件的采样节点和地之间相连；以及

第一时钟输入，连接在采样节点和所述第一NMOS器件的所述栅极之间，及第二时钟输入，连接在采样节点和第一NMOS器件的所述栅极之间；其中

所述第一和第二时钟输入以预定的采样频率提供非重叠时钟信号。

5.如权利要求3所述的偏置电路，其特征在于，所述用于形成电阻的装置包括：

第一电容器，在连接所述第一和第二NMOS器件的栅极的第一采样节点和地之间相连；以及

第一时钟输入，连接在第一采样节点和所述第一NMOS器件的栅极之间，及第二时钟输入，连接在第一采样节点和所述第一NMOS器件的所述栅极之间；

第二电容器，在连接所述第一和第二NMOS器件的栅极的第二采样节点和地之间相连；以及

第三时钟输入，连接在第二采样节点和所述第一NMOS器件的所述栅极之间，及第四时钟输入，连接在第二采样节点和所述第一NMOS器件的所述栅极之间，其中

所述第一和第二时钟输入是以预定的采样频率所提供非重叠时钟信号，所述第三和第四时钟输入是以预定的采样频率所提供非重叠时钟信号。

6.如权利要求3所述的偏置电路，其特征在于，所述用于形成电阻的装置包括：

电容器，连接在所述第一和第二NMOS器件的栅极之间；以及

第一时钟输入，连接在所述电容器的第一端和所述第一NMOS器件的所述栅极之间，并且还连接在所述电容器的第二端和所述第二NMOS器件的所述栅极之间；

第二时钟输入，连接在所述电容器的第一端和地之间，并且还连接在所述电容器的第二端和所述地之间，其中所述第一和第二时钟输入是以预定的采样频率所提供非重叠时钟信号。

7.如权利要求3所述的偏置电路，其特征在于，所述用于形成电阻的装置包括：

第一电容器，连接在所述第一和第二NMOS器件的栅极之间；以及

第一时钟输入，连接在所述第一电容器的第一端和所述第一NMOS器件的所述栅极之间，并且还连接在所述第一电容器的第二端和所述第二NMOS器件的所述栅极之间；

第二时钟输入，连接在所述第一电容器的第一端和地之间，并且还连接在所述第一电容器的第二端和所述地之间；

第二电容器，连接在所述第一和第二NMOS器件的栅极之间；

第三时钟输入，连接在所述第二电容器的第一端和所述第一NMOS器件的所述栅极之间，并且还连接在所述第二电容器的第二端和所述第二NMOS器件的所述栅极之间；

第四时钟输入，连接在所述第二电容器的第一端和地之间，并且还连接在所述第二电容器的第二端和所述地之间；其中

所述第一和第二时钟输入以预定的采样频率提供非重叠时钟信号，且所述第三和第四时钟输入以预定的采样频率提供非重叠时钟信号。

8.如权利要求3所述的偏置电路，其特征在于，在用于形成电阻的所述装置上施加电压的所述装置包括：

第三NMOS器件，连接在所述第一NMOS器件的栅极和地之间；

第四NMOS器件，连接在第三节点和地之间；

第三PMOS器件，连接在第一节点和正电压源之间；以及

第四PMOS器件，连接在第三节点和正电压源之间；其中

第三和第四NMOS器件的栅极连接在一起并进一步连接至第二节点。

9.如权利要求1所述的偏置电路，其特征在于，用于把偏置电压施加于差分对的所述装置包括：

偏置线，用于把电流源器件对的源极连接至差分对。

10.一种适用于对差分对偏置的偏置电路，其特征在于，所述偏置电路包括：

一对电流源器件；

电容器；

第一时钟输入，连接在所述电容器的第一端和被偏置差分对的电流输出线之间，所述第一时钟输入还连接在所述电容器的第二终端和共模输入电压线之间；

第二时钟输入，连接在所述电容器的第一端和正电压参考信号线之间，并且还连接在所述电容器的第二端和负电压参考信号线之间；

第三时钟输入，连接在所述电容器的第一端和地之间，并且还连接在所述电容器的第二端和所述地之间；

其中所述第一、第二时钟和第三输入以预定的采样频率提供了互不重叠的时钟信号；以及

偏置线，用于把电压输出从电流源器件对连接至差分对。

11.一种适用于对差分对偏置的偏置电路，所述偏置电路的特征在于包括：

栅极互连的一对电流源器件；

电阻等效电路，用于在所述电流源器件对的栅极间形成等效电阻，且电阻等效电路包括采样电容器和开关电路，后者用于以预定的采样频率把采样电容器耦合至电流源器件对的栅极，以建立等效电阻；

与所述电阻等效电路相连的电压设置电路，用于在所述电阻等效电路上施加一个电压；以及

偏置线；用于把电压输出从电流源器件对连接至差分对。

12.如权利要求11所述的偏置电路，其特征在于，所述电阻等效电路包括：

电容器，在连接所述电流源器件对的采样节点和地之间相连；以及

第一时钟输入，连接在采样节点和所述第一电流源器件之间，及第二时钟输入，连接在采样节点和所述第二电流源器件之间，其中所述第一和第二时钟输入以预定的采样频率提供非重叠时钟信号。

13.如权利要求11所述的偏置电路，其特征在于，所述电阻等效电路包括：

电容器，连接在所述第一和第二电流源器件的栅极之间；以及

第一时钟输入，连接在所述电容器的第一端和所述第一电流源器件的所述栅极之间，并且还连接在所述电容器的第二端和所述第二电流源器件的所述栅极之间；

第二时钟输入，连接在所述电容器的第一端和地之间，并且还连接在所述电容器的第二端和所述地之间；其中

14.如权利要求11所述的偏置电路，其特征在于，所述电流源器件对包括第一和第二NMOS器件。

15.如权利要求14所述的偏置电路，其特征在于，所述电阻等效电路包括：

第二电容器，连接在所述第一和第二NMOS器件的栅极之间；

16.如权利要求14所述的偏置电路，其特征在于，所述电流源器件对包括分别在第一和第二节点及地之间并联连接的第一和第二NMOS器件；以及

其中所述偏置电路还包括分别在第一和第二节点及正电压源之间并联连接的第一和第二PMOS器件；其中

所述第一和第二NMOS器件的栅极连接在一起并进一步与第一节点相连；且其中

所述第一和第二PMOS器件的栅极连接在一起并进一步与第二节点相连。

17.如权利要求16所述的偏置电路，其特征在于，所述电压设置电路包括：

第三NMOS器件，连接在所述第一NMOS器件的栅极和地之间；

第四NMOS器件，连接在第三节点和地之间；

第三PMOS器件，连接在第一节点和正电压源之间；以及

第四PMOS器件，连接在第三节点和正电压源之间；其中

第三和第四NMOS器件的栅极连接在一起并进一步连接至第三节点；且

第三和第四PMOS器件的栅极连接在一起并进一步连接至第二节点。

18.如权利要求17所述的偏置电路，其特征在于，所述差分对包括：

在第四节点和正电压源间并联连接的第五和第六NMOS器件，其中第五和第六NMOS器件的栅极分别与第一和第二输入线相连；以及

连接在第四节点和地之间的第七NMOS器件，其中第七NMOS器件的栅极通过偏置线与偏置电路相连。

19.如权利要求16所述的偏置电路，其特征在于，所述偏置线与第五节点相连，该第五节点连接在第一和第二NMOS器件与地之间。

20.如权利要求14所述的偏置电路，其特征在于，还包括与第一和第二NMOS器件的源极相连的源极跟随电路，其中源极跟随电路具有设置在输入差分对的共模电压上的栅极电压。

21.如权利要求20所述的偏置电路，其特征在于，所述源极跟随电路包括：

八个NMOS器件，在正电压源与第一和第二NMOS器件的源极之间相连，且其栅极与共模电压输入线相连；

第九NMOS器件，连接在第一和第二NMOS器件与地之间；

第十NMOS器件和第五上拉器件，串联连接在正电压源和地之间；其中

第九和第十NMOS器件的栅极连接在一起并且还与第六节点相连，第六节点连接在第五PMOS器件和第十NMOS器件之间；且

第九NMOS器件的漏极连接至第三和第四NMOS器件的源极。