KR101080560B1 - 트랜스컨덕턴스 조정 회로 - Google Patents

트랜스컨덕턴스 조정 회로 Download PDF

Info

Publication number
KR101080560B1
KR101080560B1 KR1020040072870A KR20040072870A KR101080560B1 KR 101080560 B1 KR101080560 B1 KR 101080560B1 KR 1020040072870 A KR1020040072870 A KR 1020040072870A KR 20040072870 A KR20040072870 A KR 20040072870A KR 101080560 B1 KR101080560 B1 KR 101080560B1
Authority
KR
South Korea
Prior art keywords
voltage
current
circuit
transistors
conversion circuit
Prior art date
Application number
KR1020040072870A
Other languages
English (en)
Other versions
KR20050027155A (ko
Inventor
가또히데따까
하세가와야스마사
세가미마사히로
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20050027155A publication Critical patent/KR20050027155A/ko
Application granted granted Critical
Publication of KR101080560B1 publication Critical patent/KR101080560B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—DC amplifiers in which all stages are DC-coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—DC amplifiers in which all stages are DC-coupled
    • H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
    • H03F3/345—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with field-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Networks Using Active Elements (AREA)
  • Optical Recording Or Reproduction (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 칩 점유 면적을 늘리지 않고, 트랜스컨덕턴스의 조정 대상인 필터의 주파수 가변 범위를 넓히며, 또한 그 주파수 특성을 고정밀도로 설정하는 것을 목적으로 한다. 이를 위해, 전압 전류 변환 회로(2)에 의해 V1 변환하여 출력되는 전류 ΔI를 저항 Rext에 의해 변환한 전압과 V2의 전압차를 전압 전류 변환 회로(4)에 의해 전류로 변환하고, 이 전류를 전류 전압 변환 회로(6)에 의해 전압으로 변환하며, 이 전압을 전압 전류 변환 회로(2)로 귀환하여, 상기 전압차가 0으로 되도록 전압 전류 변환 회로(2)의 트랜스컨덕턴스를 제어함으로써 얻어지는 전압을, RC형 1차 필터(52)의 바이어스원에 공급함으로써, 칩 점유 면적을 늘리지 않고, 트랜스컨덕턴스의 조정 대상인 필터의 주파수 가변 범위를 넓히며 또한 그 주파수 특성을 고정밀도로 설정할 수 있다.
Figure R1020040072870
전압 전류 변환 회로, 트랜스컨덕턴스, RC형 1차 필터, 조정 회로, 버퍼

Description

트랜스컨덕턴스 조정 회로{TRANSCONDUCTANCE ADJUSTING CIRCUIT}
도 1은 본 발명의 제1 실시예에 따른 트랜스컨덕턴스 조정 회로의 구성을 도시한 회로도.
도 2는 도 1에 도시한 트랜스컨덕턴스 조정 회로에 의한 필터의 주파수 특성 조정 범위를 나타낸 도면.
도 3은 본 발명의 제2 실시예에 따른 트랜스컨덕턴스 조정 회로의 구성을 도시한 회로도.
도 4는 본 발명의 제3 실시예에 따른 트랜스컨덕턴스 조정 회로의 구성을 도시한 회로도.
도 5는 종래의 RC형 1차 필터의 구성예를 나타낸 회로도.
도 6은 종래의 트랜스컨덕턴스 조정 회로의 구성을 도시한 회로도.
도 7은 종래의 트랜스컨덕턴스 조정 회로의 다른 구성예를 나타낸 회로도.
도 8은 종래의 트랜스컨덕턴스 조정 회로의 다른 구성예를 나타낸 회로도.
<도면의 주요 부분에 대한 부호의 설명>
2, 4 : 전압 전류 변환 회로
6 : 전류 전압 변환 회로
8 : 버퍼
10 : 전압 발생 회로
12 : 가변 전류원
50, 52 : RC형 1차 필터
80, 82, 84 : gm 조정 회로
Rext : 저항
M1∼M15 : 트랜지스터
본 발명은 RC형 1차 필터의 주파수 특성을 제어하는 트랜스컨덕턴스(transconductance) 조정 회로에 관한 것이다.
종래에 광 디스크 장치 등에서는, 광 픽업으로부터 출력된 아날로그 신호를 고역 통과 필터와 저역 통과 필터를 조합하여 이퀄라이즈함으로써 파형 정형이 행해지고, 그 후 디지털 신호화된다. 그러한 필터로서 종래에 예를 들면 도 5에 도시한 바와 같은 회로가 이용되고 있다.
도 5에서, RC형 1차 필터(이후 단순히 필터라 함)(50)는 입력 차동쌍을 N채널의 트랜지스터 N1과 N2로 형성하고, N채널의 트랜지스터 N3과 N4는 그 바이어스원으로서 구동된다. 트랜지스터 N1과 N2의 소스 단자 사이에는 캐패시턴스 C1이 접속되어 있으며, 이들 트랜지스터 N1과 N2의 소스 단자를 차동 출력으로 함으로써, 이들 소스 단자의 임피던스(즉, 트랜스컨덕턴스 gm의 역수)와 캐패시턴스 C1로 소위 RC형의 1차 저역 통과 필터를 구성한다.
또한, 트랜지스터 N1과 N2의 드레인 단자에는 이들 트랜지스터 N1과 N2와 동일한 W/L 사이즈를 갖는 N채널의 트랜지스터 N5와 N6을 게이트와 드레인 단자를 단락한 부하로서 접속하고, 그 각각의 부하(트랜지스터 N1과 N2의 드레인 단자)로부터 차동 출력을 추출함으로써 RC형의 1차의 고역 통과 필터를 구성할 수 있다.
상기한 바와 같은 구성의 필터(50)에서는, 트랜지스터 N3, N4의 드레인 전류가 안정되어 있지 않으면, 트랜스컨덕턴스 gm이 안정되지 않고, 그 때문에 트랜지스터 N1과 N2의 소스 단자의 임피던스가 불안정해져서, 필터의 주파수 특성이 불안정해지게 된다. 이 때문에, 트랜지스터 N3, N4의 드레인 전류의 안정화가 매우 중요하게 된다. 또한, 한편으로는 상기 필터의 컷오프 주파수를 가변하는 경우에는 트랜지스터 N3, N4의 드레인 전류를 제어함으로써 트랜스컨덕턴스 gm을 변화시켜 원하는컷오프 주파수를 설정할 수 있다.
따라서, 상기한 바와 같은 필터(50)는 고역 통과 필터와 저역 통과 필터 중 어디에서도 사용할 수 있으며, 또한 그 컷오프 주파수를 트랜지스터 N3, N4의 드레인 전류를 제어함으로써 변경할 수 있다. 또한, 재생 배속을 변화시킨 경우에 파형 정형 회로의 주파수 특성을 재생 배속에 따라 변화시켜야만 하며, 그 경우에도 트랜지스터 N3, N4의 드레인 전류를 변화시켜 대응할 수 있기 때문에, 상술한 광 픽업으로부터의 아날로그 신호의 파형 정형 회로에 이용하는 데 매우 적합하다.
그러나, 상기 도 5에 도시한 필터(50)는 트랜스컨덕턴스 gm을 설정값대로 일정하게 하는 것이 매우 중요하며, 그 조건을 충족시키는 바이어스가 트랜지스터 N3 과 N4에 필요하게 되기 때문에, 이 바이어스를 공급하는 트랜스컨덕턴스 조정 회로(gm 조정 회로)와 조합하여 이용되며, 도 6은 그 경우의 예를 나타낸 회로도이다.
도 6에서, gm 조정 회로(60)는 P채널의 트랜지스터 P1∼P4와, N채널의 트랜지스터 N7∼N10과, 트랜지스터 N8의 소스 저항인 저항 R1을 갖고 구성되어 있다. 단, 트랜지스터 N8은 동일한 W/L 사이즈의 복수의 트랜지스터가 병렬로 접속되어 형성되며, 트랜지스터 N7과 N8 및 트랜지스터 P1과 P2는 각각 전류 미러를 구성하고 있다.
트랜지스터 N7의 드레인측에는 동일한 W/L 사이즈의 트랜지스터 N9가 캐스케이드 접속되며, 트랜지스터 N8의 드레인측에는 동일한 W/L 사이즈의 트랜지스터 N10이 캐스케이드 접속되어 트랜지스터 N7, N8의 드레인 전위를 동등하게 하고 있다. 마찬가지로, 트랜지스터 P1의 소스측에는 동일한 W/L 사이즈의 트랜지스터 P3이 캐스케이드 접속되며, 트랜지스터 P2의 소스측에는 동일한 W/L 사이즈의 트랜지스터 P4가 캐스케이드 접속되어, 트랜지스터 P1, P2의 드레인 전위를 동등하게 하고 있다.
또한, 트랜지스터 N7과 트랜지스터 P1, P2는 동일한 W/L의 사이즈이며, 트랜지스터 N8을 형성하는 각 트랜지스터의 W/L 사이즈는 동일하지만, 복수개 병렬로 접속함으로써 W/L 사이즈를 K배로 하고 있다.
여기서, 트랜지스터 N10과 트랜지스터 P4의 드레인 전류를 Iout으로 하면, 트랜지스터 P1과 P2의 전류 미러와 트랜지스터 P3과 P4의 전류 미러에 의해 동일한 전류 Iout이 트랜지스터 N9와 트랜지스터 P3의 드레인 단자로 흐르고, 그것은 수학 식 1과 같이 나타난다.
Figure 112004041316520-pat00001
여기서, μn은 N채널 트랜지스터의 이동도, Cox는 단위 면적당 게이트 용량을 나타낸다. 여기서, 트랜지스터 N7에서 발생하는 트랜스컨덕턴스 gm1은 수학식 2와 같이 나타낸다.
Figure 112004041316520-pat00002
이것에 의해, 수학식 1의 Iout을 수학식 2에 대입하면 수학식 3과 같이 된다.
Figure 112004041316520-pat00003
상기 수학식 3으로부터, 트랜지스터 N7의 트랜스컨덕턴스 gm1이 전원 전압 VDD에 관계가 없기 때문에, 전원 전압의 변동에 따르지 않고 일정하며, 또한 저항 R1을 회로의 외부 부착의 외부 저항으로 함으로써, 회로의 온도의 영향을 받지 않고 일정해지는 것을 알 수 있다.
도 6의 필터(50)의 gm 조정 회로(60)에서, 상기 수학식 3에 의해 얻어지는 gm1을 갖는 트랜지스터 N7의 게이트 단자와, 필터(50)의 바이어스원인 트랜지스터 N3과 N4의 게이트 단자를 접속함과 함께, 트랜지스터 N3과 N4의 W/L 사이즈를 트랜지스터 N7과 동등하게 함으로써, 트랜지스터 N3과 N4는 수학식 3과 마찬가지인 gm1을 얻을 수 있다. 즉, 트랜지스터 N3과 트랜지스터 N4가 트랜지스터 N7과 전류 미러를 구성하고 있기 때문에, 트랜지스터 N3과 N4의 출력 전류(드레인 전류)는 수학식 3으로 나타내는 Iout과 동등해진다.
따라서, 필터(50)의 저역 통과 필터로서의 출력단인 소스 단자의 임피던스(1/gm)를 갖는 트랜지스터 N1, N2 및, 고역 통과 필터로서의 출력단인 트랜지스터 N5, N6에 대해서도 트랜지스터 N7과 동등한 L/W 사이즈로 하면, 수학식 3과 마찬가지인 gm1을 얻어서 일정한 소스 단자 임피던스를 나타낼 수 있어, 전원 전압 변동 및 환경 온도에 대하여 안정된 주파수 특성을 실현할 수 있다.
이 RC형 1차 필터(50)를 사용하는 어플리케이션에서는, 상술한 바와 같이 주파수 특성을 항상 컨트롤하면서 이용하는 경우가 많기 때문에, 필터(50)의 주파수를 조정할 수 있는 기능을 추가하고자 한다. 그 조정법은 도 6에서 도시되는 회로에서, 수학식 3에서의 저항 R1 또는 트랜지스터 N8의 병렬 접속 수 K를 가변으로 하는 방법, 또는 필터(50)를 구성하는 각 트랜지스터의 병렬 접속 수를 가변으로 하는 방법을 예로 들 수 있다.
저항 R1 가변으로 하는 방법에서는, 일반적으로 R1을 외부 부착 소자로서 전환하여 기능을 추가함으로써, 기반 상에서의 제어 기능을 추가하거나 부품을 늘리기도 하기 때문에, 기반 비용에 미치는 영향을 고려하면 R1은 고정값으로서 취급하 는 것이 바람직하다. 따라서, 트랜지스터 N8을 형성하는 트랜지스터의 병렬 접속 수 K를 전환하는 방법을 예로 한 방법에 대하여 도 7에 나타낸다.
도 7에서는, 일반적으로 주파수의 전환은 로직 커맨드에 의해 행해지기 때문에, 주파수의 가변 범위와 그 범위 내의 조정의 정교함 정도에 따라 비트수가 부여되어, K개의 트랜지스터 N7에 의해 형성되는 트랜지스터(8)에, K개의 트랜지스터(7)(N11로 나타냄), 2K개의 트랜지스터(7)(N12로 나타냄), 4K개의 트랜지스터(7)(N12로 나타냄) 등과 같이 스위치 SW에 의해 접속되는 구성이 필요하며, 6 비트 제어이면, 64K개의 트랜지스터(7)가 병렬 접속되어 트랜지스터(8)를 형성하는 것이 필요하게 된다. 그리고, 스위치 SW를 온 오프 상태로 하여, 트랜지스터 N8의 W/L 사이즈를 바꿈으로써, 필터(50)의 트랜지스터 N3과 N4의 바이어스 전류를 바꿔서, 원하는 컷오프 주파수를 설정할 수 있다.
도 8은 종래의 gm 조정 회로의 다른 예를 나타낸 회로도이다. 이것은 일정한 트랜스컨덕턴스 gm을 제공하는 gm 조정 회로이다. 본 예의 gm 조정 회로(62)는 가변 gm의 전압 전류 변환 증폭기(gm 증폭기)(622)와, 통상의 전압 전류 변환 증폭기(624)와, 이들 전압 전류 변환 증폭기(622)와 전압 전류 변환 증폭기(624)의 사이를 접속하는 노드에 접속되는 캐패시턴스 Cext와 저항 Rext를 갖고 구성되며, 전압 전류 변환 증폭기(624)의 출력 Iout은 가변 gm의 전압 전류 변환 증폭기(622)로 피드백되어 있다(특허 문헌 1 참조).
전압 전류 변환 증폭기(622)의 입력 사이에 Va1로 되는 DC 전압을 공급하면, 전압 전류 변환 증폭기(622)는 gm0·Va1로 되는 전류를 출력한다. 그 출력 전류 gm0·Va1은 저항 Rext에 의해 전압으로 변환되고, 그 전압 gm0·Va1·Rext와 Va2로 되는 DC 전압이 전압 전류 변환 증폭기(624)에 입력되며, 이들 전압의 차분에 대응하는 전류 Icnt가 출력된다. 이 전류 Icnt는 전압 전류 변환 증폭기(622)로 피드백되어, 그 gm0의 값을 gm0·Va1·Rext=Va2로 되도록 변화시킨다. 여기서 얻어지는 gm 증폭기의 gm0은 수학식 4에 나타낸 바와 같이 표현된다.
Figure 112004041316520-pat00004
여기서, Va1과 Va2의 전압 의존성이 동일하면, 전원 전압이 변동하여도 그 비는 변하지 않기 때문에, 일정한 gm0의 값을 얻을 수 있다. 따라서, 이 gm0을 필터(50)에 공급하면, 안정된 주파수 특성이 얻어진다. 또한 수학식 4로부터 전압 Va1 혹은 전압 Va2을 변화시킴으로써, 컷오프 주파수를 제어할 수 있다.
[특허 문헌 1]
일본 특개2001-308683호 공보(제4-5페이지, 도 10)
도 6에 도시한 종래의 gm 조정 회로(60)에서는, 트랜지스터(7)의 수가 증가되기 때문에, 그 칩 점유 면적이 증대되거나, 또한, 트랜지스터 간의 상대적 오프셋이 커지기 때문에, 본래 희망한 gm으로부터 벗어나 주파수 가변 정밀도가 악화되는 등의 문제점이 있다.
도 8의 gm 조정 회로(62)에서는, gm 조정 회로(60)가 컷오프 주파수의 가변 방법을 트랜지스터의 수로 전환하고 있는 데 비하여, 전압값의 전환에 의해 가능하기 때문에 트랜지스터의 증가에 수반하는 전술한 단점은 해소되며, 또한 2개의 파라미터에 의해 가변할 수 있기 때문에 가변 범위도 넓어지는 이점도 수반된다.
한편, gm 조정 회로(62)를 이용하여, 도 5에 도시한 필터(50)의 주파수 특성을 제어하는 경우를 생각할 때, 필터(50)의 입력 차동쌍을 형성하는 트랜지스터 N1과 N2의 트랜스컨덕턴스와, 전압 전류 변환 증폭기(622)의 트랜스컨덕턴스를 정합하도록 하면, 필터(50)는 안정된 일정한 주파수 특성을 얻음과 함께, 주파수 컷오프의 제어도 가능하다. 그러나, 트랜지스터 N1, N2 바이어스원인 트랜지스터 N3, N4의 트랜스컨덕턴스의 제어는 이들 트랜지스터의 게이트에 인가하는 전압에 의해 행해지기 때문에, gm 조정 회로(62)의 출력인 전류 Icnt를 그대로 필터(50)의 트랜스컨덕턴스의 제어로는 이용하지 않는다는 문제가 있다.
본 발명은 상기 사정을 감안하여 안출된 것으로, 본 발명의 목적은 칩 점유 면적을 늘리지 않고, 트랜스컨덕턴스의 조정 대상인 필터의 주파수 가변 범위를 넓히며, 또한 그 주파수 특성을 고정밀도로 설정할 수 있는 트랜스컨덕턴스 조정 회로를 제공하는 것에 있다.
본 발명은 상기 목적을 달성하기 위해, 입력되는 제1 기준 전압을 전류로 변환하여 출력하는 제1 전압 전류 변환 회로와, 상기 제1 전압 전류 변환 회로의 출력 전류에 따른 전압을 발생하는 저항과, 상기 저항에 의해 발생된 전압과 제2 기준 전압의 전압차에 따른 전류를 출력하는 제2 전압 전류 변환 회로와, 상기 제2 전압 전류 변환 회로의 출력 전류를 전압으로 변환하여 출력하는 전류 전압 변환 회로와, 상기 전류 전압 변환 회로의 출력 전압에 의해 상기 제1 전압 전류 변환 회로의 상기 제1 기준 전압을 입력하는 입력 회로의 동작점을 상기 전압차가 없어질 때까지 변화시키는 귀환 수단을 구비하며, 상기 전류 전압 변환 회로의 출력 전압을 RC형 1차 필터의 입력 차동쌍의 바이어스원으로 공급하는 것을 특징으로 한다.
이와 같이, 본 발명의 트랜스컨덕턴스 조정 회로에서는, 제1 전압 전류 변환 회로에 의해 제1 기준 전압을 변환하여 출력되는 전류를 저항에 의해 변환한 전압과 제2 기준 전압 간의 전압차를 제2 전압 전류 변환 회로에 의해 전류로 변환하고, 제1 전압 전류 변환 회로의 상기 제1 기준 전압을 입력하는 입력 회로에 상기 제2 전압 전류 변환 회로의 출력 전류에 대응하는 전압을 귀환하여, 상기 전압차가 0으로 되도록 상기 입력 회로의 동작점을 제어함으로써, 제2 전압 전류 변환 회로의 출력 전류에 대응하는 전압은 상기 제1 전압 전류 변환 회로의 상기 전압차가 0일 때의 트랜스컨덕턴스에 대응하게 되며, 또한 이 트랜스컨덕턴스는 제1, 제2 기준 전압의 비와 상기 저항의 함수로 표현되게 된다. 따라서, 이 트랜스컨덕턴스는 전원 전압의 변동이나 집적 회로의 내부 온도 환경에 따라 변화되지 않는 일정한 값으로 되며, 이러한 일정한 값의 전압을 RC형 1차 필터의 입력 차동쌍의 바이어스원을 형성하는 트랜지스터의 제어 단자에 공급함으로써, 입력 차동쌍을 구성하는 각 트랜지스터의 드레인 전류가 일정해지기 때문에, RC형 1차 필터의 트랜스컨덕턴스는 트랜스컨덕턴스 조정 회로의 트랜스컨덕턴스와 동일하거나 혹은 정수배가 되 어서, RC형 1차 필터의 주파수 특성을 전원 전압의 변동이나 회로 온도의 변동에 대하여 항상 일정하게 할 수 있다.
또한, 제1 기준 전압 또는 제2 기준 전압 중 어느 한쪽 혹은 양쪽을 변화시킴으로써 트랜스컨덕턴스를 변화시킬 수 있으며, 트랜스컨덕턴스를 변화시키는 파라미터가 2개가 되기 때문에, 트랜스컨덕턴스 조정 회로로부터 공급되는 트랜스컨덕턴스(전압)를 광범위하게 변화하게 할 수 있으며, 그 때 병렬 접속하는 트랜지스터의 수를 조정하여 트랜스컨덕턴스를 변화시키는 것은 아니기 때문에, 회로 규모의 증대를 방지할 수 있다. 또한, 병렬 접속하는 트랜지스터의 수를 조정하여 트랜스컨덕턴스를 변화시키는 것은 아니기 때문에, 트랜지스터의 수가 적어져서, 그 만큼 트랜지스터의 상대적 오프셋의 증대도 없어서, RC형 1차 필터에 공급하는 트랜스컨덕턴스의 정밀도를 향상시킬 수 있으며, 그로 인해, RC형 1차 필터의 주파수 특성을 정밀도가 좋게 설정할 수 있다.
[제1 실시예]
도 1은 본 발명의 제1 실시예에 따른 트랜스컨덕턴스 조정 회로(gm 조정 회로)의 구성을 도시한 회로도이다. 단, 종래예와 마찬가지의 부분에는 동일한 부호를 붙여서 설명한다.
본 예의 gm 조정 회로(80)는, 기준 전압 V1을 전류로 변환하는 gm 가변의 전압 전류 변환 회로(2)와, 기준 전압 V2와 저항 Rext에 발생하는 저항 강하 전압의 차를 전류로 변환하는 전압 전류 변환 회로(4)와, 전압 전류 변환 회로(4)의 출력 전류를 전압으로 변환하는 전류 전압 변환 회로(6)와, 전압 전류 변환 회로(2)의 입력 차동쌍의 전위를 변화시키는 버퍼(8)와, 기준 전압 V1을 발생하는 전압 발생 회로(10)와, 전압 전류 변환 회로(2)의 출력 전류 ΔI를 전압으로 변환하는 저항 Rext와, 동작 안정을 위한 캐패시턴스 Cext와, 전류 ΔI에 따른 전압을 발생하는 저항 Rext와, 기준 전압 V2에 전위를 공급하는 기준 전원 Vref와, 캐스케이드 접속되는 트랜지스터의 바이어스 전압을 발생하는 전원 Vcas를 갖고 구성된다. 단, 특허청구범위에서의 제1 전압 전류 변환 회로는, 전압 전류 변환 회로(2)에 상당하며, 저항은 저항 Rext에 상당하고, 제2 전압 전류 변환 회로는 전압 전류 변환 회로(4)에 상당하며, 전류 전압 변환 회로는 전류 전압 변환 회로(6)에 상당하고, 귀환 수단은 버퍼(8)와 전압 발생 회로(10)에 상당하며, 캐스케이드 접속되는 트랜지스터는 트랜지스터 M4, M5, M6, M10, M11에 상당하고, 바이어스 전원은 바이어스 전원 Vcas에 상당하며, 입력 회로는 트랜지스터 M1, M2에 상당하고, 전압 출력용 트랜지스터는 트랜지스터 M3에 상당한다.
gm 가변의 전압 전류 변환 회로(2)는 입력 차동쌍을 형성하는 N채널의 트랜지스터 M1, M2와, 트랜지스터 M1, M2에 캐스케이드 접속되는 N채널의 트랜지스터 M4, M5와, 전류 미러 회로(21)를 가지며, 전압 전류 변환 회로(4)는 오퍼레이션 증폭기(41)와 P채널의 트랜지스터 M7을 갖고, 전류 전압 변환 회로(6)는 N형 트랜지스터 M3과 그것에 캐스케이드 접속된 N형 트랜지스터 M6을 가지며, 전압 발생 회로(10)는 V0을 중심으로 하여 V1/2과 -V1/2의 전압을 발생하는 전압원(101, 102)을 갖고 있다.
이 gm 조정 회로(80)는 RC형 1차 필터(52)에 접속되며, 다음에 이 RC형 1차 필터(52)(이후 단순히 필터라 부르기로 함)의 구성에 대하여 설명한다. 이 필터(52)는 종래와 거의 마찬가지의 구성을 갖고 있다. 입력 차동쌍을 형성하는 N채널의 트랜지스터 M12와 M13과, 트랜지스터 M12와 M13을 구동하는 바이어스원으로 되는 N채널의 트랜지스터 M8과 M9와, 트랜지스터 M12와 M13의 부하로 되는 동일한 W/L 사이즈의 게이트와 드레인을 단락한 N채널의 트랜지스터 M14와 M15와, 트랜지스터 M8과 M9의 드레인 전위를 동등하게 하기 위해 이들 트랜지스터에 캐스케이드 접속된 트랜지스터 M10과 M11과, 트랜지스터 M12와 M13의 소스 사이에 삽입된 컨덴서 C2를 갖고 있다.
상기 구성의 RC형 1차 필터(52)는 종래예와 마찬가지로, 컨덴서 C2와 트랜지스터 M12, M13 각각의 소스 단자의 임피던스(1/gm)에 의해 주파수 특성이 결정되며, 트랜지스터 M12, M13의 소스 단자를 차동 출력으로 함으로써, RC형의 저역 통과 필터를 구성하고 있다. 또한, 트랜지스터 M12와 M13의 드레인 단자에는 이들 트랜지스터와 동등한 사이즈를 갖는 트랜지스터 M14와 M15를 부하로서 접속하고 있기 때문에, 이들 트랜지스터 M14와 M15의 소스 단자를 차동 출력으로 함으로써, 고역 통과 필터를 구성한다.
또한, RC형 1차 필터(52) 및 gm 조정 회로(80)에서 캐스케이드 접속용 트랜지스터 M10, M11, M4, M5, M6의 게이트 바이어스 전압은 공통 전원 Vcas로부터 공급되어 있기 때문에, 트랜지스터 M1, M2, M3, M8, M9의 드레인 전압은 동일한 전위로 된다.
다음으로, 본 실시예의 동작에 대하여 설명한다. 전압 전류 회로(2)의 트랜 지스터 M1과 M2는 소스 접지형 차동쌍을 형성하며, 이들 트랜지스터 M1과 M2의 게이트 입력 단자에는 전압 발생 회로(10)로부터 발생되는 기준 전압 V1이 인가되어 있다. 전압 발생 회로(10)는 버퍼(8)로부터 공급되는 동상 직류 전압 V0을 기준으로 소스 접지형 차동쌍의 한쪽 입력에 +V1/2, 또 한쪽 입력에 -V1/2로 되는 전압을 출력함으로써, 양 입력 사이에 전압 V1을 인가하고 있다.
트랜지스터 M1, M2의 입력 단자 사이에 전위차 V1을 인가하면, 트랜지스터 M1, M4 및 트랜지스터 M5, M2을 통해 I1 및 I2의 드레인 전류가 흐른다. 이 때, 트랜지스터 M1 및 M2의 입력 전위가 낮은 쪽(본 예에서는 M1)의 출력 전류 I1을 P채널의 트랜지스터로 구성되는 전류 미러 회로(21)로 반환하고, 그 출력을 입력 전위가 높은 쪽(본 예로서는 M2)의 출력(M5의 드레인 단자)에 접속함으로써, 차 전류 ΔI(I2-I1)로서 추출되어, 트랜지스터 M1과 M2의 트랜스컨덕턴스 gm2가 구성된다.
전압 전류 변환 회로(2)로부터의 출력 전류는 집적 회로 외부의 저항 Rext와 용량 Cext가 병렬 접속된 부하에 흐른다. 이것에 의해, 저항 Rext에 Rext·ΔI로 되는 전압이 발생하고, 이것이 전압 전류 변환 회로(4)의 반전 입력 단자에 입력되며, 비반전 입력 단자에는 기준 전압 V2가 입력된다. 전압 전류 변환 회로(4)는 저항 Rext에 발생한 전압과 기준 전압 V2의 차분에 대응한 전압을 트랜지스터 M7의 게이트로 출력하기 때문에, 트랜지스터 M7에는 저항 Rext에 발생한 전압과 기준 전압 V2의 차분에 대응한 드레인 전류가 트랜지스터 M3, M6을 통해 흐른다.
그 때문에, 전압 전류 변환 회로(4)의 게이트를 트랜지스터 M6의 드레인에 접속한 트랜지스터 M3의 해당 게이트에는, 저항 Rext에 발생한 전압과 기준 전압 V2의 차분에 대응한 전압 V0이 발생하며, 이 전압 V0이 버퍼(8), 전압 발생 회로(10)를 통해 전압 전류 변환 회로(2)로 피드백된다. 즉, 상기한 차분에 따라 전압 발생 회로(10)의 중심 전압 V0이 변화되기 때문에, 전압 전류 변환 회로(2)의 소스 접지형 차동쌍을 구성하는 트랜지스터 M1, M2의 동작점이 변화되고, 이것에 의해, 전압 전류 변환 회로(2)의 출력 전류 ΔI가 변화된다.
이 변화의 방향은 저항 Rext에 발생한 전압과 기준 전압 V2의 차분이 0으로 되는 방향에서, 결국, 상기한 귀환 경로에 의해 저항 Rext에 발생한 전압이 기준 전압 V2와 동일하게 된다. 이 때의 트랜지스터 M3의 게이트 전압(트랜지스터 M3의 트랜스컨덕턴스 gm2)이 RC형 1차 필터(52)의 바이어스원인 트랜지스터 N8, M9K 게이트로 공급된다. 또한, 상기한 귀환 루프 내의 위상 마진은 저항 Rext와 캐패시턴스 Cext에 의해 제1 극(極)을 정할 수 있으며, Cext를 크게 취함으로써 그 마진은 충분히 확보되기 때문에 발진 등의 문제점은 발생하지 않는다.
다음으로, 상기한 gm 조정 회로(80)에서의 트랜스컨덕턴스를 구하는 수학식을 나타낸다. 각 기호는 도면 중에 나타나 있는 것으로 하며, 나타나 있지 않은 것은 수식 도중에 설명한다.
도 1로부터, 트랜지스터 M1과 M2의 게이트 단자에 각각 (V0-V1/2)과 (V0+V1/2)을 인가하였을 때에, 출력되는 전류 I1 및 I2는 수학식 5로 표현된다. 단, μn을 이동도, Cox를 단위당의 게이트 용량, Vth를 N채널 트랜지스터의 임계값 전압로 한다.
Figure 112004041316520-pat00005
트랜지스터 M1과 M2의 출력 전류의 차 ΔI를 계산하면, ΔI는 수학식 6으로 표현된다.
Figure 112004041316520-pat00006
일반적으로 게이트-소스간 전압은 Vgs로서 표시되기 때문에 상기 수학식은 수학식 7로 나타난다.
Figure 112004041316520-pat00007
여기서 얻어지는 gm2는 게이트 전압 Vgs가 V0인 M3의 트랜스컨덕턴스와 등가로 된다. 또한, 수학식 8의 관계에 따라 gm2는 수학식 9로 나타낼 수 있다.
Figure 112004041316520-pat00008
Figure 112004041316520-pat00009
이 수학식 9는 수학식 4와 동등한 형태로 되며, 전압 V1 및 전압 V2를 전원 전압 VDDI에 대하여 동일한 의존성의 파라미터로서 취급하면, V2/V1는 비(比)로서 표시되며, 또한 저항 Rext는 외부 부착이기 때문에, 트랜지스터 M3의 트랜스컨덕턴스 gm2는 전원 전압 변동이나 온도 환경 변화에 영향이 없는 일정한 파라미터로 되는 것을 알 수 있다.
여기서, gm 조정 회로(80)의 트랜지스터 M3의 W/L 사이즈와 트랜지스터 M8, M9 및 M12∼M15의 W/L 사이즈를 동일하게 함으로써, 이들 트랜스컨덕턴스에 대해서도 수학식 9가 성립하며, 그 결과, 여기서 구성되는 RC형 1차 필터(52)에 대해서도 전원 전압 변화나 온도 환경 변화에 영향받지 않는 일정한 주파수 특성을 얻을 수 있다. 또한, 도 1에서 트랜지스터 M4, M5, M6, M10, M11은 캐스케이드 접속 트랜지스터이며, 트랜지스터 M1∼M3 및 M8과 M9의 드레인 단자 전위를 일치시킴으로써 각 출력 전류의 상대적인 변동이 억제되어 있다.
또한, gm 조정 회로(80)의 트랜지스터 M3과 RC형 1차 필터(52)의 트랜지스터 M8, M9는 전류 미러를 형성하고 있기 때문에, 트랜지스터 M3을 흐르는 전류와 동일한 전류가 트랜지스터 M8, M9에 흐름으로써, 트랜지스터 M3의 트랜스컨덕턴스 gm2가 RC형 1차 필터(52)의 바이어스원인 트랜지스터 M8, M9에 공급된다고 설명할 수도 있다.
다음으로 상기 RC형 1차 필터(52)의 주파수 특성을 조정하기 위해서는, gm 조정 회로(80)로부터 공급하는 트랜스컨덕턴스를 제어함으로써 행할 수 있다. 이하에서는 이 트랜스컨덕턴스를 제어하는 수단을 열거한다. 수학식 9로부터 트랜지 스터 M3의 게이트 전압으로 공급되는 트랜스컨덕턴스 gm2는, Rext와 기준 전압 V1, V2의 함수이기 때문에, (1) V1을 변화시킨다. (2) V2를 변화시킨다. (3) Rext를 변화시킴으로써 RC형 1차 필터(52)의 트랜스컨덕턴스를 조정할 수 있다. 또한, (4) 필터(52) 부분의 W/L의 사이즈를 갖는 트랜지스터 M8∼M15의 각각의 병렬 접속 트랜지스터 수를 동일한 W/L의 사이즈를 갖는 트랜지스터 M3의 트랜지스터 수에 대하여 K배로 함으로써 트랜스컨덕턴스를 K배로 조정할 수 있다.
상기한 (1)∼(4)의 조정 방법을 구분하여 사용함으로써 폭넓은 필터의 조정 범위를 취할 수 있다. 필터(52)의 컷오프 주파수를 기준 전압 V1 및 V2, 필터 회로를 구성하는 트랜지스터의 수로 조정함으로써 조정 범위가 넓어지는 예를 도 2를 이용하여 설명한다. 이 도 2에서 나타내는 컷오프 주파수 f1, f2, f3은 f1<f2<f3의 관계를 갖는다.
필터(52)의 컷오프 주파수 f1부터 f2까지의 범위를 전압 V1의 조정 파라미터를 사용하고, f2부터 f3까지의 범위를 전압 V2의 조정 파라미터를 사용하여 행한다. 또한, 필터(52)의 트랜스컨덕턴스의 수를, 트랜지스터의 수를 조정하여 2배, 4배로 늘리는 것이 가능한 경우, 전압 V1 및 V2를 조정함으로써, 조정 범위는 2*f1∼2*f3, 4*f1∼4*f3으로 되며, 전체적으로 f1∼4*f3인 범위의 컷오프 주파수의 조정이 가능해진다. 종래의 기술에서는 조정 범위는 트랜지스터의 수를 상기와 마찬가지로 4배까지로 하면, 컷오프 주파수의 범위는 f1∼4*f1 혹은 f2∼4*f2 혹은 f3∼4*f3으로 되기 때문에, 도 2에 나타내는 바와 같이, 컷오프 주파수의 조정 범위는 본 발명의 조정 범위보다 좁아진다.
본 실시예에 따르면, gm 조정 회로(80)로부터 RC형 1차 필터(52)로 공급되는 트랜스컨덕턴스 gm2는 전원 전압의 변동이나 회로의 온도 환경에 상관없이 일정하기 때문에, 필터(52)의 주파수 특성을 안정화할 수 있다.
또한, 기준 전압 V1, V2에 의해 필터(52)에 공급하는 트랜스컨덕턴스를 변화할 수 있기 때문에, 칩 점유 면적을 늘리지 않고 필터(52)의 주파수 가변 범위를 넓힐 수 있다.
또한, 트랜지스터의 갯수가 크게 많아지지는 않기 때문에, 이들 트랜지스터를 근접 배치하여 트랜지스터의 상대적 오프셋을 작게 할 수 있기 때문에, 공급하는 트랜스컨덕턴스 gm2의 오차를 적게 할 수 있어서, 그 만큼 필터(52)의 주파수를 고정밀도로 설정할 수 있다.
또한, 본 실시예에서는 트랜지스터 M4, M5, M6, M10, M11을 캐스케이드 접속하여 회로에 삽입함으로써, 트랜지스터 M1∼M3 및 트랜지스터 M8과 M9의 드레인 단자 전위를 일치시킬 수 있어서, 각 출력 전류의 상대적인 변동을 작게 할 수 있기 때문에, 상기한 공급하는 트랜스컨덕턴스 gm2의 정밀도를 보다 향상시킬 수 있다.
또한, 필터(52)의 트랜스컨덕턴스의 수를, 트랜지스터의 수를 조정하여 2배, 4배로 늘리는 것이 가능한 경우, 필터(52)의 주파수 가변 범위를 보다 넓힐 수 있으며, 광 픽업의 아날로그 신호를 파형 정형하는 경우, 재생 배속 수가 광범위하게 변화하더라도, 충분히 대응할 수 있다.
또한, 상기한 실시예에서는, gm 조정 회로(80)의 트랜지스터 M3의 게이트를 캐스케이드 접속되는 트랜지스터 M6의 드레인과 접속함으로써, VDD가 저전압(예를 들면, 3V)이어도 gm 조정 회로(80)의 다이내믹 범위를 확보할 수 있는 구성으로 하였지만, VDD가 고전압(예를 들면, 12V)인 경우에는 트랜지스터 M3의 게이트와 드레인을 단락하는 구성으로 하여도 하등 지장은 없다.
[제2 실시예]
도 3은 본 발명의 제2 실시예에 따른 트랜스컨덕턴스 조정 회로(gm 조정 회로)의 구성을 도시한 회로도이다. 단, 제1 실시예와 마찬가지의 부분에는 동일한 부호를 붙여서 설명한다.
본 예의 gm 조정 회로(82)는 전압 전류 변환 회로(2)의 트랜지스터 M1 및 M2의 차동 입력 전위차에 의해 출력된 차동 전류 ΔI에 전류 Ic를 가산하는 전류 가변의 전류원(가변 전류원)(12)을 전압 전류 변환 회로(2)와 전압 전류 변환 회로(4)를 접속하는 노드에 접속한 부분이 제1 실시예와 상이하며, 다른 구성은 마찬가지이다. 단, 특허청구범위의 전류 가변형의 전류원은 가변 전류원(12)에 상당한다.
다음으로, 본 실시예의 동작에 대하여 설명한다. 본 실시예에서는, 전압 전류 변환 회로(2)로부터 출력되는 차동 전류 ΔI에 가변 전류원(12)의 전류 Ic를 가산하기 위해, 이 전류 Ic를 변화시킴으로써, 트랜지스터 M3으로부터 출력되는 트랜스컨덕턴스 gm2를 변화시킬 수 있다.
여기서, 본 실시예의 트랜스컨덕턴스 gm2를 구하기 위해서는, 제1 실시예와 마찬가지의 수학식 7과, 수학식 8의 ΔI에 Ic를 가산하여 도출되는 수학식 10에 의해 구할 수 있다.
Figure 112004041316520-pat00010
수학식 7과 수학식 10으로부터 트랜스컨덕턴스 gm2는 수학식 11로 나타낼 수 있다.
Figure 112004041316520-pat00011
상기 수학식 11로부터, 트랜스컨덕턴스 gm2는 V1 및 V2, Ic를 전원 변동 및 온도 변화 등에 따라서 변화하지 않은 파라미터라고 하면, Ic를 변화시킴으로써 트랜스컨덕턴스를 조정할 수 있는 것을 알 수 있다.
본 실시예에 따르면, 전압 V1, V2 이외에, 가변 전류원(12)의 전류 Ic를 변화시킴으로써, 트랜스컨덕턴스를 변화시킬 수 있기 때문에, 필터(52)의 주파수 특성의 조정 범위를 제1 실시예보다도 더 넓힐 수 있음과 함께, 트랜스컨덕턴스를 변화시키는 파라미터가 하나 더 많기 때문에, 필터(52)의 조정을 용이하게 행할 수 있다. 다른 효과는 제1 실시예의 효과와 마찬가지이다.
또한, 본 실시예도 전원 전압 VDD가 낮지 않으면, gm 조정 회로(82)의 트랜지스터 M3의 게이트를 동일한 M3의 드레인에 단락하는 구성으로 하여도, gm 조정 회로(82)의 다이내믹 범위를 확보할 수 있어서, 동작에 지장을 주지 않는다.
[실시예3]
도 4는 본 발명의 제3 실시예에 따른 트랜스컨덕턴스 조정 회로(gm 조정 회 로)의 구성을 도시한 회로도이다. 단, 제1 실시예와 마찬가지의 부분에는 동일한 부호를 붙여서 설명한다.
본 예의 gm 조정 회로(84) 및 RC형 1차 필터(50)는, 제1 실시예의 gm 조정 회로(80) 및 RC형 1차 필터(52)로부터 캐스케이드 접속하기 위해 삽입된 트랜지스터 M4, M5, M6, M10, M11이 생략되어 있는 부분이 다를 뿐, 다른 구성은 마찬가지이다.
본 실시예에 따르면, 트랜지스터를 캐스케이드 접속 구성으로 하고 있지 않기 때문에, 트랜지스터 M1∼M3 및 트랜지스터 M8과 M9의 드레인 단자 전위는 변동되고, 그 때문에, 각 출력 전류의 상대적 변동도 커져서, gm 조정 회로(84)로부터 출력되는 트랜스컨덕턴스 gm의 정밀도는 제1 실시예보다도 나쁘게 되지만, RC형 1차 필터(50)에서 요구되는 정밀도에 의해 충분히 사용할 수 있으며, 또한 트랜지스터의 수를 줄일 수 있기 때문에, 회로 규모를 작게 할 수 있다.
또한, 본 발명은 상기 실시예에 한정되지 않으며, 그 요지를 일탈하지 않는 범위 내에서, 구체적인 구성, 기능, 작용, 효과에 있어서, 다른 여러가지의 형태로 실시할 수 있다. 상기 실시예에서는, 본 발명의 gm 조정 회로로부터 RC형 1차 필터에 안정된 트랜스컨덕턴스를 공급하지만, 안정된 트랜스컨덕턴스를 필요로 하는 것이라면, 공급처는 RC형 1차 필터에 한하지 않으며, 마찬가지의 효과를 얻을 수 있다.
이상 상세하게 설명한 바와 같이, 본 발명에 따르면, 제1 전압 전류 변환 회 로에 의해 제1 기준 전압을 변환하여 출력되는 전류를 저항에 의해 변환한 전압과, 제2 기준 전압의 전압차를 제2 전압 전류 변환 회로에 의해 전류로 변환하고, 제1 전압 전류 변환 회로의 상기 제1 기준 전압을 입력하는 입력 회로에 상기 제2 전압 전류 변환 회로의 출력 전류에 대응하는 전압을 귀환하여, 상기 전압차가 0으로 되도록 상기 입력 회로의 동작점을 제어함으로써, 상기 제2 전압 전류 변환 회로의 출력 전류에 대응하는 전압인 트랜스컨덕턴스를 RC형 1차 필터의 바이어스원에 공급하는 트랜스컨덕턴스 조정 회로를 이용함으로써, 트랜스컨덕턴스 조정 회로의 칩 점유 면적을 늘리지 않고, RC형 1차 필터의 주파수 가변 범위를 넓히며, 또한 그 주파수 특성을 고정밀도로 설정할 수 있다.
트랜스컨덕턴스 조정 회로의 칩 점유 면적을 늘리지 않고, 상기 트랜스컨덕턴스 조정 회로의 조정 대상인 필터의 주파수 가변 범위를 넓히며, 또한 그 주파수 특성을 고정밀도로 설정하는 목적을, 트랜스컨덕턴스 조정 회로의 출력을 전압으로 하여 RC형 1차 필터에 공급함으로써 실현할 수 있었다.

Claims (8)

  1. 입력 차동쌍과 상기 입력 차동쌍의 바이어스원을 구비한 RC형 1차 필터에 접속하여 사용하는 트랜스컨덕턴스 조정 회로로서,
    한 쌍의 입력 단자를 갖고 상기 한 쌍의 입력 단자 사이에 입력되는 제1 기준 전압을 전류로 변환하여 출력하는 제1 전압 전류 변환 회로와,
    상기 제1 전압 전류 변환 회로의 출력 전류에 따른 전압을 발생하는 저항과,
    상기 저항에 의해 발생된 전압과 제2 기준 전압의 전압차에 따른 전류를 출력하는 제2 전압 전류 변환 회로와,
    상기 제2 전압 전류 변환 회로의 출력 전류를 전압으로 변환하여 출력하는 전류 전압 변환 회로와,
    상기 전류 전압 변환 회로의 출력 전압에 의해 상기 제1 전압 전류 변환 회로의 상기 제1 기준 전압을 입력하는 입력 회로의 동작점을 상기 전압차가 없어질 때까지 변화시키는 귀환 수단을 구비하며,
    상기 전류 전압 변환 회로의 출력 전압을 상기 RC형 1차 필터의 상기 입력 차동쌍의 상기 바이어스원에 공급하도록 하고,
    상기 제1 전압 전류 변환 회로의 입력 회로는 한 쌍의 트랜지스터로 구성되는 입력 차동쌍이며, 상기 제1 기준 전압은 상기 제1 전압 전류 변환 회로의 상기 한 쌍의 입력 단자 사이에 인가되고, 또한 상기 전류 전압 변환 회로의 출력 전압은 상기 제1 전압 전류 변환 회로의 상기 한 쌍의 입력 단자의 바이어스로 되어 그 동작점을 변화시키도록 하는 것을 특징으로 하는 트랜스컨덕턴스 조정 회로.
  2. 제1항에 있어서,
    상기 트랜스컨덕턴스 조정 회로를 집적 회로로 구성한 경우, 상기 저항은 상기 집적 회로에 외부 부착되는 것을 특징으로 하는 트랜스컨덕턴스 조정 회로.
  3. 삭제
  4. 제1항에 있어서,
    상기 전류 전압 변환 회로의 출력 전압을 V0으로 하며, 상기 제1 기준 전압을 V1로 하면, V0+V1/2를 상기 제1 전압 전류 변환 회로의 상기 한 쌍의 입력 단자 중의 한쪽 입력 단자에 인가하고, V0-V1/2를 상기 제1 전압 전류 변환 회로의 상기 한 쌍의 입력 단자 중의 다른쪽 입력 단자에 인가하도록 하는 것을 특징으로 하는 트랜스컨덕턴스 조정 회로.
  5. 제1항에 있어서,
    상기 제1 전압 전류 변환 회로의 상기 입력 회로를 구성하는 상기 한 쌍의 트랜지스터와 상기 전류 전압 변환 회로의 전압 출력용 트랜지스터와 상기 RC형 1차 필터의 상기 바이어스원을 형성하는 트랜지스터의 각 드레인 전위를 동일하게 하는 드레인 전위 제어 수단을 더 구비하는 것을 특징으로 하는 트랜스컨덕턴스 조정 회로.
  6. 제5항에 있어서,
    상기 드레인 전위 제어 수단은 상기 제1 전압 전류 변환 회로의 상기 입력 회로를 구성하는 상기 한 쌍의 트랜지스터와 상기 전류 전압 변환 회로의 전압 출력용 트랜지스터와 상기 RC형 1차 필터의 상기 바이어스원을 형성하는 트랜지스터의 각각에 캐스케이드 접속된 복수의 트랜지스터와, 이들 캐스케이드 접속된 복수의 트랜지스터에 공통의 바이어스 전압을 공급하는 바이어스 전원을 갖는 것을 특징으로 하는 트랜스컨덕턴스 조정 회로.
  7. 제1항에 있어서,
    상기 전류 전압 변환 회로의 전압 출력용 트랜지스터와 상기 RC형 1차 필터의 상기 바이어스원을 형성하는 트랜지스터는 전류 미러 회로를 구성하는 것을 특징으로 하는 트랜스컨덕턴스 조정 회로.
  8. 제1항에 있어서,
    상기 제1 전압 전류 변환 회로의 출력 전류에 가산하는 전류를 발생하는 전류 가변형의 전류원을 더 구비하는 것을 특징으로 하는 트랜스컨덕턴스 조정 회로.
KR1020040072870A 2003-09-12 2004-09-13 트랜스컨덕턴스 조정 회로 KR101080560B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00320885 2003-09-12
JP2003320885A JP3953009B2 (ja) 2003-09-12 2003-09-12 トランスコンダクタンス調整回路

Publications (2)

Publication Number Publication Date
KR20050027155A KR20050027155A (ko) 2005-03-17
KR101080560B1 true KR101080560B1 (ko) 2011-11-04

Family

ID=34308609

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040072870A KR101080560B1 (ko) 2003-09-12 2004-09-13 트랜스컨덕턴스 조정 회로

Country Status (3)

Country Link
US (1) US7061309B2 (ko)
JP (1) JP3953009B2 (ko)
KR (1) KR101080560B1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100660848B1 (ko) * 2004-12-28 2006-12-26 삼성전자주식회사 프로그램 가능한 부스팅을 위한 Ｇｍ-Ｃ 필터를 이용한이퀄라이저
JP4217247B2 (ja) 2005-07-07 2009-01-28 パナソニック株式会社 可変トランスコンダクタンス回路
ITVA20060029A1 (it) * 2006-05-30 2007-11-30 St Microelectronics Srl Amplificatore analogico a transconduttanza
US7417495B2 (en) * 2006-06-14 2008-08-26 Broadcom Corporation Reconfigurable frequency filter
JP4855470B2 (ja) * 2006-08-21 2012-01-18 旭化成エレクトロニクス株式会社 トランスコンダクタンスアンプ
KR100800485B1 (ko) 2006-11-09 2008-02-01 삼성전자주식회사 전류모드 수신 방법 및 이를 이용한 전류모드 비교기 및반도체 장치
US7746166B2 (en) * 2007-11-30 2010-06-29 Infineon Technologies Ag Integrated circuit including filter circuit arrangement
TWI355797B (en) * 2008-07-04 2012-01-01 Holtek Semiconductor Inc Digitally programmable transconductance amplifier
WO2011004512A1 (ja) * 2009-07-08 2011-01-13 パナソニック株式会社 フィルタ回路及びこれを備えた光ディスク装置
JPWO2012120569A1 (ja) 2011-03-07 2014-07-07 パナソニック株式会社 時間差デジタル変換回路およびそれを備えた時間差デジタル変換器
JPWO2013018274A1 (ja) 2011-08-01 2015-03-05 パナソニック株式会社 時間差調整回路およびそれを備えた時間差デジタル変換器
KR101485538B1 (ko) * 2012-12-17 2015-01-22 한국과학기술원 Ｑ 팩터 강화 회로 및 이를 이용한 ｒｆ 필터
KR101715446B1 (ko) * 2014-06-11 2017-03-14 이화여자대학교 산학협력단 차동 전달 임피던스 증폭기
US10199999B1 (en) * 2017-11-09 2019-02-05 Texas Instruments Incorporated Transconductor systems
WO2020163821A1 (en) * 2019-02-07 2020-08-13 Tubis Technology Constant gain and self-calibration technique for rf amplifier

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308683A (ja) 2000-04-18 2001-11-02 Asahi Kasei Microsystems Kk Ｇｍ−Ｃフィルタ

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8512559D0 (en) * 1985-05-17 1985-06-19 Molins Plc Filter cigarette manufacture
US6194947B1 (en) * 1998-07-24 2001-02-27 Global Communication Technology Inc. VCO-mixer structure
JP2000082937A (ja) * 1998-09-07 2000-03-21 Hitachi Ltd 時分割アナログフィルタ制御方法および磁気ディスクシステム
DE10220332B4 (de) * 2002-05-07 2004-07-15 Xignal Technologies Ag Integrierte Schaltungsanordnung mit einem aktiven Filter und Verfahren zum Trimmen eines aktiven Filters
US6917252B1 (en) * 2003-04-28 2005-07-12 Adam S. Wyszynski Fully integrated automatically-tuned RF and IF active bandpass filters

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308683A (ja) 2000-04-18 2001-11-02 Asahi Kasei Microsystems Kk Ｇｍ−Ｃフィルタ

Also Published As

Publication number Publication date
US20050062524A1 (en) 2005-03-24
KR20050027155A (ko) 2005-03-17
US7061309B2 (en) 2006-06-13
JP3953009B2 (ja) 2007-08-01
JP2005094091A (ja) 2005-04-07

Similar Documents

Publication Publication Date Title
KR101080560B1 (ko) 트랜스컨덕턴스 조정 회로
JP3575453B2 (ja) 基準電圧発生回路
US6118266A (en) Low voltage reference with power supply rejection ratio
US7019585B1 (en) Method and circuit for adjusting a reference voltage signal
KR19990066734A (ko) 전압 발생 회로, 정전류 회로, d／a 변환 회로 및 전류 발생회로
KR100225825B1 (ko) 기준 전류 발생 회로
KR100241202B1 (ko) 전류미러회로
JP3465840B2 (ja) 電圧電流変換回路
JP4070533B2 (ja) 半導体集積回路装置
JP4058334B2 (ja) ヒステリシスコンパレータ回路
US11474552B2 (en) Voltage reference temperature compensation circuits and methods
KR19980070499A (ko) 차동회로를 포함하는 전자회로
JP2005018783A (ja) 一定の基準電流を発生させるための電流源
EP4167482A1 (en) Amplifier with low component count and accurate gain
EP0722221A2 (en) Current switching circuit operable at high speed without externally supplied reference bias
US6081108A (en) Level shifter/amplifier circuit
JP5233994B2 (ja) ミキサ
JP2004274426A (ja) トランスコンダクタンスアンプ回路
JPH10112614A (ja) バイアス電流供給方法およびその回路
US5691579A (en) Current switching circuit operable at high speed without externally supplied reference bias
US5841311A (en) Voltage subtracter circuit, voltage amplifier circuit, voltage divider circuit and semiconductor integrated circuit device
US7233175B2 (en) Amplitude limiting circuit
US20210250006A1 (en) Output pole-compensated operational amplifier
JP4008473B2 (ja) 電流発生回路
JP6656660B2 (ja) 電圧調整回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee