JP2000082937A - 時分割アナログフィルタ制御方法および磁気ディスクシステム - Google Patents

Abstract

(57)【要約】 【課題】従来、トランスコンダクタンスアンプをCMOSで
構成した場合、制御電流とトランスコンダクタンスの関
係は非線型となる。そのためトランスコンダクタンスの
比精度がとれず、フィルタ特性が劣化してしまうという
問題点がある。 【解決手段】トランスコンダクタンス制御回路１９はア
ナログフィルタ１０を構成するトランスコンダクタンス
アンプと同じ特性を持つレプリカトランスコンダクタン
スアンプ２１、抵抗２２、基準電圧源２０、２５〜２
８、セレクタ４４、差動アンプ２４、電圧電流変換回路
２９から構成する。セレクタ４４のスイッチ４２は、基
準電圧源２５〜２８に接続可能で、クロック４１を用い
て一定周期ごとに基準電圧源２５〜２８に接続させる。
セレクタ４０のスイッチ４３は、容量３５〜３８に接続
可能で、クロック４１を用いて一定周期ごとに容量３５
〜３８に接続させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、アナログフィルタ
の制御方法に関し、特にアナログフィルタのフィルタ特
性の制御方法、および磁気デイスクシステムに関する。

【０００２】

【従来の技術】従来の技術について、図２を用いて説明
する。図２はアナログフィルタブロックを示したもの
で、アナログフィルタ１０、トランスコンダクタンス制
御回路１９、ディジタルアナログ変換器２０５〜２０
８、レジスタ１２から構成される。

【０００３】また、アナログフィルタ１０はトランスコ
ンダクタンスアンプ５０〜５３、容量５４、５６からな
る。

【０００４】トランスコンダクタンスアンプ１９はレプ
リカトランスコンダクタンスアンプ２１、抵抗２２、基
準電圧源２０、２３、差動アンプ２４、電圧電流変換回
路２９から構成される。

【０００５】従来のフィルタ制御方式では、トランスコ
ンダクタンス制御回路１９で生成した基準電圧を電圧電
流変換回路３０〜３３で電流に変換し、この電流に対し
てレジスタ１２で設定された値に応じてディジタルアナ
ログ変換回路２０５〜２０８を用いて、アナログフィル
タ１０を構成するトランスコンダクタンスアンプ５０〜
５３のトランスコンダクタンスを制御してきた。

【０００６】このようアナログフィルタ制御方法は、米
国特許第5,572,163で述べられている。

【０００７】

【発明が解決しようとする課題】上記従来技術におい
て、アナログフィルタ１０を構成するトランスコンダク
タンスアンプはBiCMOSプロセスで作られていた。図3に
トランスコンダクタンスと制御電流の関係のグラフを示
す。BiCMOSプロセスでトランスコンダクタンスアンプを
構成した場合のグラフを６０、CMOSプロセスで構成した
場合を６１に示す。BiCMOSでトランスコンダクタンスア
ンプを構成した場合、制御電流とトランスコンダクタン
スの関係は線形であった。

【０００８】トランスコンダクタンスアンプをCMOSで構
成した場合、図3のグラフ６１のように制御電流とトラ
ンスコンダクタンスの関係は非線型となる。そのため図
２のディジタルアナログ変換回路２０５〜２０８でフィ
ルタ特性が一定になるようにトランスコンダクタンスの
比を合わせ込む必要があり、各トランスコンダクタンス
の比精度がとるのが難しく、フィルタ特性が劣化してし
まうという問題点がある。

【０００９】また、図２の構成の場合、アナログフィル
タ１０を構成するトランスコンダクタンスアンプのトラ
ンスコンダクタンス値の種類に応じてディジタルアナロ
グ変換回路を用意する必要があり、回路規模、消費電流
が大きくなるという問題点がある。

【００１０】

【課題を解決するための手段】上記課題を解決するため
の手段として、本発明によるアナログフィルタ制御方法
を図１に示す。

【００１１】図１に示す本発明に示すアナログフィルタ
制御方法は、アナログフィルタ１０、トランスコンダク
タンス制御回路１９、セレクタ４０、容量３５〜３８、
電圧電流変換回路３０〜３３、クロック４１から構成す
る。

【００１２】アナログフィルタ１０はトランスコンダク
タンスアンプ５０〜５３、容量５４、５６から構成す
る。

【００１３】トランスコンダクタンス制御回路１９は、
アナログフィルタ１０を構成するトランスコンダクタン
スアンプと同じ特性を持つレプリカトランスコンダクタ
ンスアンプ２１、抵抗２２、基準電圧源２０、２５〜２
８、セレクタ４４、差動アンプ２４、電圧電流変換回路
２９から構成する。

【００１４】セレクタ４４のスイッチ４２は、基準電圧
源２５〜２８に接続可能で、クロック４１を用いて一定
周期ごとに基準電圧源２５〜２８に接続させる。

【００１５】セレクタ４０のスイッチ４３は、容量３５
〜３８に接続可能で、クロック４１を用いて一定周期ご
とに容量３５〜３８に接続させる。

【００１６】このような構成にすることで、トランスコ
ンダクタンス制御回路は一定周期ごとに基準電圧２５〜
２８に応じてトランスコンダクタンス制御信号を出力で
き、また、これらのトランスコンダクタンス制御信号は
それぞれ容量３５〜３８に保持することができる。

【００１７】これにより各トランスコンダクタンスアン
プのトランスコンダクタンスを高精度に制御することが
出来る。

【００１８】また、本発明の構成をとることでディジタ
ルアナログ変換回路を削減することができ、回路規模、
消費電力を削減することが可能となる。

【００１９】

【発明の実施の形態】図１に示す本発明のアナログフィ
ルタ制御方法は、アナログフィルタ１０、トランスコン
ダクタンス制御回路１９、セレクタ４０、容量３５〜３
８、電圧電流変換回路３０〜３３、クロック４１から構
成する。

【００２０】トランスコンダクタンス制御回路１９はア
ナログフィルタ１０を構成するトランスコンダクタンス
アンプと同じ特性を持つレプリカトランスコンダクタン
スアンプ２１、抵抗２２、基準電圧源２０、２５〜２
８、セレクタ４４、差動アンプ２４、電圧電流変換回路
２９から構成する。

【００２１】セレクタ４４のスイッチ４２は、基準電圧
源２５〜２８に接続可能で、クロック４１を用いて一定
周期ごとに基準電圧源２５〜２８に接続させる。

【００２２】セレクタ４０のスイッチ４３は、容量３５
〜３８に接続可能で、クロック４１を用いて一定周期ご
とに容量３５〜３８に接続させる。

【００２３】基準電圧源２０、２５〜２８はバンドギャ
ップ電圧回路で実現することができる。レプリカトラン
スコンダクタンスアンプ２１はアナログフィルタ１０を
構成するトランスコンダクタンスアンプと同一チップ上
に同じ回路構成、レイアウトで実現することで、温度、
電源電圧、回路ばらつき等に対して同じ特性を持たせる
ことができる。抵抗２２は外付け抵抗で、温度変動に影
響しない抵抗である。

【００２４】基準電圧源２０の電圧値をVref、レプリカ
トランスコンダクタンスアンプのトランスコンダクタン
スをgm、外部抵抗２２の抵抗値をRrefとする。この場
合、抵抗２２にかかる電圧値VR1は以下の式のようにな
る。

【００２５】VR1=Vref×gm×Rref …（１） また、スイッチ４２により選択された電圧源の電圧値を
VR2とすると、差動アンプ２４は入力差電圧(VR2-VR1)を
ゲイン倍した電圧を出力する。電圧電流変換回路２９は
差動アンプ２４の出力電圧を電流に変換し、レプリカト
ランスコンダクタンスアンプ２１のトランスコンダクタ
ンスgmを制御する。

【００２６】このようなフィードバックループを構成す
ることで、差動アンプ２４の入力電圧(VR2-VR1)が0にな
るように制御がかかる。そこで、以下の関係が成り立
つ。

【００２７】Vref×gm×Rref=VR2 …（２） gm=VR2/(Vref×Rref) …（３） そこでレプリカトランスコンダクタンスアンプ２１のト
ランスコンダクタンスgmはセレクタ４４のスイッチ４２
で選択された電圧値VR2を用いて制御することが可能と
なる。

【００２８】また、セレクタ４０のスイッチ４３を用い
て、図1のように差動アンプ２４の出力信号を容量３５
〜３８に接続可能とし、差動アンプ２４の出力電圧を電
圧電流変換回路３０〜３３で電流に変換してアナログフ
ィルタ１０を構成するトランスコンダクタンスアンプ５
０〜５３のトランスコンダクタンスを制御する。これに
より、レプリカトランスコンダクタンスアンプ２１を制
御する制御電圧と同じ制御電圧から、アナログフィルタ
１０を構成するトランスコンダクタンスアンプ５０〜５
３のトランスコンダクタンスを制御することが出来る。
このトランスコンダクタンスアンプ５０〜５３とレプリ
カトランスコンダクタンスアンプ２１を同じ特性にする
ことで、トランスコンダクタンスアンプ５０〜５３のト
ランスコンダクタンスも式（３）と同様に制御すること
ができる。

【００２９】このような構成にすることで、アナログフ
ィルタを構成するトランスコンダクタンスアンプはプロ
セスに依存せず、式（３）のように高精度に制御するこ
とができる。

【００３０】また、基準電圧源２０と基準電圧源２５〜
２８の特性を同じにし、抵抗２２を温度変動に依存しな
い外付け抵抗とすることで、式（３）により温度依存の
ないトランスコンダクタンスgmを実現することが可能と
なる。

【００３１】以上の構成により、アナログフィルタ１０
のフィルタ特性を高精度に制御することが可能となる。

【００３２】図４は図１に示したセレクタ４０のスイッ
チ４３、セレクタ４４のスイッチ４２及びクロック４１
のタイミングを示したものである。スイッチ４２はクロ
ック４１に同期して、電圧源２５〜２８に周期的に接続
する。また、スイッチ４３は図のようにクロック４１に
同期して容量３５〜３８へ周期的に接続するようにす
る。このようなタイミングでセレクタ４０を制御するこ
とで、期間Ti(i=1〜4)のとき、VR2=Vi（i=1〜4）とな
り、式（３）よりレプリカトランスコンダクタンス２１
のトランスコンダクタンスは次式のようになる。

【００３３】 gm=Vi/(Vref×Rref) (i=1〜4) …（４） 各期間Ti(i=1〜4)の差動アンプの出力電圧はセレクタ４
０により、容量Ci(i=1〜4)３５〜３８に保持される。こ
の容量３５〜３８に保持された電圧を電圧電流変換回路
３０〜３３を通してフィルタ１０を構成するトランスコ
ンダクタンスアンプ５０〜５３を制御する。これによ
り、それぞれのトランスコンダクタンスgmi(i=1〜4)は
（４）式同様に以下のように表わせる。

【００３４】 gmi=Vi/(Vref×Rref) (i=1〜4) …（５） 図５は図１の電圧源２５〜２８、セレクタ４４の回路構
成例を示す。電圧源２５〜２８に対応する電圧値はレジ
スタ４５にディジタルデータとして記録しておき、セレ
クタ４４内のスイッチ４２を用いてレジスタ４５のディ
ジタルデータをディジタルアナログ変換器の入力に接続
する。ディジタルアナログ変換器４６はスイッチ４２で
選ばれた電圧値に応じた電圧を出力する。セレクタ４４
のスイッチはクロック４１に同期して、周期的にレジス
タ４５の電圧値V1〜V4に接続する。

【００３５】図６は図５のディジタルアナログ変換器４
６の回路構成を示したものである。ディジタルアナログ
変換器４６はPMOSトランジスタ３００〜３０５、電流源
４７、スイッチ３１１〜３１５及び抵抗４８で構成す
る。PMOSトランジスタ３００〜３０５は電流折り返し回
路を構成しており、PMOSトランジスタ３０１〜３０５の
ドレイン電流はレジスタ４５の値に応じてスイッチ３１
１〜３１５により制御される。スイッチ３１１〜３１５
で選択されたドレイン電流の和は抵抗４８により、出力
電圧に変換される。

【００３６】図７はアナログフィルタ１０の構成例を示
す。アナログフィルタ１０はトランスコンダクタンスア
ンプ５０、５１、５２、５３、容量５４、５５、５６、
５７から成り、２次のローパスフィルタを構成する。ト
ランスコンダクタンスアンプ５０、５１、５２、５３の
それぞれのトランスコンダクタンスをgm1、gm2、gm3、g
m4、容量５４、５５、５６、５７の容量値をCとする。
このフィルタの伝達関数は式（６）のように表わされ
る。

【００３７】 H(s)=A×w0^2/(s^2+w0/Q0s+w0^2) …（６） w0=sqrt(gm2×gm3)/C Q0=sqrt(gm2×gm3)/gm4 A=gm1/gm2 ここで、w0は２次ローパスフィルタのカットオフ周波
数、Q0はフィルタのQ値、Aはゲインを示している。

【００３８】式（６）より、２次ローパスフィルタのカ
ットオフ周波数w0はトランスコンダクタンスgm1、gm2、
gm3、gm4を同じ比で制御することで、フィルタのQ値、
ゲインAを一定にしたまま制御することができる。

【００３９】また、フィルタのQ値は式（６）よりgm4を
制御することでカットオフ周波数w0、ゲインAを一定に
したまま制御することができる。

【００４０】図８はCMOSトランスコンダクタンスアンプ
の回路構成例を示したものである。このトランスコンダ
クタンスアンプはNMOSトランジスタ１１０、１１１、１
１２、電流源１１４、１１５、１１６、１１７及び電流
電圧変換として機能する抵抗１１９から構成されてい
る。このトランスコンダクタンスアンプの入力信号１１
８はNMOSトランジスタ１１０、１１１のゲートに与えら
れ、出力電流IOUTがNMOSトランジスタ１１０、１１１の
ドレインから出力される。NMOSトランジスタ１１０、１
１１による抵抗成分rsは電流源１１４、１１５の電流値
I1によって決まる。また、NMOSトランジスタ１１２のオ
ン抵抗ronはNMOSトランジスタ１１２のゲートにかかる
電圧Vgで決まる。電圧Vgは制御電流１２０の電流値Igm
と抵抗１１９の抵抗値Rgmより以下の式により決まる。

【００４１】Vg=Igm×Rgm …（７） この回路の差動入力信号１１８に対するトランスコンダ
クタンスをgmとすると、gmは式（８）で表わされる。

【００４２】gm=1/(ron+rs) …（８） ここで制御電流１２０でronを制御することでトランス
コンダクタンスgmを制御することが可能となる。CMOSト
ランジスタにおいてrsを小さくするには電流源１１４、
１１５の電流値I1を大きくすることで可能であるが、消
費電力を考えた場合現実的ではない。そのため、制御電
流１２０とトランスコンダクタンスgmとの関係は図３の
グラフ６１のように非線型の関係になる。

【００４３】図９は磁気ディスクのシステム構成図を示
す。磁気ディスク円盤６５０に書かれたデータは磁気ヘ
ッド６５１で読み出され、リードライトアンプ６５２で
増幅される。リードライトアンプ６５２の出力信号は信
号処理回路７０で処理され、データ再生され、ハードデ
ィスクコントローラ６５７に送られる。そして、インタ
ーフェイス６５６を通してホスト８０に送られる。ま
た、ボイスコイルモータ６５３はボイスコイルモータ制
御回路６５４、マイコン６５８により制御される。

【００４４】信号処理回路７０はハードディスクコント
ローラ６５７からの読み出し命令であるリードゲート６
７０により、読み出し信号処理を行う。リードライトア
ンプ６５２の出力信号をAGCアンプ７１で一定振幅にな
るように増幅し、アナログフィルタ１０でノイズ除去、
波形等化を行い、サンプルホールド回路８２でサンプル
する。サンプルされた信号はデータ検出器８１でデータ
検出され、エンコーダ/デコーダ７４で復号し、スクラ
ンブラ/デスクランブラ回路７５、入出力回路７３を通
してハードディスクコントローラ６５７に送られる。サ
ンプルホールド回路８２はPLL７６で生成されたタイミ
ングクロックでサンプルが行われる。

【００４５】本発明のアナログフィルタ制御方式に関し
て、トランスコンダクタンス制御回路１９はアナログフ
ィルタ１０に接続し、アナログフィルタ１０のフィルタ
特性をレジスタ１２で制御する。また、レジスタ１２の
データはシリアルインターフェイス７２を通してハード
ディスクコントローラから読み書きすることができる。
トランスコンダクタンス制御回路で用いるクロック４１
は、PLL７６で生成されたタイミングクロックを分周期
８５で低い周波数にしたクロックを用いる。

【００４６】データの記録時において、書き込みデータ
はハードディスクコントローラ６５７から送られ入出力
回路７３を通しスクランブラ/デスクランブラ回路７５
を通して書き込みデータを擬似ランダムデータにし、エ
ンコーダ/デコーダ７４でエンコードして、リードライ
トアンプ６５２を通して書き込む。

【００４７】図１０は本発明のアナログフィルタ制御方
式を用いた磁気ディスク装置を示す。磁気ディスク装置
内部６８０はデータが書き込まれている磁気ディスク円
盤６５０、ディスク円盤６５０を回転させるスピンドル
モータ６８２、ディスク円盤６５０からデータの読み出
しを行うヘッド６５１、ヘッド６５１を支えるアーム６
８３、ヘッド６５１を移動させるためのボイスコイルモ
ータ６５３、ヘッド６５１からの信号を増幅するリード
ライトアンプ６５２からなる。また、磁気ディスク装置
電子回路部６８１は、ホスト等の情報処理装置に接続す
るためのインターフェイス６８４、インターフェイス６
８４の入出力を制御するインターフェイス制御回路６５
６、データの受け渡し及びフォーマット等の制御をする
ハードディスクコントローラ６５７、マイコン６５８、
本発明のアナログフィルタ制御方式を内蔵し、リードラ
イトアンプ６５２からの信号を処理する信号処理回路７
０、スピンドルモータ６８２を制御するためのスピンド
ル制御回路６８５、ボイスコイルモータ６５３を制御す
るボイスコイルモータ制御回路６５４からなる。

【００４８】

【発明の効果】本発明によれば、アナログフィルタを構
成する各トランスコンダクタンスアンプのトランスコン
ダクタンスを高精度に制御することが出来る。これによ
り、フィルタ特性も高精度に制御することが可能とな
る。

【００４９】また、本発明の構成をとることでディジタ
ルアナログ変換回路を削減することができ、回路規模、
消費電力を削減することが可能となる

【図面の簡単な説明】

【図１】本発明の時分割アナログフィルタ制御部の構成
図。

【図２】従来のアナログフィルタ制御部のブロック構成
図。

【図３】制御電流とトランスコンダクタンスの関係を示
すグラフ。

【図４】制御クロックのタイミングを示す図。

【図５】電圧源、セレクタの回路構成を示す図。

【図６】ディジタルアナログ変換回路の構成図。

【図７】アナログフィルタの構成図。

【図８】CMOSトランスコンダクタンスアンプ回路図。

【図９】本発明のアナログフィルタ制御方法を用いた磁
気ディスクシステムブロック構成図。

【図１０】本発明を用いた磁気ディスク装置。

【符号の説明】

１０…アナログフィルタ、１９…トランスコンダクタン
ス制御回路、２０…基準電圧源、 ２１…レプリカ
トランスコンダクタンスアンプ２２…抵抗、
２４…差動アンプ、２５〜２８…電圧源２９〜３３…
電圧電流変換回路、 ３５〜３８…容量４４
…セレクタ、 ４１…クロック、 ４３…スイッ
チ、５０〜５３…トランスコンダクタンスアンプ、５
４、５６…容量。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 加藤 崇利 神奈川県川崎市麻生区王禅寺1099番地 株 式会社日立製作所システム開発研究所内 (72)発明者 奈良 孝 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 三田 誠一 神奈川県小田原市国府津2880番地 株式会 社日立製作所ストレージシステム事業部内 Ｆターム(参考） 5D031 AA04 DD04 HH11 5J098 AA11 AA14 AB03 AB08 AB11 AC02 AC10 AC13 AC27 AD24 AD25 CA02 CB01 CB09

Claims (6)

【特許請求の範囲】
1. 【請求項１】アナログフィルタのフィルタ特性制御方法
   において、前記アナログフィルタは複数の可変トランス
   コンダクタンスアンプ及び容量から構成し、 前記アナログフィルタのフィルタ特性制御部として、前
   記アナログフィルタの前記トランスコンダクタンスアン
   プを制御するトランスコンダクタンス制御回路、前記ト
   ランスコンダクタンス制御回路の出力信号を保持する複
   数の容量、前記容量に保持された電圧を電流に変換する
   電圧電流変換回路を具備し、 前記トランスコンダクタンス制御回路は前記アナログフ
   ィルタを構成する、複数のトランスコンダクタンスを制
   御する制御信号を一定周期毎に出力し、 前記複数の容量に前記複数のトランスコンダクタンス制
   御信号を保持するスイッチ機能を有し、 前記複数の容量に保持されたトランスコンダクタンス制
   御信号を前記電圧電流変換回路で電流に変換し、 前記電圧電流変換回路の出力電流で前記アナログフィル
   タを構成する、前記トランスコンダクタンスアンプを制
   御することで、 前記アナログフィルタのフィルタ特性を制御することを
   特徴とする時分割アナログフィルタ制御方法。
2. 【請求項２】請求項１記載の時分割アナログフィルタ制
   御方法おいて、 前記トランスコンダクタンス制御回路はレプリカトラン
   スコンダクタンスアンプ、参照電圧源、可変参照電圧
   源、抵抗、アンプを具備し、前記レプリカトランスコン
   ダクタンスアンプは前記アナログフィルタを構成する前
   記トランスコンダクタンスアンプと同じLSI上に同じ回
   路、同じレイアウトで構成し、 前記参照電圧源を前記レプリカトランスコンダクタンス
   アンプの入力とし、前記抵抗を前記レプリカトランスコ
   ンダクタンスアンプの出力に接続し、前記アンプの入力
   に前記抵抗端の電圧と前記可変参照電圧源を接続し、 前記アンプの出力で前記レプリカトランスコンダクタン
   スアンプのトランスコンダクタンスを制御する構成と
   し、 前記可変電圧源の電圧を一定周期で可変とすることを特
   徴とする請求項１記載の時分割アナログフィルタ制御方
   法。
3. 【請求項３】請求項２記載の時分割アナログフィルタ制
   御方法において、 前記可変電圧源をディジタルアナログ変換器及び複数の
   レジスタ及びスイッチで構成し、前記ディジタルアナロ
   グ変換器の入力に前記複数のレジスタを接続可能とし、
   前記スイッチで、前記ディジタルアナログ変換器の入力
   を一定周期で複数のレジスタに接続する構成とすること
   を特徴とする時分割アナログフィルタ制御方法。
4. 【請求項４】磁気ディスクシステムの信号処理部におい
   て、前記信号処理部はアナログフィルタを具備し、前記
   信号処理部の前記アナログフィルタのフィルタ特性制御
   において、請求項１記載の時分割アナログフィルタ制御
   方式を用いることで、前記信号処理部の前記アナログフ
   ィルタのフィルタ特性精度を向上させ、前記磁気ディス
   ク用信号処理部の波形等化精度、信号処理性能を向上さ
   せることを特徴とする磁気ディスクシステム。
5. 【請求項５】請求項４記載の磁気ディスクシステムにお
   いて、 前記アナログフィルタのフィルタ特性制御において、 磁気ディスクシステムの信号処理部内のクロック生成回
   路のクロックを用いることで、一定周期ごとに、前記ア
   ナログフィルタの前記トランスコンダクタンス制御信号
   を生成することを特徴とする磁気ディスクシステム。
6. 【請求項６】請求項１記載の本発明のアナログフィルタ
   制御方法を用いた請求項４記載の磁気ディスクの前記信
   号処理部において、 前記信号処理部は前記アナログフィルタ及び前記アナロ
   グフィルタの前記フィルタ特性制御回路を具備し、前記
   信号処理部を１チップＬＳＩで構成することを特徴とす
   る磁気ディスク用信号処理１チップＬＳＩ。