JPH0832406A - 電圧制御フィルタ回路及び信号処理用半導体集積回路装置並びにそれを用いた信号読み取りシステム - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 低消費電力で、実質的に広範囲な遮断周波数
の設定を可能にする。 【構成】 入力電圧信号がベースに供給され、エミッタ
にそれぞれ第１の定電流源Ｉ０が設けられた一対の入力
トランジスタＱ１，Ｑ２と、かかる入力トランジスタの
コレクタに一方向素子を介して共通に設けられた負荷手
段Ｒ１と、入力トランジスタＱ１，Ｑ２のコレクタ出力
がベースに供給された差動トランジスタＱ３，Ｑ４と、
差動トランジスタＱ３，Ｑ４の共通化されたエミッタに
設けられた第２の可変電流源Ｉ１と、差動トランジスタ
のコレクタにそれぞれ設けられ、第２の可変電流源Ｉ１
の電流値の半分ずつが流れるようにされた電流源負荷Ｉ
２とを備えた可変コンダクタンス回路を用いたアクティ
ブフィルタ回路において、第１の定電流源Ｉ０の定電流
値を所定の周波数範囲毎であって、周波数範囲が高くな
るに従い電流値が小さくなるように切り換え可能にす
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、アクティブフィルタ
回路の様な電圧制御フィルタに関し、特に、差動増幅回
路の相互コンダクタンスを利用したアクティブフィルタ
回路に利用して有効な技術に関する。さらに、本発明
は、例えば、記録媒体（磁気ディスク）から読み出され
た記録信号を処理するために利用される信号処理用半導
体集積回路装置、および、それを用いたハードディスク
ドライブ（ハードディスクメモリ装置）のようなディス
ク読み取りシステムに適用して有効な技術に関する。

【０００２】

【従来の技術】小型ワークステーションやパーソナルコ
ンピュータなどのデータ処理装置の外部記憶装置とし
て、ハード・ディスク・ドライブ（以下、ハードディス
クメモリ装置あるいはHDDとも言う）、フロッピィ・デ
ィスク・ドライブ（以下、FDD とも言う）、CD-ROMドラ
イブ（Compact Disc - Read Only Memory ドライブ）あ
るいなMOドライブ（Magneto-Optical disk ドライブ）
等のディスク読み取りシステムが使用されている。HDD
あるいはFDD は、情報記録媒体として磁気ディスク（磁
気記録媒体あるいは記録メディアとも言う）を利用す
る。CD-ROMドライブは、情報記録媒体として光学的に情
報が記憶された光ディスクを利用する。一方、MOドライ
ブは、情報記録媒体として書換可能な光ディスクを利用
する。

【０００３】HDD あるいはFDD は、スピンドルモータに
よって回転された磁気ディスク（磁気記録媒体あるいは
記録メディアとも言う）のトラックにデータを磁気ヘッ
ドで書き込んだり、あるいは磁気ディスクのトラックに
書き込まれたデータを磁気ヘッドで読み出すようになっ
ている。磁気ヘッドによって読み出された記録信号は外
部記憶装置に含まれる信号処理用半導体集積回路装置に
供給され、その読み出し信号に含まれている不要信号成
分の除去やノイズ成分の除去が信号処理用半導体集積回
路装置によって行われる。この不要信号成分の除去やノ
イズ成分の除去は、リードチャネル用半導体集積回路装
置内に設けられたローパスフィルタの遮断周波数以上の
周波数を有する不要信号成分やノイズ成分に対して行わ
れる。

【０００４】データ処理装置の処理速度の向上とアプリ
ケーションソフトの大規模化のため、ディスク上でのデ
ータ記録密度（面記録密度）の高密度化およびハードデ
ィスク・ドライブ、フロッピィディスク・ドライブ、CD
-ROMドライブおよびMOドライブのデータ伝送速度の高速
化が年々進められている。磁気ディスク上でのデータ記
録密度（面記録密度）の高密度化の為の技術として、マ
ルチゾーンレコーディング方式（multi zone recording
system ）が知られている。このマルチゾーンレコーデ
ィング方式は、磁気ディスクの回転速度（角速度）を一
定にした状態において、磁気ディスクの外周側トラック
に対する記録信号の周波数を、内周側トラックに対する
記憶信号の周波数に対して相対的に高周波にすることに
よって、外周側トラック上でのデータ記録密度を向上さ
せ、それによって磁気ディスク上における全体的なデー
タ記録密度を向上させる技術である。その結果、マルチ
ゾーンレコーディング方式において、磁気ディスクの全
トラック上にわたってデータ記録密度が同一とされる。

【０００５】したがって、マルチゾーンレコーディング
方式によって記録されたデータを磁気ディスクから読み
出す際、上記信号処理用半導体集積回路装置は、低周波
から高周波に変化する読み出し信号を扱うことになる。
すなわち、上記信号処理用半導体集積回路装置内に設け
られるローパスフィルタの遮断周波数は、磁気ディスク
から読み出される信号の周波数に応じて可変制御される
ことになる。言い替えるならば、磁気ディスクの内周側
トラックから記録信号を読み出す時、上記ローパスフィ
ルタの遮断周波数は相対的に低周波とされ、一方、磁気
ディスクの外周側トラックから記録信号を読み出す時、
上記フィルタの遮断周波数は相対的に高周波とされる。

【０００６】上記信号処理用半導体集積回路装置内のロ
ーパスフィルタとして、差動増幅回路の相互コンダクタ
ンスｇｍを利用したアクティブフィルタ回路（電圧制御
型フィルタ）を利用することができる。例えば、そのア
クティブフィルタ回路に関しては、ＣＱ出版社から発行
されている『アナログＩＣの機能回路設計入門』の１５
１頁に記載されている。このアクティブフィルタ回路
は、入力電圧信号がベースに供給され、エミッタにそれ
ぞれ第１の定電流源が設けられる一対の入力トランジス
タと、上記一対の入力トランジスタのコレクタに一方向
素子を介して共通に設けられる負荷手段と、上記一対の
入力トランジスタのそれぞれのコレクタ出力がそれぞれ
のベースに供給される一対の差動トランジスタと、上記
差動トランジスタの共通化されたエミッタに設けられた
可変電流源と、上記一対の差動トランジスタのコレクタ
にそれぞれ設けられ、上記可変電流源の電流値の半分ず
つの電流が流れるようにされた電流源負荷とを備えた可
変コンダクタンス回路と、かかる可変コンダクタンス回
路とキャパシタとが組み合わせられて構成される。この
アクティブフィルタ回路において、一対の差動トランジ
スタに流される電流値を可変電流源によって所望に変化
させることにより、一対の差動トランジスタと電流源負
荷と可変電流源とから構成される差動増幅回路の相互コ
ンダクタンスｇｍを変化させることが出来る。したがっ
て、このアクティブフィルタを用いてローパスフィルタ
を構成すると所望の遮断周波数を得ることができる。

【０００７】

【発明が解決しようとする課題】このように、広範囲に
わたって周波数が変化する信号を扱う上記信号処理用半
導体集積回路装置のローパスフィルタとしてアクティブ
フィルタを利用し、その遮断周波数を変化させる為に上
記ローパスフィルタ内の上記差動増幅回路の相互コンダ
クタンスｇｍをそれに流される電流値を変化させること
によって可変にして対応させようとした場合、上記信号
処理用半導体集積回路装置の消費電流、特に、上記ロー
パスフィルタの消費電流が大幅に増加してしまうという
ことがわかった。すなわち、アクティブフィルタを利用
して構成されたローパスフィルタの遮断周波数（fc）は
一対の入力トランジスタに結合される定電流源の値（I
0）と可変電流源の値（I1）との比（I1/I0 ）に比例す
る。

【０００８】したがって、遮断周波数（fc）を、例え
ば、３MHz から２７MHz へ変化させる場合、可変電流源
（I1）の値は、遮断周波数（fc）が３MHz の時を１と考
えた場合、その９倍にもなってしまう。その結果、上記
信号処理用半導体集積回路の形成された半導体チップ
（半導体基板）を安価な樹脂によって封止することがで
きなくなり、高価なセラミックなどで封止しなければい
けなくなる。したがって、信号処理用半導体集積回路装
置のコストが高くなってしまう。

【０００９】さらに、上記アクティブフィルタを用いて
磁気ディスクの内周トラックから外周トラックまでの信
号に対応できるように信号処理用半導体集積回路装置を
設計することが出来たとしても、ハードディスクメモリ
装置においては、システム製造メーカによって種々の周
波数の信号が扱われるので、それぞれ固有のハードディ
スクメモリ装置に対応して多種類の信号処理用半導体集
積回路装置を設計する必要がある。すなわち、磁気ディ
スクの直径や磁気ディスクの回転速度が各製造メーカー
毎あるいは各製品毎に異なるので、信号処理用半導体集
積回路装置の扱うべき信号の周波数は多様性を持つもの
となる。したがって、信号処理用半導体集積回路装置は
多品種小量生産となってしまい、半導体集積回路装置と
してはコスト的に不利となることが分かった。そこで、
本願発明者にあっては、消費電力が少なく、かつ、広い
範囲で所望の遮断周波数を得ることができる電圧制御型
フィルタ回路を考えるに至った。

【００１０】この発明の目的は、低消費電力で、かつ、
広範囲な遮断周波数の設定が可能な電圧制御型フィルタ
回路を提供することにある。この発明の他の目的は、低
コストな電圧制御型フィルタ回路を含む信号処理用半導
体集積回路装置を提供することにある。この発明の更に
他の目的は、汎用性の高い電圧制御型フィルタ回路を含
む信号処理用半導体集積回路装置を提供することにあ
る。この発明の更に他の目的は、低コストで、かつ、汎
用性の高い信号処理用半導体集積回路装置およびそれを
用いたディスクドライブシステムを提供することにあ
る。この発明の前記ならびにそのほかの目的と新規な特
徴は、本明細書の記述および添付図面から明らかになる
であろう。

【００１１】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記の通りである。すなわち、入力電圧信号がベースに供
給され、エミッタにそれぞれ第１の可変電流源が設けら
れる一対の入力トランジスタと、上記一対の入力トラン
ジスタのそれぞれのコレクタに一方向素子を介して共通
に設けられた負荷手段と、上記一対の入力トランジスタ
のそれぞれコレクタ出力がベースに供給される一対の差
動トランジスタと、上記一対の差動トランジスタの共通
化されたエミッタに設けられた第２の可変電流源と、上
記差動トランジスタのコレクタにそれぞれ設けられ、上
記第２の可変電流源の電流値の半分ずつが流れるように
された電流源負荷とを備えた可変コンダクタンス回路を
用いた電圧制御フィルタ回路（アクティブフィルタ回
路）において、上記第１の可変電流源の電流値を所定の
周波数範囲毎であって、周波数範囲が高くなるに従いそ
の電流値が段階的に小さくなるように切り換え可能にす
る。一方、第２の可変電流源の電流値は、第１の可変電
流源の電流値（I0）と第２の可変電流源の電流値（I1）
との比（I1/I0）が所望の遮断周波数（fc）を得られる
ような値となるように、可変制御される。

【００１２】すなわち、前述のように、アクティブフィ
ルタを利用して構成されたローパスフィルタの遮断周波
数（fc）は一対の入力トランジスタに結合される第１の
可変電流源の電流値（I0）と一対の差動トランジスタに
結合される可変電流源の電流値（I1）との比（I1/I0 ）
に比例する。したがって、遮断周波数（fc）を、例え
ば、３MHz から２７MHz へ変化させる場合、本発明にお
いては、例えば、遮断周波数（fc）が９MHz 以上から２
７MHz まで時の第１の可変電流源の電流値は、遮断周波
数（fc）が３MHz から９MHz までの時の第１の可変電流
源の電流値（I0）の３分の１（I0/3）とされ、第２の可
変電流源の電流値（I1）は、遮断周波数（fc）が３MHz
の時を１と考えた場合、その３倍にしか変化しないよう
にされる。すなわち、フィルタの消費電力に影響を与え
るところの第２の可変電流源の電流値の変化幅が低減さ
れる。

【００１３】上記電圧制御フィルタ回路を利用したロー
パスフィルタを信号処理用半導体集積回路装置に設ける
場合、第１の可変電流源の電流値（I0）と第２の可変電
流源の電流値（I1）とを変更するため、第１の可変電流
源の電流値（I0）と第２の可変電流源の電流値（I1）の
それぞれは、複数の個の基準電流源のうちから所望の数
の基準電流源を選択して形成する。この基準電流源の選
択のため、信号処理用半導体集積回路装置には、信号処
理用半導体集積回路装置の外部から書き込み可能な複数
のレジスタが設けられる。この複数のレジスタは、信号
処理用半導体集積回路装置の扱う信号の周波数の変化
幅、すなわち、必要とされるローパスフィルタの遮断周
波数の変化幅に関連する第１データが書き込み可能とさ
れる第１レジスタと、データが読み取られるトラックに
適応するようにローパスフィルタの遮断周波数を設定す
るため、それに関連する第２データが動的（ダイナミッ
ク）に、例えば、マイクロコンピュータから書き込まれ
る第２レジスタとを含む。そして、信号処理用半導体集
積回路装置には、上記第１および第２レジスタに書き込
まれた第１および第２データに基づいて、上記複数の個
の基準電流源のうちから所望の数の基準電流源あるいは
所定の組み合わせの基準電流源を選択するための選択回
路が設けられる。

【００１４】

【作用】上記した手段によれば、以下の作用により効果
が得られる。上記第１の可変電流源の電流値は、周波数
範囲が高くなるに従いその電流値が段階的に小さくなる
ように切り換えられ、かつ、第２の可変電流源の電流値
は、第１の可変電流源の電流値（I0）と第２の可変電流
源の電流値（I1）との比（I1/I0 ）が所望の遮断周波数
（fc）を得られるような値となるように、可変制御され
る。したがって、電圧制御フィルタ回路の消費電力に影
響を与えるところの第２の可変電流源の変化幅が低減さ
れるので、電圧制御フィルタ回路の低消費電力化が達成
される。

【００１５】本発明の電圧制御フィルタ回路を信号処理
用半導体集積回路装置のローパスフィルタとして採用す
れば、電圧制御フィルタ回路の低消費電力化が達成され
るので、信号処理用半導体集積回路装置の低消費電力化
も達成される。その結果、信号処理用半導体集積回路装
置の形成された半導体チップ（半導体基板）は安価な樹
脂によって封止することができるようになり、信号処理
用半導体集積回路装置のコストが低減される。

【００１６】本発明の電圧制御フィルタ回路が採用され
た信号処理用半導体集積回路装置において、第１レジス
タに書き込まれたところの遮断周波数の変化幅に関連す
るデータに基づいて、第１の可変電流源の電流値（I0）
と第２の可変電流源の電流値（I1）とを形成する基準電
流源の組み合わせが決定される。そして、第２のレジス
タに書き込まれたデータに基づいて、上記第１データに
よって決定された上記組み合わせの中から最適な１つの
組み合わせが選択回路によって選択される。上記第１の
レジスタの内容を変更可能に構成したので、１つの信号
処理用半導体集積回路装置で多種多様な遮断周波数の範
囲が設定可能になる。その結果、信号処理用半導体集積
回路装置の汎用性が向上する。一方、上記第２レジスタ
に現在使用している遮断周波数をダイナミックに書き込
み、かつ、それに基づいて使用すべき最適な組み合わせ
の基準電流源を選択するようにしたため、低消費電力
で、かつ汎用性の高い信号処理用半導体集積回路装置が
提供される。

【００１７】また、上記第１および第２レジスタへのデ
ータ書き込み方法として、シリアルデータ転送方式を採
用したので、上記信号処理用半導体集積回路装置の設け
られる外部端子（ピン）の数が低減され、その結果、上
記信号処理用半導体集積回路装置の形成される半導体基
板の面積が小面積化される。したがって、上記低消費電
力化されることと相まって、低消費電力で高汎用性で、
かつピン数の少ないプラスチック（樹脂）封止型の信号
処理用半導体集積回路装置が提供できる。

【００１８】

【実施例】まず、本発明の信号処理用半導体集積回路装
置１００をディスク読み取りシステムが、図７を用いて
説明される。図７のディスク読み取りシステムは、情報
記録媒体とされる磁気ディスクDISKに記憶されたデータ
を読み取るためのハードディスク装置HDD のブロック図
を示している。

【００１９】ハードディスク装置HDD は、磁気ディスク
（ハードディスク）DISKからデータを読み出したりある
いは磁気ディスクDISKへデータを書き込むために利用さ
れる磁気ヘッドMHと、磁気ヘッドMHを上記磁気ディスク
の所定のトラック上へ移動させるためのヘッドアクチュ
エータHAと、上記磁気ヘッドHMH からの読み出し信号を
増幅して、本発明の信号処理用半導体集積回路装置（デ
ータチャネルプロセッサ）１００へ入力するリードライ
トアンプR/W AMPを含む。上記磁気ディスクDISKは、ス
ピンドルモータSPのローターRTに搭載される。

【００２０】スピンドルモータSPは、磁気ディスクの読
み出し時乃至データ書き込み時に、マイクロコンピュー
タ７００の制御下で、スピンドルモータードライバーSP
D によって、定回転速度（等角速度）させられる。ヘッ
ドアクチュエータHAは、マイクロコンピュータ７００に
よってその動作を制御されるヘッドアクチュエータドラ
イバーHAD によって制御され、上記磁気ヘッドMHの位置
を読み出されるべき磁気ディスクのトラック上へ移動さ
せる。マイクロコンピュータ７００は、ハードディスク
コントローラHDC ７０２から、読み出されるべき磁気デ
ィスクのトラックのトラックアドレスの情報を供給さ
れ、それに基づいてヘッドアクチュエータドライバーHA
D を制御する。

【００２１】リードライトアンプR/W AMPからの読み出
し信号INX 、INY は、信号処理用半導体集積回路装置
（データチャネルプロセッサ）１００内に設けられた自
動利得制御アンプＡＧＣに供給され、自動利得制御アン
プＡＧＣの出力信号はこの発明に係る電圧制御フィルタ
としてのアクティブフィルタ１０に供給される。アクテ
ィブフィルタ１０は、自動利得制御アンプＡＧＣの出力
信号から、アクティブフィルタ１０に設定された遮断周
波数を超える不要信号又はノイズを除去し、この不要信
号又はノイズの除去された読み出し信号はリードパルス
ジェネレータ（read pulse generator) RPG へ供給され
る。上記リードパルスジェネレータ（readpulse genera
tor) RPG から出力されたディジタル出力信号OUT は、
エンコーダ／デコーダENDEC でコード変換され、ハード
ディスクコントローラHDC ７０２およびホストインター
フェイス７０３を介してホストコンピュータ７０４へ供
給される。

【００２２】上記ハードディスクDISKは、図８に示すよ
うに、マルチゾーンレコーディング方式でデータが記録
されている。すなわち、マルチゾーンレコーディング方
式は、磁気ディスクの回転速度（角速度）を一定にした
状態において、磁気ディスクの外周側トラックに対する
記録信号の周波数を、内周側トラックに対する記憶信号
の周波数に対して相対的に高周波にすることによって、
最内周のトラック（B)から最外周のトラック（A)の間に
おいて同一の記録密度にされる。一方、ディスクDISKの
データ転送速度は、最内周のトラックから最外周のトラ
ックの間において、徐々に高速にされることになる。

【００２３】その結果、上記自動利得制御アンプＡＧＣ
からアクティブフィルタ１０へ入力される読み出し信号
の周波数は、ハードディスクDISKの内側トラットからそ
の外側トラックへ行くにしたがって、その周波数が高周
波とされる。そのために、ハードディスクDISKの読み出
しトラックのトラックアドレスに対応させて、上記アク
ティブフィルタ１０の遮断周波数がレジスタ＆コントロ
ールロジックRCL によって設定される。この遮断周波数
の制御は、上記マイクロコンピュータ７００によって行
われる。上記マイクロコンピュータ７００は、ハードデ
ィスクコントローラHDC ７０２から供給される読み出し
トラックのトラックアドレスを判定し、読み出されるト
ラックに書き込まれたデータを読み出すために必要な遮
断周波数の所望の値をレジスタ＆コントロールロジック
RCL 内の遮断周波数設定レジスタ（図１に示されるレジ
スタ２２）へ書き込む。それによって、上記アクティブ
フィルタ１０の遮断周波数が、読み出しトラックのデー
タを読み出すために必要な遮断周波数へ設定される。

【００２４】同図において、太い矢印で示されているの
が制御バスであり、前述のように、レジスタ＆コントロ
ールロジックRCL により、所望の遮断周波数の設定が行
われる。なお、上記信号処理用半導体集積回路装置１０
０としては、書き込み用エンコードクロックを発生する
シイクロナイザ(synchronizer)SYNC、読み出し用デコー
ドクロックを発生するシンセサイザ(synthesizer)SYNT
、ヘッドアクチュエータHAのサーボ制御を行うサーボ
インターフェイス(servo interface)SIF、書き込み出デ
ータのエンコードおよび読み出しデータのデコードを行
うエンコーダ／デコーダ(encoder/decoder) ENDEC も搭
載されるが、この発明に直接関係がないので、その説明
は省略される。また、図７には、データ書き込み系の信
号線乃至制御線に関しては、その図示が省略されている
ものもある。

【００２５】図１には、この発明が適用された電圧制御
フィルタ回路としてのアクティブフィルタ回路１０を含
む信号処理用半導体集積回路装置１００の一実施例のブ
ロック図が示されている。同図のアクティブフィルタ回
路１０は、公知の半導体集積回路の製造技術によって、
一点鎖線で示される単結晶シリコンのような１個の半導
体基板（半導体チップ）上に形成される。

【００２６】同図の信号処理用半導体集積回路装置１０
０は、特に制限されないが、図７において説明されたハ
ードディスクメモリ装置HDD の様なディスク読み取りシ
ステムに用いられる。なお、同図において、一点鎖線上
に記載された丸印は、信号処理用半導体集積回路装置１
００の外部端子を示している。信号入力端子INX 、INY
は、図７のリードライトアンプR/W からの出力信号を受
ける外部端子とされ、信号出力端子OUT は、図７のリー
ドパルスジェネレータPRG の出力信号が供給される外部
端子とされる。外部端子Vcc 、GND は、信号処理用半導
体集積回路装置１００の電源電位及び接地電位が供給さ
れる端子をそれぞれ示している。なお、図１には、図７
で示された自動利得制御アンプAGC やリードパルスジェ
ネレータPRGの図示が省略されている。

【００２７】図１に示される７次アクティブフィルタ１
０は、図７で説明されたように、信号入力端子INX 、IN
Y から供給された入力信号を受け、入力信号に所定にフ
ィルタリング処理を施し、フィルタリング処理された信
号を出力信号として出力端子OUTX、OUTYへ供給する。７
次アクティブフィルタ１０は、そのゲインがゲインコン
トロール電流ＩＧにより制御され、その遮断周波数（f
c）は第１電流Ｉ０と第２電流Ｉ１により制御される。
これらの電流ＩＧ、Ｉ０及びＩ１は、１ないしｎからな
るｎ個の基準電流源群RCSG１、RCSG２およびRCSG３の電
流をマルチプレクサMPX1、マルチプレクサMPX2及びマル
チプレクサMPX3により、それぞれ加算合成して設定され
る。１ないしｎ個の基準電流源群RCSG１、RCSG２および
RCSG３は、アクティブフィルタ回路１０の消費電力を必
要最小にするために必要な基準電流源のみが基準電流を
流すようにされる。

【００２８】この制御を行うのが基準電流源選択ロジッ
ク回路（RCSS CKT1）１１および（RCSS CKT2）１２で
ある。これらの基準電流源選択ロジック回路（RCSS CK
T1）１１および（RCSS CKT2）１２は、ゲインコントロ
ールレジスタ（Gain controlREG) ２１、ｆｃ設定用レ
ジスタ（fc Setting REG) ２２及びｆｃ設定範囲用レジ
スタ（fc Range REG) ２３に設定されたデータに基づい
て、電流をマルチプレクサMPX1、マルチプレクサMPX2及
びマルチプレクサMPX3を制御するための選択信号S0、S
1、S2を形成する。この基準電流源選択ロジック回路１
１および１２により選択されない基準電流源は、その動
作に必要な動作電圧（Vcc ）の供給が遮断されるように
なっている。

【００２９】したがって、図に示されるように、信号処
理用半導体集積回路装置１００は、７次アクティブフィ
ルタ１０の遮断周波数を制御する遮断周波数制御回路１
３、と７次アクティブフィルタ１０のゲインを制御する
ゲイン制御回路１４を含む。また、図７に示されたレジ
スタ＆コントロールロジックRCL は、遮断周波数制御回
路１３、ゲイン制御回路１４、ゲインコントロールレジ
スタ（Gain control REG) ２１、ｆｃ設定用レジスタ
（fc Setting REG) ２２及びｆｃ設定範囲用レジスタ
（fc Range REG) ２３とされる。

【００３０】図７に示されるマイクロコンピュータ７０
０のようなシステムコントロール装置は、ゲインコント
ロールレジスタ（Gain control REG) ２１、ｆｃ設定用
レジスタ（fc Setting REG) ２２及びｆｃ設定範囲用レ
ジスタ（fc Range REG) ２３に対して、上記７次アクテ
ィブフィルタ１０に対する遮断周波数の設定情報（デー
タ）を入力する。だだし、ｆｃ設定用レジスタ（fc Set
ting REG) ２２へのデータの設定は、磁気ディスクDISK
の読み出されるトラックのトラックアドレスが、上記ハ
ードディスクコントローラHDC からマイクロコンピュー
タ７００へ供給されたときに動的に書き込まれる。一
方、ゲインコントロールレジスタ（Gain control REG)
２１及びｆｃ設定範囲用レジスタ（fc Range REG) ２３
へのデータの設定は、ハードディスクメモリ装置HDD へ
電源が供給され、それが起動状態にされたとき、ハード
ディスク起動プログラムなどに基づいて、上記マイクロ
コンピューター７００によって設定される。

【００３１】ゲインコントロールレジスタ（Gain cont
REG)２１、ｆｃ設定用レジスタ（fcSetting REG) ２２
及びｆｃ設定範囲用レジスタ（fc Range REG) ２３への
データの設定は、データ設定回路３０によって行われ
る。上記データ設定回路３０は、マイクロコンピュータ
７００から供給されるシリアルデータ、シリアルクロッ
ク及びレジスタ選択イネーブル信号を外部端子SDATA 、
SCLK、/RSENAを介して受けるようにされ、その内部に、
シフトレジスタ３１、モード制御回路Mcont ３２、レジ
スタ選択制御回路RScont３３、データ入出力レジスタDI
OREG３４及びシリアルクロックsck を上記シフトレジス
タ３１へ供給するか否かを上記レジスタ選択イネーブル
信号に基づいて制御するクロック制御回路３５を上記を
含む。

【００３２】モード制御回路Mcont ３２は、シフトレジ
スタ３１から２ビットのリードモードあるはライトモー
ドを示すモードデータを受けて、上記ゲインコントロー
ルレジスタ（Gain cont REG)２１、ｆｃ設定用レジスタ
（fc Setting REG) ２２及びｆｃ設定範囲用レジスタ
（fc Range REG) ２３に対して、信号線（制御バス）SL
１を介してモード制御信号を供給する。レジスタ選択制
御回路RScont３３は、シフトレジスタ３１から５ビット
のアドレスデータを受けて、上記ゲインコントロールレ
ジスタ（Gain control REG) ２１、ｆｃ設定用レジスタ
（fc Setting REG) ２２及びｆｃ設定範囲用レジスタ
（fc Range REG) ２３のいずれか１つのレジスタに対し
て、選択信号線（アドレス選択線）SL２を介して選択制
御信号を供給する。

【００３３】データ入出力レジスタDIOREG３４は、モー
ドデータがライトモードを示す時シフトレジスタ３１か
ら８ビットのデータを受け、レジスタ選択制御回路RSco
nt３３によって選択されたレジスタへデータ信号線（デ
ータバス）SL３を介して上記データを供給する。一方、
データ入出力レジスタDIOREG３４は、モードデータがリ
ードモードを示す時、レジスタ選択制御回路RScont３３
によって選択されたレジスタからデータ信号線SL３を介
して上記データを受け、上記データを上記シフトレジス
タ３１へ供給する。

【００３４】図１１および１２は、上記において説明さ
れた上記ゲインコントロールレジスタ（Gain cont REG)
２１、ｆｃ設定用レジスタ（fc Setting REG) ２２及び
ｆｃ設定範囲用レジスタ（fc Range REG) ２３へのデー
タの書き込み及び読み出しの関するタイミングチャート
を示している。同図から理解されるように、上記レジス
タ選択イネーブル信号のロウレベルによって、上記クロ
ック制御回路３５が活性化されることになる。なお、図
１１および図１２は容易に理解されるので、その詳細な
説明は省略される。このように、シリアル伝送を用いて
上記記ゲインコントロールレジスタ（Gain control RE
G) ２１、ｆｃ設定用レジスタ（fc Setting REG) ２２
及びｆｃ設定範囲用レジスタ（fc Range REG) ２３へデ
ーアをセットするため、それに利用される外部端子数が
低減される。

【００３５】この実施例の７次アクティブフィルタ１０
では、広範囲にわたって任意の遮断周波数の設定を低消
費電力のもとに行うようにするために、まずｆｃ設定範
囲用レジスタ１３に書き込まれたデータ（第１データ）
により、７次アクティブフィルタ１０が用いられる信号
処理用半導体集積回路装置１００に要求される遮断周波
数の範囲が決められる。この遮断周波数の範囲は、所望
の低消費電力となるように予め決められた複数区分から
なる周波数設定範囲に分けらる。

【００３６】そして、磁気ディスクの所望のトラックに
記憶されているデータを磁気ヘッドで読む際、図７に示
されるマイクロコンピュータ７００は、図７に示される
ハードディスクコントローラ７０２から読み出すべきト
ラックのトラックアドレスに関するアドレス情報を受
け、そのアドレス情報に基づいて、そのトラックに記録
されたデータを読み出すのに必要な遮断周波数に関する
遮断周波数情報（第２データ）をｆｃ設定用レジスタ２
２へ書き込む。ｆｃ設定用レジスタ２２に設定されたデ
ータにより、上記基準電流源選択回路RCSS CKT２は指定
された遮断周波数を解読して、それが含まれる周波数区
分に対応して上記可変電流Ｉ０を決め、この可変電流Ｉ
０に対応して上記可変電流Ｉ１を決めるようにする。

【００３７】上記７次アクティブフィルタ１０は、後述
するように２次のローパスフィルタLPF1、２次のハイパ
スフィルタHPF1、ブーストアンプ（Ｋアンプ）−Ｋ、２
次のローパスフィルタLPF2、２次のローパスフィルタLP
F3及び１次のローパスフィルタLPF4と１次のハイパスフ
ィルタHPF2からなり、全体として７次フィルタとされ
る。

【００３８】図２には、上記２次のローパスフィルタLP
F2の一実施例のブロック図が示されている。このローパ
スフィルタLPF2は、２次のバイカッド（Ｂiquad)回路か
ら構成される。入力信号ＶiX、ＶiYは、次に説明するよ
うな差動増幅回路（Ｇｍ１アンプ）１に供給され、その
相互コンダクタンスｇｍ１と出力に設けられたキャパシ
タＣ１により、１次のローパスフィルタを構成する。か
かる１次のローパスフィルタの出力信号は、同様な差動
増幅回路（Ｇｍ２アンプ）２からなる相互コンダクタン
スｇｍ２と、その出力に設けられたキャパシタＣ２から
なる１次のローパスフィルタに供給され、全体して２次
のローパスフィルタとされる。上記差動増幅回路２の出
力信号は、差動増幅回路（Ｇｍ３アンプ）３と差動増幅
回路（Ｇｍ４アンプ）４によりそれぞれ帰還がかけられ
て出力信号ＶoutX、ＶoutYを形成する。

【００３９】図３には、上記相互コンダクタンスｇｍを
構成する差動増幅回路の一実施例の回路図が示されてい
る。入力信号ＶinX 、ＶinY は、ＮＰＮ型の一対の入力
バイポーラトランジスタＱ１とＱ２のベースにそれぞれ
供給される。トランジスタＱ１とＱ２のそれぞれのエミ
ッタと回路の接地電位（０ボルト）GND との間には、入
力ダイナミックレンジを設定する可変電流源Ｉ０がそれ
ぞれ設けられる。上記トランジスタＱ１とＱ２のエミッ
タ間には、エミッタ抵抗Ｒe が設けられる。上記トラン
ジスタＱ１とＱ２のコレクタは、一方向性素子としての
ダイオードＤ１とＤ２のカソードにそれぞれ結合され、
上記ダイオードＤ１とＤ２のカソードのアノードは、共
通接続され、負荷抵抗Ｒ１を介して、５ボルトのような
回路の電源電位Vcc に結合される。

【００４０】上記のトランジスタＱ１とＱ２のそれぞれ
のコレクタ出力信号は、ＮＰＮ型の一対の差動結合され
たバイポーラトランジスタＱ３とＱ４のそれぞれベース
に供給される。差動トランジスタＱ３とＱ４の共通化さ
れたエミッタと回路の接地電位GNDとの間には、相互コ
ンダクタンスを制御するための可変電流源Ｉ１が設けら
れる。上記差動トランジスタＱ３とＱ４のコレクタに
は、上記エミッタに設けられた可変電流源Ｉ１の１／２
の電流にされた電流源負荷Ｉ２が設けられる。つまり、
この電流源Ｉ２と可変電流源Ｉ１とは、Ｉ２＝Ｉ１／２
の関係にある。かかる差動トランジスタＱ３とＱ４のコ
レクタから出力電流ＩoutX及びＩoutYが出力される。前
記のような１次のローパスフィルタを構成するときに
は、上記出力電流ＩoutX及びＩoutYは、図２に示される
キャパシタ（Ｃ１又はＣ２）に充放電電流として、供給
される。

【００４１】この差動増幅回路の相互コンダクタンスｇ
ｍは、次式（１）で計算できる。 ｇｍ＝ｄＩout ／ｄＶin＝（１／Ｒｅ）・（Ｉ１／Ｉ０） ・・・・（１） 図２の２次ローパスフィルタの伝達関数は、各Ｇｍ１〜
Ｇｍ４アンプの相互コンダクタンスｇｍを一定としたと
き、次式（２）と表される。 Ｈ（Ｓ）＝ｄＶout ／Ｖin ＝（ｇｍ／Ｃ１Ｃ２）／〔Ｓ＋Ｓｇｍ／Ｃ２＋ｇｍ／Ｃ１Ｃ２〕 ・・・・・（２） 一方、２次ローパスフィルタの一般式は、次式（３）の
ように表される。 Ｈ（Ｓ）＝ω／〔Ｓ＋Ｓω／Ｑ＋ω〕 ・・・・・（３）

【００４２】上記式（２）と（３）から、ω＝ｇｍ／
（Ｃ１Ｃ２）、Ｑ＝（Ｃ２／Ｃ１）となる。また、遮断
周波数ｆｃは、ω／２πであるから、次式（４）のよう
に表される。 ｆｃ＝〔１／２π（Ｃ１Ｃ２）〕・（１／Ｒｅ）・（Ｉ１／Ｉ０）・・（４）

【００４３】７次アクティブフィルタを構成する際に、
従来においては通常キャパシタＣ１とＣ２が固定で、電
流Ｉ０を固定として電流Ｉ１を可変とするか、逆にキャ
パシタＣ１とＣ２を可変として、電流Ｉ０と電流Ｉ１を
固定するか何れかで構成されている。ハードディスクメ
モリ装置HDD の信号処理用半導体集積回路装置１００の
ように扱う信号周波数が広範囲にわたるときには、言い
換えるならば、選択された磁気ディスクのトラックのア
ドレスにより記録信号の周波数が広範囲にわたって変化
するものでは、電流Ｉ１を広範囲にわたって変化させる
ことが必要なるとわかった。つまり、キャパシタＣ１と
Ｃ２を可変とする方法では、容量値を広範囲にわたって
比精度よく形成することが必須となるため、素子加工技
術的には非常に困難となり非現実的であると考えられ
る。

【００４４】上記電流Ｉ１により広範囲にわたって遮断
周波数ｆｃを設定しようとすると、例えは３ＭＨｚのと
きの電流Ｉ１に対して、２７ＭＨｚのような９倍の遮断
周波数に設定するためには、可変電流Ｉ１の電流値を３
ＭＨｚのときの９倍もの電流を流す必要があり、消費電
流を大幅に増加させてしまうという問題があることがわ
かった。

【００４５】現在の技術では、消費電力やそれに伴う発
熱の制限から、上記差動増幅回路の相互コンダクタンス
を利用したアクティブフィルタにおいては、設定可能な
最低遮断周波数ｆｃmin の３倍からせいぜい５倍程度ま
で範囲しか遮断周波数の設定ができない。このため、上
記信号処理用半導体集積回路装置１００では、使用シス
テム毎に個別にフィルタ部品を取る換える必要があり、
しかも、消費電流が比較的大きなものになってしまうと
いう問題を有している。

【００４６】この実施例では、図１のようにｆｃ設定用
レジスタ２２とｆｃ設定範囲用レジスタ２３が設けられ
る。特に制限されないが、ｆｃ設定範囲用レジスタ２３
は、８ビット構成とされて最低遮断周波数ｆｃmin の設
定用に４ビットが割り当てられ、最高遮断周波数ｆｃma
x の設定用に４ビットが割り当てられる。そして、ｆｃ
設定用レジスタが８ビット構成とされる。

【００４７】以下に示す表１には、最低遮断周波数ｆｃ
min の設定範囲として３ＭＨｚ〜１８ＭＨｚ、最高遮断
周波数ｆｃmax の設定範囲として１２ＭＨｚ〜２７ＭＨ
ｚとした仕様の場合のレジスタマッピングが示される。
外部のシステムコントローラとしてのマイクロコンピュ
ータ７００（図７参照）は、ｆｃmin 値とｆｃmax 値の
それぞれを１ずつの組み合わせとして選択する。このよ
うなｆｃ設定範囲用レジスタのレジスタマッピングに対
して、ｆｃ設定用レジスタ２２（８ビット構成）は、以
下の表２のように構成され、レジスタ値００HEX 〜ＦＦ
HEX （HEX は、１６進表示を示す）に対して、設定され
る遮断周波数ｆｃは、ｆｃmin 値からｆｃmax 値の値ま
でのいずれかとなり、分解能は（ｆｃmax −ｆｃmin ）
／２５５と決定される。

【００４８】

【表１】

【００４９】上記のようなｆｃ設定範囲用レジスタ２３
を設けるものであり、それぞれが１６通りの選択ができ
るから、例えば、前記のようなハードディスクメモリ装
置HDDに設けられる信号処理用半導体集積回路装置１０
０に適用した場合、それが搭載される仕様に応じて適用
可能な十分な自由度を持つようにできる。なお、上記ｆ
ｃ設定範囲用レジスタ２３及びｆｃ設定用レジスタ２２
のビット数を増加させることにより、設定範囲のいっそ
うの拡大と、分解能を細かくすることができる。

【００５０】

【表２】

【００５１】消費電力について説明すると、上記式
（４）から、電流Ｉ０がある値のときに、ｆｃはＩ１に
対応してリニアに変化する。つまり、前記のようにｆｃ
＝３ＭＨｚのときの電流Ｉ１に比べて、ｆｃ＝２７ＭＨ
ｚのときの電流Ｉ１は９倍もの電流値になってしまう。
ここで、電流Ｉ０とＩ１の最低電流量としては、バイポ
ーラトランジスタ系又はＭＯＳＦＥＴ（絶縁ゲート型電
界効果トランジスタ）系回路の使用する場合、これらの
回路が安定に動作するために必要な数十μＡ程度の電流
が必要である。また、広範囲にわたって遮断周波数ｆｃ
のリニアリティを確保するためには、更に数十μＡの電
流が必要になる。この結果、７次フィルタ回路全体で
は、数十ｍＡもの電流が必要になってしまう。

【００５２】この実施例では、例えば、図５に特性図に
示すように、遮断周波数ｆｃの設定範囲を３ＭＨｚ〜９
ＭＨｚと、９ＭＨｚ〜２７ＭＨｚとのように２区分に分
ける。そして、３ＭＨｚ〜９ＭＨｚの３倍の範囲での電
流Ｉ０を作る基準電流源をＩref0とし、９ＭＨｚ〜２７
ＭＨｚの３倍の範囲では基準電流源をＩref0／３に低減
させる。この場合、設定範囲がそれぞれの区分におい
て、３倍程度で済むことから、基準電流源Ｉref0は数十
μＡ程度ですみ、それに伴い電流Ｉ０も小さくできる。
また、可変電流Ｉ１もｆｃ＝３ＭＨｚのときの３倍程度
ですみ、トータルの消費電流を大幅に低減させることが
できるために、現状のアクティブフィルタをそのまま用
いて構成することができる。

【００５３】図４には、図１に示される上記電流Ｉ０と
Ｉ１を形成する基準電流源回路RCSG２及びRCSG３の一実
施例の回路図が示されている。この実施例では、それぞ
れが複数個からなる基準電流源ｉ0 とｉ1 は、ｆｃ設定
範囲用レジスタ２３の設定値やｆｃ設定レジスタ２２の
設定値を上記基準電流源選択ロジック（RSCC CKT2）１
２により解読して形成された制御信号S1、S2によりスイ
ッチ制御されるスイッチ素子SWを通して動作電圧Ｖccを
選択的に供給する。このような構成とすることにより、
必要最小な個数の基準電流源のみを動作状態にできるか
ら、基準電流源回路RCSG２及びRCSG３においても低消費
電力化を図ることができる。同図の実施例回路は、図１
の基準電流源RCSG２及びRCSG３、基準電流源選択ロジッ
クRSCCCKT １２、マルチプレクッサMPX2及びMPX3に対応
している。

【００５４】そして、基準電流源選択ロジック回路RSCC
CKT2により動作状態にされた基準電流ｉ０とｉ１は、
加算動作を行うマルチプレクサMPX2とマルチプレクサMP
X3により、それぞれが合成されて、図３に示した差動増
幅回路に供給される可変電流Ｉ０と可変電流Ｉ１として
供給されて、その相互タンダクタンスgmの設定が行われ
る。マルチプレクサMPX2とマルチプレクサMPX3は、図１
のｆｃ設定用コントロールロジックRSCC CKT2により制
御される。

【００５５】図４の実施例のように、可変電流Ｉ０用の
複数からなる基準電流源ｉ０と可変電流Ｉ１用の複数か
らなる基準電流源ｉ１を設け、それぞれの組み合わせに
より多種類からなる電流値の設定が可能となり、電流設
定の自由度が増すので低消費電力化を図りつつ、高性能
化（高リニアリティ）の確保ができる。

【００５６】図９は、上記基準電流源選択ロジック回路
RSCC CKT2の一実施例の回路ブロック図を示している。
上記基準電流源選択ロジック回路RSCC CKT2は、ｆｃ設
定範囲用レジスタ（fc Range REG) ２３のfc minレジス
タ部２３１及びfc maxレジスタ部２３２からの信号Dmi
n、Dmaxを受け、使用されるシステムに必要とれる電流
Ｉ０とＩ１との組み合わせを基準電流源回路RCSG２及び
RCSG３から選びたすための基本選択信号SRを発生する選
択論理回路１２１と、上記選択論理回路１２１から出力
された基本選択信号SRとｆｃ設定用レジスタ（fc setti
ng REG）２２からのデータ信号CDとをうけ、基本選択信
号SRとデータ信号CDとを比較し、その比較結果に基づい
て選択論理回路１２１によって選択された組み合わせか
ら最適な１つの組み合わせを選択する比較選択論理回路
１２２を含む。上記比較選択論理回路１２２は、複数の
選択信号S １２ーS １４乃至S ２１ーS ２４をへ供給す
る。

【００５７】上記比較選択論理回路１２２から出力され
た複数の選択信号S １２ーS １４乃至S ２１ーS ２４
は、図１０に示されるように、マルチプレクサMPX2とマ
ルチプレクサMPX3の設けられたスイッチング素子SW１乃
至SW４、SW５乃至SW８へ供給される。スイッチング素子
SW１乃至SW４は、PNP 型バイポーラトランジスタからな
る基準電流源トランジスタQi０１ないしQi０４のエミッ
タと回路の電源電位Vccが供給される電源電位線との間
に結合される。基準電流源トランジスタQi０１ないしQi
０４のコレクタは共有に結合されて、図３に示される上
記相互コンダクタンスｇｍを構成する差動増幅回路の可
変電流源Ｉ０（NPN 型バイポーラトランジスタQI０１、
QI０２）にカレントミラー結合されたNPN 型バイポーラ
トランジスタQ１００のコレクタに結合される。基準電
流源トランジスタQi０１ないしQi０４のベース電極は、
第１定電流源回路CS１を構成するトランジスタQ １０
１、Q１０２に結合される。トランジスタQ １０１は、
図のように、基準電流源トランジスタQi０１ないしQi０
４とカレントミラー結合される。

【００５８】同様に、スイッチング素子SW５ないしSW８
は、PNP 型バイポーラトランジスタからなる基準電流源
トランジスタQi１１ないしQi１４のエミッタと回路の電
源電位Vcc が供給される電源電位線との間に結合され
る。基準電流源トランジスタQi１１ないしQi１４のコレ
クタは共有に結合されて、図３に示される上記相互コン
ダクタンスｇｍを構成する差動増幅回路の可変電流源Ｉ
１（NPN 型バイポーラトランジスタQI１１）にカレント
ミラー結合されたNPN 型バイポーラトランジスタQ １１
０のコレクタに結合される。基準電流源トランジスタQi
１１ないしQi１４のベース電極は、第２定電流源回路CS
２を構成するトランジスタQ １１１、Q １１２に結合さ
れる。トランジスタQ １１１は、図のように、基準電流
源トランジスタQi１１ないしQi１４とカレントミラー結
合される。このようにすることにより、可変電流Ｉ０用
の複数からなる基準電流源ｉ０と可変電流Ｉ１用の複数
からなる基準電流源ｉ１を設け、それぞれの組み合わせ
により多種類からなる電流値の設定が可能となり、電流
設定の自由度が増すことになる。なお、図１０において
は、各基準電流源の数を４つとして説明したが、これに
限定されない。

【００５９】図６には、上記７次アクティブフィルタ１
０の一実施例のブロック図が示されている。コアアクテ
ィブフィルタは、２次ローパスフィルタＬＰＦ１と、２
次のハイパスフィルタＨＰＦ１、ブーストアンプ−Ｋ、
合成回路Σ、２次ローパスフィルタＬＰＦ２、２次ロー
パスフィルタＬＰＦ３、１次ハイパスフィルタＨＰＦ２
及び１次ローパスフィルタＬＰＦ４から構成される。上
記コアアクティブフィルタの制御系として、ゲインコン
トロールレジスタ２１と、ｆｃ設定用にｆｃ設定範囲用
レジスタ２３とｆｃ設定用レジスタ２２及びこれらのレ
ジスタ値を解読して電流Ｉ０とＩ１を設定するｆｃコン
トロール回路１３から構成される。

【００６０】上記ゲインコントロールレジスタ２１のレ
ジスタ値は、複数からなる基準電流源RCSG1 とそのコン
トロールロジックRCSS CKT1及びマルチプレクサMPX1か
ら構成されるゲインコントロール回路１４に供給され、
ゲインコントロールレジスタ２１のレジスタ値に従って
最適のゲインを得ることが出来るように、ゲインコント
ロール電流ＩＧがブーストアンプ-Kに供給される。上記
全体として７次からなるアクティブフィルタ１０におい
て、最終段の１次ハイパスフィルタHPF4からフィルタ微
分出力Ｖｏ'X、Ｖｏ'Yが出力され、最終段の１次ローパ
スフィルタLPF４からフィルタ出力信号ＶｏX 、ＶｏY
が出力される。

【００６１】上記の実施例から得られる作用効果は、下
記の通りである。 （１） 入力電圧信号がベースに供給され、エミッタに
それぞれ第１の可変電流源が設けられた一対の入力トラ
ンジスタと、かかる入力トランジスタのコレクタに一方
向素子を介して共通に設けられた負荷手段と、上記入力
トランジスタのコレクタ出力がベースに供給された差動
トランジスタと、上記差動トランジスタの共通化された
エミッタに設けられた第２の可変電流源と、上記差動ト
ランジスタのコレクタにそれぞれ設けられ、上記第２の
可変電流源の電流値の半分ずつが流れるようにされた電
流源負荷とを備えた可変コンダクタンス回路を用いたア
クティブフィルタ回路において、上記第１の可変電流源
の電流値を所定の周波数範囲毎であって、周波数範囲が
高くなるに従い電流値が小さくなるように切り換え可能
にすることにより、差動トランジスタの相互コンダクタ
ンスを制御して遮断周波数を設定する可変電流の設定範
囲も小さく抑えられるので低消費電力で広範囲にわたる
遮断周波数の設定が可能になるという効果が得られる。

【００６２】（２） 上記第１の可変電流源と第２の可
変電流源とは、基準となる複数の定電流源をマルチプレ
クサにより合成加算してそれぞれが所望の電流値を得る
ようにすることにより、ｆｃ設定のためのレジスタ値を
論理回路により解読して予め決められた最適値の設定が
容易になるという効果が得られる。

【００６３】（３） 上記アクティブフィルタ回路の遮
断周波数範囲を、遮断周波数設定範囲用レジスタ値によ
り複数種類設定可能にされ、設定された周波数範囲にお
いて複数区分に分けて上記第１の可変電流源の電流値と
第２の可変電流源の電流値を設定するようにすることに
より、実質的に広範囲にわたる遮断周波数の設定を低消
費電力のもとに行うようにすることができるという効果
が得られる。

【００６４】（４） 磁気ヘッドとトラックとの相対的
な回転速度が高くなるに従って記録信号の周波数を高く
するハードディスクメモリ装置のかかる記録信号を扱う
信号処理用半導体集積回路装置（リードチャネル回路）
において、上記のようなアクティブフィルタを用いるこ
とにより、汎用性の高い信号処理用半導体集積回路装置
を得ることができ、その量産性の向上と外付部品点数の
削減と相俟って大幅なコスト低減が可能になるという効
果が得られる。

【００６５】（５） 上記により、本発明を用いたアク
ティブフィルタ回路を含む信号処理用半導体集積回路装
置は、低消費電力とされているのでプラスティック（樹
脂）によって封止することができ、装置自体の大幅なコ
スト低減が可能になるという効果が得られる。

【００６６】以上本発明者よりなされた発明を実施例に
基づき具体的に説明したが、本願発明は前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲で種
々変更可能であることはいうまでもない。例えば、設定
範囲（ｆｃmin 〜ｆｃmax ）の範囲が上記のような３倍
程度であるときにおいてそれを複数区分に分けないで、
可変電流Ｉ１の変化のみで遮断周波数の設定を行うよう
にしてもよい。逆に、設定範囲が広範囲にわたるときに
は、前記のように２区分ではなく、３区分以上に分けて
可変電流Ｉ１の変化量を小さく制限するようにする。こ
のように、複数区分に分けるか否かと、その区分数はｆ
ｃ設定範囲（ｆｃmin 〜ｆｃmax ）に応じて種々の組み
合わせを採るようにするものである。

【００６７】アクティブフィルタを構成する差動増幅回
路は、図３に示された基本として種々の実施形態を採る
ことができるものである。可変電流は、前記のようにマ
ルチプレクサによってディジタル的に加算合成するもの
他、ディジタル／アナログ変換回路を利用して電流値を
設定するもの等種々の実施形態を採ることができるもの
である。

【００６８】この発明は、差動増幅回路の相互コンダク
タンスを利用して広範囲にわたる遮断周波数の設定を行
うアクティブフィルタとして広く利用できる。

【００６９】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。すなわち、入力電圧信号がベースに供
給され、エミッタにそれぞれ第１の可変電流源が設けら
れた一対の入力トランジスタと、かかる入力トランジス
タのコレクタに一方向素子を介して共通に設けられた負
荷手段と、上記入力トランジスタのコレクタ出力がベー
スに供給された差動トランジスタと、上記差動トランジ
スタの共通化されたエミッタに設けられた第２の可変電
流源と、上記差動トランジスタのコレクタにそれぞれ設
けられ、上記第２の可変電流源の電流値の半分ずつが流
れるようにされた電流源負荷とを備えた可変コンダクタ
ンス回路を用いたアクティブフィルタ回路において、上
記第１の可変電流源の電流値を所定の周波数範囲毎であ
って、周波数範囲が高くなるに従い電流値が小さくなる
ように切り換え可能にすることにより、差動トランジス
タの相互コンダクタンスを制御して遮断周波数を設定す
る可変電流の設定範囲も小さく抑えられるので低消費電
力で広範囲にわたる遮断周波数の設定が可能になる。

【００７０】上記第１の可変電流源と第２の可変電流源
とは、基準となる複数の定電流源をマルチプレクサによ
り合成加算してそれぞれが所望の電流値を得るようにす
ることにより、ｆｃ設定のためのレジスタ値を論理回路
により解読して予め決められた最適値の設定が容易にな
る。

【００７１】上記アクティブフィルタ回路の遮断周波数
範囲を、遮断周波数設定範囲用レジスタ値により複数種
類設定可能にされ、設定された周波数範囲において複数
区分に分けて上記第１の可変電流源の電流値と第２の可
変電流源の電流値を設定するようにすることにより、実
質的に広範囲にわたる遮断周波数の設定を低消費電力の
もとに行うようにすることができる。

【００７２】磁気ヘッドとトラックとの相対的な回転速
度が高くなるに従って記録信号の周波数を高くするハー
ドディスクメモリ装置のかかる記録信号を扱う信号処理
用半導体集積回路装置（リードチャネル回路）におい
て、上記のようなアクティブフィルタを用いることによ
り、汎用性の高い信号処理用半導体集積回路装置を得る
ことができ、その量産性の向上と外付部品点数の削減と
相俟って大幅なコスト低減が可能になる。

【００７３】上記により、本発明を用いたアクティブフ
ィルタ回路を含む信号処理用半導体集積回路装置は、低
消費電力とされているので図１３に示されるようにプラ
スティック（樹脂）によって封止することができ、信号
処理用半導体集積回路装置自体の大幅なコスト低減が可
能になる。

【図面の簡単な説明】

【図１】この発明が適用されたアクティブフィルタ回路
の一実施例を示すブロック図である。

【図２】上記図１の２次のローパスフィルタの一実施例
を示すブロック図である。

【図３】この発明に用いられる差動増幅回路の一実施例
を示す回路図である。

【図４】図３の差動増幅回路の相互コンダクタンスを制
御する定電流Ｉ０とＩ１を形成する電流源回路の一実施
例を示す回路図である。

【図５】この発明を説明するための電流Ｉ１と遮断周波
数ｆｃの関係を示す特性図である。

【図６】この発明に係るアクティブフィルタ回路の一実
施例を示すブロック図である。

【図７】この発明に係るアクティブフィルタが用いられ
るＨＤＤのシステムブロック図である。

【図８】この発明にＨＤＤのシステムに利用される磁気
ディスクの記録方式を示す構成図である。

【図９】基準電流源選択回路RCSS CKT２のブロック図で
ある。

【図１０】基準電流源（RCSG２、RSCG３）、マルチプレ
ックサ（MPX2、MPX3）とアクティブフィルタ１０の結合
図である。

【図１１】データの書き込みタイミングチャート図であ
る。

【図１２】データの読み出しの関するタイミングチャー
ト図である。

【図１３】この発明に係る信号処理用半導体集積回路装
置１００のプラスチックパッケージの上面図である。

【符号の説明】

１〜４…差動増幅回路（Ｇｍアンプ）、Ｃ１，Ｃ２…キ
ャパシタ、Ｑ１〜Ｑ４…トランジスタ、Ｒ１，Ｒｅ…抵
抗、Ｉ０…定電流源、Ｉ１…可変電流源、Ｉ２…電流源
負荷。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 渡辺 寿 秋田県南秋田郡天王町天王字長沼64 アキ タ電子株式会社内

Claims (12)

【特許請求の範囲】
1. 【請求項１】 入力電圧信号がベースに供給され、エミ
   ッタにそれぞれ第１の可変電流源が設けられる一対の入
   力トランジスタと、上記一対の入力トランジスタのコレ
   クタに一方向素子を介して共通に設けられた負荷手段
   と、上記一対の入力トランジスタのそれぞれコレクタ出
   力がベースにそれぞれ供給された一対の差動トランジス
   タと、上記一対の差動トランジスタの共通化されたエミ
   ッタに設けられた第２の可変電流源と、上記一対の差動
   トランジスタのコレクタにそれぞれ設けられ、上記第２
   の可変電流源の電流値の半分ずつの電流が流れるように
   された電流源負荷とを備えた可変コンダクタンス回路
   と、上記可変コンダクタンス回路とキャパシタとが組み
   合わせてなる電圧制御フィルタ回路であって、上記第１
   の可変電流源の電流値を所定の周波数範囲毎であって、
   周波数範囲が高くなるに従い電流値が小さくなるように
   切り換え可能にしてなることを特徴とする電圧制御フィ
   ルタ回路。
2. 【請求項２】 上記第１の可変電流源と第２の可変電流
   源とは、基準となる複数の電流源をマルチプレクサによ
   り合成加算して、それぞれが所望の電流値を得ることを
   特徴とする請求項１の電圧制御フィルタ回路。
3. 【請求項３】 上記電圧制御フィルタ回路の遮断周波数
   範囲は、遮断周波数設定範囲用レジスタ値により複数種
   類設定可能にされ、設定された周波数範囲において上記
   複数区分に分けられ、遮断周波数設定レジスタ値に対応
   して上記第１の定電流源の電流値が周波数範囲が高くな
   るに従い電流値が小さくなるように切り換えられ、それ
   に対応して第２の可変電流源の電流値も設定されるもの
   であることを特徴とする請求項１又は請求項２の電圧制
   御フィルタ回路。
4. 【請求項４】 上記遮断周波数設定範囲用レジスタ値と
   遮断周波数設定レジスタ値とは論理回路により解読され
   て第１の定電流と第２の電流源の電流値を合成加算して
   それぞれ形成するマルチプレクサの制御信号に変換され
   るものであることを特徴とする請求項４の電圧制御フィ
   ルタ回路。
5. 【請求項５】 上記電圧制御フィルタ回路は、磁気ヘッ
   ドとトラックとの相対的な回転速度が高くなるに従って
   記録信号の周波数を高くするハードディスクメモリ装置
   のかかる記録信号を扱うものに用いられるものであるこ
   とを特徴とする請求項１、請求項２、請求項３又は請求
   項４の電圧制御フィルタ回路。
6. 【請求項６】 その周波数が所定の第１値から所定の第
   ２値まで変更される入力信号が供給されるべき第１外部
   端子と、上記第１外部端子に結合され、その電流値を変
   更可能な第１及び第２電流源とを含み、上記第１電流源
   の電流値と上記第２電流源の電流値との比によって、そ
   の遮断周波数を変更可能な電圧制御型フィルタ回路と、
   上記電圧制御型フィルタ回路の出力信号が供給されるべ
   き第２外部端子と、上記電圧制御型フィルタ回路に結合
   され、上記第１電流源の電流値、上記第２電流源の電流
   値及び上記第１電流源の電流値と上記第２電流源の電流
   値との比を制御する制御回路を含み、上記制御回路は、
   上記入力信号の周波数が高くなるにしたがって、上記第
   １電流源の電流値を段階的に少なくすることを特徴とす
   る信号処理用半導体集積回路装置。
7. 【請求項７】 上記制御回路は、上記入力信号の周波数
   の変化範囲に関する第１データを記憶するための第１レ
   ジスタと、上記電圧制御フィルタの遮断周波数を指定す
   るための第２データを記憶するための第２レジスタと含
   み、上記制御回路は、上記第１及び第２データに基づい
   て、上記第１電流源の電流値、上記第２電流源の電流値
   及び上記第１電流源の電流値と上記第２電流源の電流値
   との比を設定することを特徴とする請求項６に記載の信
   号処理用半導体集積回路装置。
8. 【請求項８】 上記信号処理用半導体集積回路装置は、
   樹脂によって封止されることを特徴とする請求項７に記
   載の信号処理用半導体集積回路装置。
9. 【請求項９】 情報が記憶され、かつ、上記情報の記録
   密度がその内周トラックから外周トラックの間におい
   て、均一にされたディスクと、上記ディスクを所定の回
   転数で回転させるモータと、上記ディスクに記憶された
   情報を読み出すためのヘッドと、上記ヘッドを上記ディ
   スクの所定トラック上へ位置させるためのアクチュエー
   タと、上記ヘッドからの読み出し信号を受け、所定の信
   号処理を施す半導体集積回路装置と、上記アクチュエー
   タと上記半導体集積回路装置とを制御するマイクロコン
   ピュータとを含み、半導体集積回路装置は、さらに、そ
   の電流値が変更可能な第１及び第２電流源とを含み、か
   つ、上記第１電流源の電流値と上記第２電流源の電流値
   との比によって、その遮断周波数を変更可能にされ、上
   記読み出し信号を受け、その遮断周波数以上の信号成分
   を除去する電圧制御型フィルタ回路と、上記電圧制御型
   フィルタ回路に結合され、上記第１電流源の電流値、上
   記第２電流源の電流値及び上記第１電流源の電流値と上
   記第２電流源の電流値との比を制御する制御回路を含
   み、上記制御回路は、上記読み出し信号の周波数が高く
   なるにしたがって、上記第１電流源の電流値を段階的に
   少なくすることを特徴とする信号読み取りシステム。
10. 【請求項１０】 上記制御回路は、上記読み出し信号の
    周波数の変化範囲に関する第１データを記憶するための
    第１レジスタと、上記電圧制御フィルタの遮断周波数を
    指定するための第２データを記憶するための第２レジス
    タと含み、上記制御回路は、上記第１及び第２データに
    基づいて、上記第１電流源の電流値、上記第２電流源の
    電流値及び上記第１電流源の電流値と上記第２電流源の
    電流値との比を設定することを特徴とする請求項９に記
    載の信号読み取りシステム。
11. 【請求項１１】 上記第１及び第２レジスタは、上記マ
    イクロコンピュータによって上記第１及び第２データー
    を書き込まれることを特徴とする請求項１０に記載の信
    号読み取りシステム。
12. 【請求項１２】 上記信号読み取りシステムの起動時、
    上記第１データーが上記第１レジスタへ書き込まれ、上
    記マイクロコンピュータは、上記ディスクの読み出され
    るべきトラックのトラックアドレスに応答して、上記第
    ２データーを上記第２レジスタへ書き込まれることを特
    徴とする請求項１１に記載の信号読み取りシステム。