JPH09162660A - オーディオ用スペクトラム表示装置およびオーディオ装置 - Google Patents

オーディオ用スペクトラム表示装置およびオーディオ装置

Info

Publication number
JPH09162660A
JPH09162660A JP7346680A JP34668095A JPH09162660A JP H09162660 A JPH09162660 A JP H09162660A JP 7346680 A JP7346680 A JP 7346680A JP 34668095 A JP34668095 A JP 34668095A JP H09162660 A JPH09162660 A JP H09162660A
Authority
JP
Japan
Prior art keywords
circuit
constant current
current source
differential amplifier
current sources
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7346680A
Other languages
English (en)
Inventor
Katsumi Kusaba
克己 草場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP7346680A priority Critical patent/JPH09162660A/ja
Priority to US08/763,794 priority patent/US5978487A/en
Publication of JPH09162660A publication Critical patent/JPH09162660A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04SSTEREOPHONIC SYSTEMS 
    • H04S7/00Indicating arrangements; Control arrangements, e.g. balance control
    • H04S7/40Visual indication of stereophonic sound image
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04SSTEREOPHONIC SYSTEMS 
    • H04S7/00Indicating arrangements; Control arrangements, e.g. balance control
    • H04S7/30Control circuits for electronic adaptation of the sound field
    • H04S7/307Frequency adjustment, e.g. tone control

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Acoustics & Sound (AREA)
  • Signal Processing (AREA)
  • Networks Using Active Elements (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】 【課題】回路規模を低減できるスペクトラム表示装置お
よびこれを有するオーディオ装置を提供する。 【解決手段】コンデンサと差動増幅回路により構成され
るハイパス,ローパスのアクディブフィルタによるバン
ドパスフィルタを構成し、各差動増幅回路の動作電流を
設定することでバンドパスフィルタの帯域を選択できる
ようにし、マルチプレクサで選択すべき帯域(周波数)
に応じた動作電流を設定するものである。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、オーディオ用ス
ペクトラム表示装置およびオーディオ装置に関し、詳し
くは、差動増幅回路(可変Gmアンプ)とコンデンサと
を組合せてアクディブな微分回路と積分回路とを形成す
ることにより帯域フィルタ(BPF)を構成してグラフ
ィクイコライザの表示回路として利用するオーディオ用
スペクトラム表示装置において、回路規模を低減できる
ようなスペクトラム表示装置に関する。
【0002】
【従来の技術】一般に、コンポーネントステレオシステ
ムやいわゆる、ミニコン、ラジオカセットレコーダ、カ
ラオケオーディオ装置などではグラフィクイコライザが
装備されている。このグラフィクイコライザではその状
態が目視できるようにLED,LCD(液晶表示装置)
等のディスプレイを使用して周波数成分対応に信号レベ
ルを表示している。グラフィクイコライザのディスプレ
イの表示速度は、それが目視される関係から遅くてよい
ので、表示素子数が5素子以上の多素子表示の場合であ
っても、時分割切換えで各周波数のレベルを選択して表
示する。さらに、その表示制御回路の一部は、ステレオ
信号の左右(L/R)を切換て時分割で動作するものも
ある。
【0003】このようなグラフィクイコライザでは、分
析する周波数成分(帯域)の表示素子数に対応する複数
のBPFと検出器とが設けられていて、ディスプレイ側
では複数のBPFから得られるそれぞれの検出信号を表
示側の検出器でそれぞれ検出して、その検出信号を時分
割で選択して表示する。この種のBPFを含むグラフィ
クイコライザは、各種の回路がIC化されていて、その
BPFは、通常、差動増幅回路とコンデンサとを組合せ
たアクディブな微分回路とフィードバック回路とにより
ローパスフィルタを形成し、同様な組合せのアクディブ
な積分回路とフィードバック回路とによりハイパスフィ
ルタを形成して構成される。
【0004】図2は、スペクトラム表示装置30の一例
であって、入力バッファ31によりオーディオ信号を受
けて、それをn個のそれぞれの帯域フィルタBPF1〜
帯域フィルタBPFnに入力し、ダイオードとコンデン
サからなる検波回路による検出器DET1〜検出器DE
Tnにより、それぞれのレベルを検出してマルチプレク
サ32により、検出器DET1〜検出器DETnを順次選
択し、出力バッファ33を経て表示回路34へと出力す
る。マルチプレクサ32と表示回路34には、それぞれ
デコーダ35からの切換信号が入力され、デコーダ35
は、出力帯域(周波数)選択信号をマイクロコントロー
ラ(MCU)36(あるいはコンピュータ(MPU))
から受けて、それをマルチプレクサ32における端子選
択信号(切換信号)としてデコードする。また、デコー
ド信号は、選択された帯域(周波数)の表示ブロックを
選択する信号としてデコーダ35から表示回路34にも
送出される。
【0005】
【発明が解決しようとする課題】このような回路にあっ
ては、表示素子数が多くなるにつれて、BPFと検出器
が増加し、回路規模が大きくなる問題点がある。これに
より製造コストが増加し、かつ、小型、薄型化の装置に
は搭載し難く、かつ、電力消費も増加する。この発明の
目的は、このような従来技術の問題点を解決するもので
あって、回路規模を低減できるスペクトラム表示装置お
よびこれを有するオーディオ装置を提供する。
【0006】
【課題を解決するための手段】このような目的を達成す
るためのこの発明のスペクトラム表示装置およびこれを
有するオーディオ装置の構成は、動作電流を設定する第
1の電流源に接続される第1の差動増幅回路と第1のコ
ンデンサとにより形成された第1のアクディブフィルタ
と動作電流を設定する第2の電流源に接続される第2の
差動増幅回路と第2のコンデンサとにより形成された第
2のアクティブフィルタとによりバンドパスフィルタを
形成し、第1および第2の差動増幅回路の動作電流が設
定されることによりこれらの動作電流に応じてその選択
帯域が決定されるバンドパスフィルタ回路と、複数の選
択帯域のそれぞれを決定するために第1および第2の電
流源としてあるいはこれらに対応してそれぞれ設けられ
た複数の定電流源を有する定電流源回路と、バンドパス
フィルタ回路の複数の選択帯域の1つを選択する信号に
応じて複数の定電流源のなかから第1および第2の電流
源の全部あるいは一部をなすそれぞれの定電流源を選択
するマルチプレクサと、バンドパスフィルタ回路の出力
を受けて信号のレベルを検出する検出回路と、この検出
回路の出力を受けてレベル表示を行う表示回路とを備え
るものである。
【0007】
【発明の実施の形態】このように、コンデンサと差動増
幅回路により構成されるハイパス,ローパスのアクディ
ブフィルタによるバンドパスフィルタを構成し、各差動
増幅回路の動作電流を設定することでバンドパスフィル
タの帯域を選択できるようにし、マルチプレクサで選択
すべき帯域(周波数)に応じた動作電流を設定するよう
にしているので、複数のバンドパスフィルタを設けなく
ても、所定の中心周波数を持つ分析帯域を時分割で順次
選択することができる。その結果、BPFと検出器とが
1つで済み、スペクトラム表示装置の回路規模を低減す
ることができる。
【0008】
【実施例】図1は、この発明を適用したスペクトラム表
示装置の一実施例のブロック図である。なお、図2と同
一の構成は、同一の符号で示す。図1において、100
は、スペクトラム表示装置であって、1は、その帯域可
変BPF回路、37は、その検出器(DET)、38
は、マルチプレクサ38a〜38dからなるマルチプレ
クサ回路、39は、定電流源回路であって、各マルチプ
レクサ38a〜38dに対応して定電流源I11〜I1n、
定電流源I21〜I2n、定電流源I31〜I3n、そして定電
流源I41〜I4nを有している。
【0009】ここで、各マルチプレクサ38a〜38d
は、それぞれデコーダ35からの信号を受けて同期して
順次その端子を選択するものであって、その動作として
は、定電流源I11,定電流源I21,定電流源I31と定電
流源I41とを同時に選択し、次に定電流源I12,定電流
源I22,定電流源I32と定電流源I42とを同時に選択
し、そして、順次対応するそれぞれの定電流源を選択
し、最後に定電流源I1n,定電流源I2n,定電流源I3n
と定電流源I4nを同時に選択して、再び最初の定電流源
I11,定電流源I21,定電流源I31と定電流源I41の選
択に戻る。DET37は、検波用のダイオードDとコン
デンサCとからなり、コンデンサCの他端がバイアスラ
インVcに接続されている検波回路である。帯域可変B
PF回路1は、アクディブな微分回路2と、アクディブ
な積分回路3、微分回路2と積分回路3との間に挿入さ
れたバッファアンプ4、次段との接続あるいはフィード
バックのためのバッファアンプ5とからなる。
【0010】微分回路2は、2段接続の差動アンプ1
1,12から構成される可変Gmアンプである差動増幅
回路6と、この差動増幅回路6の出力側にその一端が接
続され、その他端に入力バッファ31から入力信号を受
ける微分用のコンデンサ7とにより構成され、このコン
デンサ7の容量C1と差動増幅回路6の出力インピーダ
ンスとでこの微分回路の時定数が決定されている。積分
回路3は、2段接続の差動アンプ15,16から構成さ
れる可変Gmアンプである差動増幅回路8と、この差動
増幅回路8の出力側にその一端が接続され、その他端が
バイアスラインVcを介して交流的に接地側に接続され
た積分用のコンデンサ9とにより構成され、このコンデ
ンサ9の容量C2と差動増幅回路8の出力インピーダン
スとで積分回路の時定数が決定されている。
【0011】ここで、積分回路8の出力は、バッファア
ンプ5,出力端子10を介してDET37に出力され、
また、その出力が出力端子10を介して微分回路2の入
力にフィードバックされている。このことにより微分側
のコンデンサ7の電圧(出力側の電圧)が差動増幅回路
6の差動アンプ11の入力にフィードバックされてアク
ディブな微分回路が構成される。同様に、積分回路8の
コンデンサ9の電圧(出力側の電圧)がトランジスタQ
22、出力端子10を介して差動アンプ15の入力側にフ
ィードバックされ、このことでアクディブな積分回路が
構成される。微分回路、積分回路の差動増幅回路6,8
は、それぞれ電圧−電流変換回路を構成していてこれら
の回路構成はほぼ同じである。そこで、差動増幅回路6
を説明し、差動増幅回路8の構成についての詳細は割愛
する。
【0012】差動増幅回路6は、差動アンプ11と、そ
のそれぞれの差動出力を入力に受ける差動アンプ12と
から構成されている。差動アンプ11は、N型(NP
N)バイポーラのトランジスタ11a,11bと、それ
ぞれのコレクタ側に負荷として挿入され、ベースが相互
に接続され、かつ、そのコレクタが電源ライン+Vccに
接続されたアクディブ負荷のN型バイポーラのトランジ
スタ11c,11dと、これら負荷トランジスタ11
c,11dのベースに共通に接続されたダイオード接続
されたN型バイポーラのトランジスタ11e、そして、
トランジスタ11a,11bのエミッタ側にそれぞれ挿
入されたエミッタ抵抗Re1,抵抗Re1にその一端が共
通に接続され、他端が接地ラインGNDに接続された電
流値I1の電流源13とから構成されていて、トランジ
スタ11aのベース側はバイアスラインVcに接続さ
れ、トランジスタ11bのベースが出力端子10からフ
ィードバックされる信号を受ける。
【0013】差動アンプ12は、N型バイポーラのトラ
ンジスタ12a,12bと、それぞれのコレクタ側に負
荷として挿入され、エミッタがそれぞれ電源ライン+V
ccに接続された電流ミラー接続のP型(PNP)バイポ
ーラのトランジスタ12c(ダイオード接続トランジス
タ),12d、そして、先のトランジスタ12a,12
bの相互に接続されたエミッタにその一端が共通に接続
され、他端がGNDラインに接続された電流値I2の電
流源14とから構成されていて、トランジスタ12bの
コレクタ側を出力としてそのコレクタがバッファアンプ
4のN型バイポーラのトランジスタ20のベースとコン
デンサ7とに接続されている。このような構成よりなる
差動増幅回路6は、電流源13,14の電流値I1,I2
が各差動アンプ11,12の切換電流比を決定し、その
利得Gm は、ほぼ、 Gm =I2/I1・Re1 で与えらえる。ただし、Re1は、エミッタ抵抗Re1の
抵抗値とする。
【0014】以上の関係は、差動増幅回路8についても
同様であって、差動増幅回路8の差動アンプ15が差動
増幅回路6の差動アンプ11に対応し、差動増幅回路8
の差動アンプ16が差動増幅回路6の差動アンプ12に
対応している。また、差動アンプ15を構成するトラン
ジスタ15a〜15eが先のトランジスタ11a〜11
eにそれぞれに対応し、差動アンプ16を構成するトラ
ンジスタ16a〜16dが先のトランジスタ12a〜1
2dにそれぞれ対応している。また、エミッタ抵抗Re
2は、エミッタ抵抗Re1に対応している。電流源13に
対応する電流源17はその電流値がI3であり、電流源
14に対応する電流源18はその電流値がI4となって
いる。
【0015】バッファアンプ4と5も同じ構成であっ
て、バッファアンプ4は、電源ラインVccと接地ライン
GNDとの間で電源ラインVccにそのコレクタが接続さ
れたN型バイポーラのトランジスタ20とそのエミッタ
に接続された定電流源21とが直列に挿入されて構成さ
れている。バッファアンプ5も同様に電源ラインVccと
接地ラインGNDとの間で電源ラインVccにそのコレク
タが接続されたN型バイポーラのトランジスタ22とそ
のエミッタに接続された定電流源23とが直列に挿入さ
れて構成されている。
【0016】ここで、微分回路2と積分回路3とは、そ
れぞれローパスフィルタとハイパスアクティブフィルタ
となっていて、これらが従属接続され、フィードバック
されていることで帯域可変BPF回路1が構成されてい
る。この場合の帯域可変BPF回路1の中心周波数fo
は次の式で与えられる。 ただし、k1=I2/I1,k2=I4/I3、なお、Re
1,Re2は、それぞれエミッタ抵抗Re1,エミッタ抵
抗Re2の抵抗値とする。そこで、k1=I2/I1,k2
=I4/I3の値を制御することによりこのBPF回路1
の中心周波数foを任意の場所に移行させることができ
る。
【0017】そこで、定電流源回路39において、電流
源13に対応して設けられた定電流源I11〜I1n、電流
源14に対応して設けられた定電流源I21〜I2n、電流
源17に対応して設けられた定電流源I31〜I3n、そし
て電流源18に対応して設けられた定電流源I41〜I4n
の値を各マルチプレクサ38a〜38dにより、それぞ
れの電流源13,14,17,18に対してその1つの
定電流源をそれぞれの中から選択して、電流源13,1
4,17,18に並列に挿入することで、差動アンプ1
1,12の動作電流と差動アンプ15,16の動作電流
とをそれぞれ設定して帯域可変BPF回路1の帯域を選
択するものである。したがって、この帯域可変BPF回
路1がそのときどきに設定される帯域になるように、定
電流源I11〜I1n、定電流源I21〜I2n、定電流源I31
〜I3n、そして定電流源I41〜I4nの値をそれぞれ設定
しておけばよい。
【0018】すなわち、I1+定電流源I11の電流値I1
1,I2+定電流源I21の電流値I21,I3+定電流源I3
1の電流値I31とI4+定電流源I41の電流値I41とが同
時に選択されたときには、図2におけるBPF1の帯域
に対応し、I1+定電流源I12の電流値I12,I2+定電
流源I22の電流値I22,I3+定電流源I32の電流値I3
2とI4+定電流源I42の電流値I42とが同時に選択され
たときには、BPF2の帯域に対応する。このようにし
て、BPF3,…に順次対応させて、I1+定電流源I1n
の電流値I1n,I2+定電流源I2nの電流値I2n,I3+
定電流源I3nの電流値I3nとI4+定電流源I4nの電流
値I4nとが同時に選択されたときには、図2におけるB
PFnの帯域に対応するように、各定電流源I11〜I1
n、定電流源I21〜I2n、定電流源I31〜I3n、そして
定電流源I41〜I4nの電流値がそれぞれ選択されてい
る。したがって、この実施例では、n素子分のスペクト
ラムアナライザ表示が可能である。なお、以上の場合、
電流源13,電流源14、電流源17、そして電流源1
8を削除して、定電流源回路39の定電流源I11〜I1
n、定電流源I21〜I2n、定電流源I31〜I3n、定電流
源I41〜I4nを直接各差動アンプ11,12,15,1
6の電流源としてもよい。
【0019】以上説明してきたが、実施例の差動増幅回
路は一例であって、これは可変Gmアンプとして、例え
ば、オペアンプが用いられてもよく、このオペアンプも
差動増幅回路に含むものである。要するに、コンデンサ
と差動入力を持つアンプとにより出力側が入力側にフィ
ードバックされたアクディブな微分回路及び積分回路が
構成されていればそれぞれの増幅器の増幅率を変えるこ
とで任意の帯域になるようにその遮断周波数を設定する
ことができる。
【0020】
【発明の効果】以上説明してきたように、この発明にあ
っては、コンデンサと差動増幅回路により構成されるハ
イパス,ローパスのアクディブフィルタによるバンドパ
スフィルタを構成し、各差動増幅回路の動作電流を設定
することでバンドパスフィルタの帯域を選択できるよう
にし、マルチプレクサで選択すべき帯域(周波数)に応
じた動作電流を設定するようにしているので、複数のバ
ンドパスフィルタを設けなくても、所定の中心周波数を
持つ分析帯域を時分割で順次選択することができる。そ
の結果、BPFと検出器とが1つで済み、スペクトラム
表示装置の回路規模を低減することができる。また、小
型、薄型化に適し、BPFと検出器(DET)とが低減
する分(ただし、それぞれの定電流源分は除く)、消費
電力が低減する、低消費電力のグラフィック表示のオー
ディオ装置を実現できる。
【図面の簡単な説明】
【図1】図1は、この発明を適用したスペクトラム表示
装置の一実施例のブロック図である。
【図2】図2は、従来のスペクトラム表示装置の一実施
例のブロック図である。
【符号の説明】
1…帯域可変帯域フィルタ(BPF)、2…微分回路、
3…積分回路、4,5…バッファアンプ、6,8…差動
増幅回路、7,9…コンデンサ、11,12,15,1
6…差動アンプ、13,14,17,18,21,23
…電流源。31…入力バッファ、32,38a〜38d
…マルチプレクサ、33…出力バッファ、34…表示回
路、35…デコーダ、36…マイクロコントローラ(M
CU) 37…検出器(DET)、39…定電流源回路、I11〜
I1n、I21〜I2n、I31〜I3n、I41〜I4n…定電流
源、BPF1〜BPFn…帯域フィルタ、DET1〜DE
Tn…検出器、100…スペクトラム表示装置。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】動作電流を設定する第1の電流源に接続さ
    れる第1の差動増幅回路と第1のコンデンサとにより形
    成された第1のアクディブフィルタと動作電流を設定す
    る第2の電流源に接続される第2の差動増幅回路と第2
    のコンデンサとにより形成された第2のアクティブフィ
    ルタとによりバンドパスフィルタを形成し、前記第1お
    よび第2の差動増幅回路の動作電流が設定されることに
    よりこれらの動作電流に応じてその選択帯域が決定され
    るバンドパスフィルタ回路と、 複数の前記選択帯域のそれぞれを決定するために前記第
    1および第2の電流源としてあるいはこれらに対応して
    それぞれ設けられた複数の定電流源を有する定電流源回
    路と、 前記バンドパスフィルタ回路の前記複数の選択帯域の1
    つを選択する信号に応じて前記複数の定電流源のなかか
    ら前記第1および第2の電流源の全部あるいは一部をな
    すそれぞれの定電流源を選択するマルチプレクサと、 前記バンドパスフィルタ回路の出力を受けて信号レベル
    を検出する検出回路と、 この検出回路の出力を受けてレベル表示を行う表示回路
    とを備えるオーディオ用スペクトラム表示装置。
  2. 【請求項2】前記第1および第2の電流源は、前記第1
    および第2の差動増幅回路にそれぞれ設けられ、前記定
    電流源回路において選択されたそれぞれの定電流源が前
    記第1および第2の電流源に並列に挿入されて前記第1
    および第2の電流源の一部をなす請求項1記載のオーデ
    ィオ用スペクトラム表示装置。
  3. 【請求項3】動作電流を設定する第1の電流源に接続さ
    れる第1の差動増幅回路と第1のコンデンサとにより形
    成された第1のアクディブフィルタと動作電流を設定す
    る第2の電流源に接続される第2の差動増幅回路と第2
    のコンデンサとにより形成された第2のアクティブフィ
    ルタとによりバンドパスフィルタを形成し、前記第1お
    よび第2の差動増幅回路の動作電流が設定されることに
    よりこれらの動作電流に応じてその選択帯域が決定され
    るバンドパスフィルタ回路と、 複数の前記選択帯域のそれぞれを決定するために前記第
    1および第2の電流源としてあるいはこれらに対応して
    それぞれ設けられた複数の定電流源を有する定電流源回
    路と、 前記バンドパスフィルタ回路の前記複数の選択帯域の1
    つを選択する信号に応じて前記複数の定電流源のなかか
    ら前記第1および第2の電流源の全部あるいは一部をな
    すそれぞれの定電流源を選択するマルチプレクサと、 前記バンドパスフィルタ回路の出力を受けて信号レベル
    を検出する検出回路と、 この検出回路の出力を受けてレベル表示を行う表示回路
    と、 前記複数の選択帯域の1つを所定の順序で選択する前記
    選択信号を順次発生する制御回路とを備えるオーディオ
    装置。
JP7346680A 1995-12-13 1995-12-13 オーディオ用スペクトラム表示装置およびオーディオ装置 Pending JPH09162660A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP7346680A JPH09162660A (ja) 1995-12-13 1995-12-13 オーディオ用スペクトラム表示装置およびオーディオ装置
US08/763,794 US5978487A (en) 1995-12-13 1996-12-11 Spectrum displaying device for audio device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7346680A JPH09162660A (ja) 1995-12-13 1995-12-13 オーディオ用スペクトラム表示装置およびオーディオ装置

Publications (1)

Publication Number Publication Date
JPH09162660A true JPH09162660A (ja) 1997-06-20

Family

ID=18385094

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7346680A Pending JPH09162660A (ja) 1995-12-13 1995-12-13 オーディオ用スペクトラム表示装置およびオーディオ装置

Country Status (2)

Country Link
US (1) US5978487A (ja)
JP (1) JPH09162660A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001092434A (ja) * 1999-09-21 2001-04-06 Sony Corp 情報処理装置、画像生成方法及びプログラム格納媒体
US6495998B1 (en) * 2000-09-28 2002-12-17 Sunrise Telecom Corp. Selectable band-pass filtering apparatus and method
US6452425B1 (en) * 2001-02-13 2002-09-17 Exar Corporation Automatic frequency rate switch
US8872504B2 (en) * 2011-04-29 2014-10-28 Tektronix, Inc. Method for automatically setting frequency span in a spectrum analyzer

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5843699B2 (ja) * 1978-09-26 1983-09-28 日本ビクター株式会社 スペクトル表示装置
JP3140191B2 (ja) * 1992-08-26 2001-03-05 ローム株式会社 フィルタ回路の自動周波数調整回路
JPH0832406A (ja) * 1994-05-12 1996-02-02 Hitachi Ltd 電圧制御フィルタ回路及び信号処理用半導体集積回路装置並びにそれを用いた信号読み取りシステム

Also Published As

Publication number Publication date
US5978487A (en) 1999-11-02

Similar Documents

Publication Publication Date Title
US4052679A (en) Phase shifting circuit
US4887045A (en) Sum/differential signal processing circuit
JPH09162660A (ja) オーディオ用スペクトラム表示装置およびオーディオ装置
US4101842A (en) Differential amplifier
US3513404A (en) Mode-switchable amplifier stabilized against drift
EP0478389A1 (en) Amplifier having polygonal-line characteristics
JPS624038B2 (ja)
JPH0946548A (ja) 映像出力装置の同期信号分離回路
US3671877A (en) Push-pull amplifier
EP0433896A2 (en) Low-noise preamplifier stage, in particular for magnetic heads
JPH0444407A (ja) 利得制御回路
JPH0527282B2 (ja)
JPS61251214A (ja) 電源回路
KR910009559B1 (ko) 샘플 홀드 회로
US5412482A (en) Signal line changeover circuit with emitter followers
JP2725388B2 (ja) 映像信号平均レベル検出回路
JPH08125559A (ja) Fm受信機
EP0526146A1 (en) AC-DC decoupling circuit for audio signals and used in an integrated circuit
JPH1197976A (ja) ローパスフィルタ
JPH05183411A (ja) アナログスイッチ回路
JPH01137712A (ja) 信号強度表示装置
JPS6251526B2 (ja)
KR800001108B1 (ko) 앰프
SU473104A1 (ru) Устройство выбора полосы частот сигнала синхронизации высокочастотного осфиллографа
JPH0534279A (ja) 赤外線吸収式湿度変動計

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040113