JPH05183411A - アナログスイッチ回路 - Google Patents
アナログスイッチ回路Info
- Publication number
- JPH05183411A JPH05183411A JP34557891A JP34557891A JPH05183411A JP H05183411 A JPH05183411 A JP H05183411A JP 34557891 A JP34557891 A JP 34557891A JP 34557891 A JP34557891 A JP 34557891A JP H05183411 A JPH05183411 A JP H05183411A
- Authority
- JP
- Japan
- Prior art keywords
- analog switch
- input terminal
- input
- terminal
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 本発明はアナログスイッチ回路に関し、その
目的は、クロストークの影響の少ないアナログスイッチ
回路を提供することにある。 【構成】 一方の入力端子にそれぞれ第１，第２の入力
信号が印加されて他方の入力端子はアースに接続され相
補的に切換駆動される切換形の第１，第２のアナログス
イッチ（ＳＷ１，ＳＷ２）と、一方の入力端子に第１の
アナログスイッチ（ＳＷ１）の出力信号が印加されて他
方の入力端子に第２のアナログスイッチ（ＳＷ２）の出
力信号が印加され第１，第２のアナログスイッチ（ＳＷ
１，ＳＷ２）と共通の駆動信号で切換駆動される切換形
の第３のアナログスイッチ（ＳＷ３）、とで構成する。
目的は、クロストークの影響の少ないアナログスイッチ
回路を提供することにある。 【構成】 一方の入力端子にそれぞれ第１，第２の入力
信号が印加されて他方の入力端子はアースに接続され相
補的に切換駆動される切換形の第１，第２のアナログス
イッチ（ＳＷ１，ＳＷ２）と、一方の入力端子に第１の
アナログスイッチ（ＳＷ１）の出力信号が印加されて他
方の入力端子に第２のアナログスイッチ（ＳＷ２）の出
力信号が印加され第１，第２のアナログスイッチ（ＳＷ
１，ＳＷ２）と共通の駆動信号で切換駆動される切換形
の第３のアナログスイッチ（ＳＷ３）、とで構成する。
Description
【０００１】
【産業上の利用分野】本発明はアナログスイッチ回路に
関し、更に詳しくは、クロストークの改善に関する。
関し、更に詳しくは、クロストークの改善に関する。
【０００２】
【従来の技術】測定器によっては、フロントパネルやリ
アパネル等に２個以上の入力端子を持っていて、スイッ
チの切り換えによってこれらのいずれかを選択するよう
に構成されたものがある。この場合、内部の入力アンプ
を共用するため、入力アンプの手前でリレー等の切換素
子で切り換えるのが一般的である。
アパネル等に２個以上の入力端子を持っていて、スイッ
チの切り換えによってこれらのいずれかを選択するよう
に構成されたものがある。この場合、内部の入力アンプ
を共用するため、入力アンプの手前でリレー等の切換素
子で切り換えるのが一般的である。
【０００３】ところで、切換素子の切換制御をプッシュ
スイッチ１つで行ったり通信で行うようなデジタル化が
進んでくると、内部の切換信号もデジタル信号であるこ
とが多い。
スイッチ１つで行ったり通信で行うようなデジタル化が
進んでくると、内部の切換信号もデジタル信号であるこ
とが多い。
【０００４】例えば、切換素子としてリレーを用いる場
合にはリレーの駆動回路を設けることが行われている
が、リレーは寿命のある部品であるため、メインテナン
スが必要になる。
合にはリレーの駆動回路を設けることが行われている
が、リレーは寿命のある部品であるため、メインテナン
スが必要になる。
【０００５】これに対し、デジタルＩＣで構成されるア
ナログスイッチはデジタル信号で直接切り換えられるた
めリレーの場合のような駆動回路は不要になり、回路構
成が簡単になる。
ナログスイッチはデジタル信号で直接切り換えられるた
めリレーの場合のような駆動回路は不要になり、回路構
成が簡単になる。
【０００６】図３に従来のアナログスイッチによる信号
選択回路の一例を示す。図において、一方の入力端子Ａ
には第１の入力信号が印加され、他方の入力端子Ｂには
第２の入力信号が印加されていて、第１の入力信号と第
２の入力信号を交互に選択して出力信号Ｖとして出力端
子Ｃに出力できる。
選択回路の一例を示す。図において、一方の入力端子Ａ
には第１の入力信号が印加され、他方の入力端子Ｂには
第２の入力信号が印加されていて、第１の入力信号と第
２の入力信号を交互に選択して出力信号Ｖとして出力端
子Ｃに出力できる。
【０００７】
【発明が解決しようとする課題】しかし、図３のような
アナログスイッチの各入力端子Ａ，Ｂと出力端子Ｃの間
にはそれぞれ数１０ｐＦの静電容量ＣＬがある。
アナログスイッチの各入力端子Ａ，Ｂと出力端子Ｃの間
にはそれぞれ数１０ｐＦの静電容量ＣＬがある。
【０００８】この結果、例えば図３のように入力端子Ａ
側の第１の入力信号を選択している場合、入力端子Ｂ側
の第２の入力信号系統がオープンになったり高周波信号
が印加されている状態では出力端子Ｃには非選択入力端
子Ｂと出力端子Ｃ間の静電容量ＣＬを介して比較的大き
な第２の入力信号成分が重畳されてクロストークを生じ
ることになり、一般には入力アンプの入力信号の切り換
えには使用されていなかった。
側の第１の入力信号を選択している場合、入力端子Ｂ側
の第２の入力信号系統がオープンになったり高周波信号
が印加されている状態では出力端子Ｃには非選択入力端
子Ｂと出力端子Ｃ間の静電容量ＣＬを介して比較的大き
な第２の入力信号成分が重畳されてクロストークを生じ
ることになり、一般には入力アンプの入力信号の切り換
えには使用されていなかった。
【０００９】本発明はこのような問題点に鑑みてなされ
たものであり、その目的は、クロストークの影響の少な
いアナログスイッチ回路を提供することにある。
たものであり、その目的は、クロストークの影響の少な
いアナログスイッチ回路を提供することにある。
【００１０】
【課題を解決するための手段】本発明に係るアナログス
イッチ回路は、一方の入力端子にそれぞれ第１，第２の
入力信号が印加されて他方の入力端子はアースに接続さ
れ相補的に切換駆動される切換形の第１，第２のアナロ
グスイッチと、一方の入力端子に第１のアナログスイッ
チの出力信号が印加されて他方の入力端子に第２のアナ
ログスイッチの出力信号が印加され第１，第２のアナロ
グスイッチと共通の駆動信号で切換駆動される切換形の
第３のアナログスイッチ、とで構成されたことを特徴と
する。
イッチ回路は、一方の入力端子にそれぞれ第１，第２の
入力信号が印加されて他方の入力端子はアースに接続さ
れ相補的に切換駆動される切換形の第１，第２のアナロ
グスイッチと、一方の入力端子に第１のアナログスイッ
チの出力信号が印加されて他方の入力端子に第２のアナ
ログスイッチの出力信号が印加され第１，第２のアナロ
グスイッチと共通の駆動信号で切換駆動される切換形の
第３のアナログスイッチ、とで構成されたことを特徴と
する。
【００１１】
【作用】第１のアナログスイッチで第１の入力信号を選
択したとき第２のアナログスイッチはアースを選択して
第３のアナログスイッチは第１のアナログスイッチの出
力信号を選択し、第２のアナログスイッチで第２の入力
信号を選択したとき第１のアナログスイッチはアースを
選択して第３のアナログスイッチは第２のアナログスイ
ッチの出力信号を選択する。
択したとき第２のアナログスイッチはアースを選択して
第３のアナログスイッチは第１のアナログスイッチの出
力信号を選択し、第２のアナログスイッチで第２の入力
信号を選択したとき第１のアナログスイッチはアースを
選択して第３のアナログスイッチは第２のアナログスイ
ッチの出力信号を選択する。
【００１２】これにより、各入力信号は２段のアナログ
スイッチを通って切換選択されて出力されるので、非選
択入力端子と出力端子間の静電容量を介して重畳される
クロストークはほぼ１／２になる。
スイッチを通って切換選択されて出力されるので、非選
択入力端子と出力端子間の静電容量を介して重畳される
クロストークはほぼ１／２になる。
【００１３】
【実施例】以下、図面を参照して、本発明の実施例を詳
細に説明する。図１は本発明の原理回路図である。図１
において、ＳＷ１〜ＳＷ３はそれぞれ２個の入力端子
Ａ，Ｂと１個の出力端子Ｃを有する上述図４と同様な切
換形のアナログスイッチである。
細に説明する。図１は本発明の原理回路図である。図１
において、ＳＷ１〜ＳＷ３はそれぞれ２個の入力端子
Ａ，Ｂと１個の出力端子Ｃを有する上述図４と同様な切
換形のアナログスイッチである。
【００１４】第１のアナログスイッチＳＷ１の一方の入
力端子Ａには第１の入力信号が印加されて他方の入力端
子はアースに接続され、第２のアナログスイッチＳＷ１
の一方の入力端子Ａはアースに接続されて他方の入力端
子Ｂには第２の入力信号が印加されている。第３のアナ
ログスイッチＳＷ３の一方の入力端子Ａには第１のアナ
ログスイッチＳＷ１の出力端子Ｃが接続され、他方の入
力端子Ｂには第２のアナログスイッチＳＷ２の出力端子
Ｃが接続されている。
力端子Ａには第１の入力信号が印加されて他方の入力端
子はアースに接続され、第２のアナログスイッチＳＷ１
の一方の入力端子Ａはアースに接続されて他方の入力端
子Ｂには第２の入力信号が印加されている。第３のアナ
ログスイッチＳＷ３の一方の入力端子Ａには第１のアナ
ログスイッチＳＷ１の出力端子Ｃが接続され、他方の入
力端子Ｂには第２のアナログスイッチＳＷ２の出力端子
Ｃが接続されている。
【００１５】このような構成において、これら第１〜第
３のアナログスイッチＳＷ１〜ＳＷ３は入力端子Ａまた
はＢを選択する共通のデジタル信号により切換駆動され
る。すなわち、例えば図１に示すように入力端子Ａを選
択するように駆動された状態では、第１〜第３のアナロ
グスイッチＳＷ１〜ＳＷ３の出力端子Ｃは全て入力端子
Ａ側に接続され、第３のアナログスイッチＳＷ３の一方
の入力端子Ａには第１のアナログスイッチＳＷ１を介し
て第１の入力信号が印加されて他方の入力端子Ｂは第２
のアナログスイッチＳＷ２を介してアースに接続され
る。
３のアナログスイッチＳＷ１〜ＳＷ３は入力端子Ａまた
はＢを選択する共通のデジタル信号により切換駆動され
る。すなわち、例えば図１に示すように入力端子Ａを選
択するように駆動された状態では、第１〜第３のアナロ
グスイッチＳＷ１〜ＳＷ３の出力端子Ｃは全て入力端子
Ａ側に接続され、第３のアナログスイッチＳＷ３の一方
の入力端子Ａには第１のアナログスイッチＳＷ１を介し
て第１の入力信号が印加されて他方の入力端子Ｂは第２
のアナログスイッチＳＷ２を介してアースに接続され
る。
【００１６】これに対し、例えば入力端子Ｂを選択する
ように駆動された状態では、第１〜第３のアナログスイ
ッチＳＷ１〜ＳＷ３の出力端子Ｃは全て入力端子Ｂ側に
接続され、第３のアナログスイッチＳＷ３の一方の入力
端子Ａは第１のアナログスイッチＳＷ１を介してアース
が接続されて他方の入力端子Ｂには第２のアナログスイ
ッチＳＷ２を介して第２の入力信号が印加される。
ように駆動された状態では、第１〜第３のアナログスイ
ッチＳＷ１〜ＳＷ３の出力端子Ｃは全て入力端子Ｂ側に
接続され、第３のアナログスイッチＳＷ３の一方の入力
端子Ａは第１のアナログスイッチＳＷ１を介してアース
が接続されて他方の入力端子Ｂには第２のアナログスイ
ッチＳＷ２を介して第２の入力信号が印加される。
【００１７】図２は図１の具体的な回路図である。第１
のアナログスイッチＳＷ１の一方の入力端子Ａには入力
電流制限用の抵抗Ｒ１を介して第１の入力信号が印加さ
れて他方の入力端子はアースに接続され、第２のアナロ
グスイッチＳＷ１の一方の入力端子Ａはアースに接続さ
れて他方の入力端子Ｂには入力電流制限用の抵抗Ｒ２を
介して第２の入力信号が印加されている。第３のアナロ
グスイッチＳＷ３の一方の入力端子Ａには第１のアナロ
グスイッチＳＷ１の出力端子Ｃが接続され、他方の入力
端子Ｂには第２のアナログスイッチＳＷ２の出力端子Ｃ
が接続され、出力端子Ｃは演算増幅器Ｕ１の非反転入力
端子に接続されている。演算増幅器Ｕ１の出力端子は抵
抗Ｒ３とＲ４の直列回路を介してアースに接続され、抵
抗Ｒ３とＲ４の接続点は演算増幅器Ｕ１の反転入力端子
に接続されている。
のアナログスイッチＳＷ１の一方の入力端子Ａには入力
電流制限用の抵抗Ｒ１を介して第１の入力信号が印加さ
れて他方の入力端子はアースに接続され、第２のアナロ
グスイッチＳＷ１の一方の入力端子Ａはアースに接続さ
れて他方の入力端子Ｂには入力電流制限用の抵抗Ｒ２を
介して第２の入力信号が印加されている。第３のアナロ
グスイッチＳＷ３の一方の入力端子Ａには第１のアナロ
グスイッチＳＷ１の出力端子Ｃが接続され、他方の入力
端子Ｂには第２のアナログスイッチＳＷ２の出力端子Ｃ
が接続され、出力端子Ｃは演算増幅器Ｕ１の非反転入力
端子に接続されている。演算増幅器Ｕ１の出力端子は抵
抗Ｒ３とＲ４の直列回路を介してアースに接続され、抵
抗Ｒ３とＲ４の接続点は演算増幅器Ｕ１の反転入力端子
に接続されている。
【００１８】図２の回路構成において、例えば図２に示
すように入力端子Ａを選択するように駆動された状態で
は、演算増幅器Ｕ１には第１の入力信号が第１のアナロ
グスイッチＳＷ１及び第３のアナログスイッチＳＷ３を
介して加えられ、第３のアナログスイッチＳＷ３の入力
端子Ｂは第２のアナログスイッチＳＷ２を介してアース
に接続される。
すように入力端子Ａを選択するように駆動された状態で
は、演算増幅器Ｕ１には第１の入力信号が第１のアナロ
グスイッチＳＷ１及び第３のアナログスイッチＳＷ３を
介して加えられ、第３のアナログスイッチＳＷ３の入力
端子Ｂは第２のアナログスイッチＳＷ２を介してアース
に接続される。
【００１９】このようにして第３のアナログスイッチＳ
Ｗ３で選択された第１の入力信号は演算増幅器Ｕ１によ
り抵抗Ｒ３とＲ４の比で増幅出力される。そして、この
ように入力端子Ａを選択するように駆動された状態では
第２のアナログスイッチＳＷ２の出力端子Ｃはアースに
接続されているので、第３のアナログスイッチＳＷ３の
入力端子Ｂと出力端子Ｃ間の静電容量ＣＬを介して第２
の入力信号成分が重畳されてクロストークを生じること
はない。
Ｗ３で選択された第１の入力信号は演算増幅器Ｕ１によ
り抵抗Ｒ３とＲ４の比で増幅出力される。そして、この
ように入力端子Ａを選択するように駆動された状態では
第２のアナログスイッチＳＷ２の出力端子Ｃはアースに
接続されているので、第３のアナログスイッチＳＷ３の
入力端子Ｂと出力端子Ｃ間の静電容量ＣＬを介して第２
の入力信号成分が重畳されてクロストークを生じること
はない。
【００２０】仮に、第２の入力信号として極めて高い周
波数の信号が印加されたとしても、第２のアナログスイ
ッチＳＷ２の入力端子Ｂと出力端子Ｃ間の静電容量ＣＬ
と第３のアナログスイッチＳＷ３の入力端子Ｂと出力端
子Ｃ間の静電容量ＣＬを通ることから２個の静電容量Ｃ
Ｌが直列接続されることになって静電容量の値は１／２
になり、図３の場合に比べてクロストークの影響は小さ
くなる。
波数の信号が印加されたとしても、第２のアナログスイ
ッチＳＷ２の入力端子Ｂと出力端子Ｃ間の静電容量ＣＬ
と第３のアナログスイッチＳＷ３の入力端子Ｂと出力端
子Ｃ間の静電容量ＣＬを通ることから２個の静電容量Ｃ
Ｌが直列接続されることになって静電容量の値は１／２
になり、図３の場合に比べてクロストークの影響は小さ
くなる。
【００２１】なお、入力端子Ｂを選択するように駆動さ
れた状態では、演算増幅器Ｕ１には第２の入力信号が第
２のアナログスイッチＳＷ２及び第３のアナログスイッ
チＳＷ３を介して加えられ、第３のアナログスイッチＳ
Ｗ３の入力端子Ａは第１のアナログスイッチＳＷ１を介
してアースに接続されることになる。この場合にも、入
力端子Ａを選択した場合と同様に、非選択入力端子Ａ側
からのクロストークに対する軽減効果が得られる。
れた状態では、演算増幅器Ｕ１には第２の入力信号が第
２のアナログスイッチＳＷ２及び第３のアナログスイッ
チＳＷ３を介して加えられ、第３のアナログスイッチＳ
Ｗ３の入力端子Ａは第１のアナログスイッチＳＷ１を介
してアースに接続されることになる。この場合にも、入
力端子Ａを選択した場合と同様に、非選択入力端子Ａ側
からのクロストークに対する軽減効果が得られる。
【００２２】
【発明の効果】以上詳細に説明した本発明に基づくアナ
ログスイッチ回路によれば、次のような効果が得られ
る。
ログスイッチ回路によれば、次のような効果が得られ
る。
【００２３】すなわち、本発明によれば、アナログスイ
ッチによるクロストークの影響の少ない信号選択が可能
になり、リレーを使用する方式に比べて回路構成を単純
にでき、メインテナンスフリーが得られ、スイッチング
の高速化も実現でき、入力アンプの入力信号の切り換え
にも使用可能である。
ッチによるクロストークの影響の少ない信号選択が可能
になり、リレーを使用する方式に比べて回路構成を単純
にでき、メインテナンスフリーが得られ、スイッチング
の高速化も実現でき、入力アンプの入力信号の切り換え
にも使用可能である。
【図１】本発明の原理回路図である。
【図２】図１の具体的な回路図である。
【図３】従来のアナログスイッチによる信号選択回路例
図である。
図である。
ＳＷ１〜ＳＷ３ アナログスイッチ Ａ，Ｂ 入力端子 Ｃ 出力端子
Claims (1)
- 【請求項１】 一方の入力端子にそれぞれ第１，第２の
入力信号が印加されて他方の入力端子はアースに接続さ
れ相補的に切換駆動される切換形の第１，第２のアナロ
グスイッチと、 一方の入力端子に第１のアナログスイッチの出力信号が
印加されて他方の入力端子に第２のアナログスイッチの
出力信号が印加され第１，第２のアナログスイッチと共
通の駆動信号で切換駆動される切換形の第３のアナログ
スイッチ、 とで構成されたことを特徴とするアナログスイッチ回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34557891A JPH05183411A (ja) | 1991-12-26 | 1991-12-26 | アナログスイッチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34557891A JPH05183411A (ja) | 1991-12-26 | 1991-12-26 | アナログスイッチ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05183411A true JPH05183411A (ja) | 1993-07-23 |
Family
ID=18377546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34557891A Pending JPH05183411A (ja) | 1991-12-26 | 1991-12-26 | アナログスイッチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05183411A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019198025A (ja) * | 2018-05-10 | 2019-11-14 | 三菱電機エンジニアリング株式会社 | 基準信号選択回路 |
| JP2020005255A (ja) * | 2018-06-25 | 2020-01-09 | バイオセンス・ウエブスター・（イスラエル）・リミテッドＢｉｏｓｅｎｓｅ Ｗｅｂｓｔｅｒ （Ｉｓｒａｅｌ）， Ｌｔｄ． | 使用されていない接続を能動的に切断することによる多重化システムにおける信号品質 |
-
1991
- 1991-12-26 JP JP34557891A patent/JPH05183411A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019198025A (ja) * | 2018-05-10 | 2019-11-14 | 三菱電機エンジニアリング株式会社 | 基準信号選択回路 |
| JP2020005255A (ja) * | 2018-06-25 | 2020-01-09 | バイオセンス・ウエブスター・（イスラエル）・リミテッドＢｉｏｓｅｎｓｅ Ｗｅｂｓｔｅｒ （Ｉｓｒａｅｌ）， Ｌｔｄ． | 使用されていない接続を能動的に切断することによる多重化システムにおける信号品質 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05183411A (ja) | アナログスイッチ回路 | |
| US6218887B1 (en) | Method of and apparatus for multiplexing multiple input signals | |
| JP3225527B2 (ja) | 遅延回路 | |
| US4017742A (en) | Multiple input, multiple failure operational voter circuit | |
| JP3271211B2 (ja) | スイッチ回路 | |
| US7519190B2 (en) | Circuit for reducing pulse noise caused at switching of an analog audio processing circuit | |
| US7096168B2 (en) | Circuit configuration for simulating the input or output load of an analog circuit | |
| EP0501412B1 (en) | Signal line changeover circuit | |
| JPS60239141A (ja) | 信号のシリアル収集方式 | |
| JP3178558B2 (ja) | 測定入力回路 | |
| JPH0422259Y2 (ja) | ||
| JPS63217829A (ja) | スイツチトキヤパシタ回路 | |
| JPH0595276A (ja) | 論理和回路 | |
| SU1278740A1 (ru) | Сейсмометрическое устройство | |
| JPS59147514A (ja) | 利得可変増幅回路 | |
| JPH0231522B2 (ja) | ||
| JPS62196919A (ja) | 比較器 | |
| JP3002553B2 (ja) | アナログ・スイッチ回路 | |
| JPS6328125A (ja) | 信号切換装置 | |
| JPH01273416A (ja) | レベル・シフト回路 | |
| JP2699464B2 (ja) | カラー表示装置 | |
| JPH0654118A (ja) | イメージセンサの駆動装置 | |
| JPS62165420A (ja) | アツテネ−タ回路 | |
| JPH05300308A (ja) | イメージセンサ | |
| JPH0586086B2 (ja) |