JP2019198025A - 基準信号選択回路 - Google Patents

Abstract

【課題】高いアイソレーションが得られ、低通過損失であり、かつ入力レベル調整するための増幅器が不要な、１０ＭＨｚ基準信号選択回路を得る。【解決手段】複数の正弦波基準信号を含む、または１つ以上の正弦波基準信号と１つ以上の汎用ロジックレベルの矩形波基準信号を含む、異なる信号レベルの複数の基準信号を選択する基準信号選択回路であって、前記正弦波基準信号を矩形波信号に変換するバイアス回路と、変換された前記矩形波信号または前記矩形波基準信号を汎用ロジックで規定するデジタル信号に変換する汎用ロジック回路と、変換さえた前記デジタル信号を選択する多段選択リレー回路と、前記バイアス回路および汎用ロジック回路の電源供給経路にそれぞれ挿入されたＥＭＩフィルタと、前記多段選択リレー回路に接続された非選択信号の空間への輻射を抑える終端抵抗と、を備えた、基準信号選択回路にある。【選択図】図１

Description

この発明は、放送、通信、測定等の分野における基準信号の選択回路に関する。

放送、通信及び測定の分野の基準信号として、１０ＭＨｚの正弦波が多く利用されている。信号レベルの異なる複数の基準信号のうち所望の１つの信号を選択して、同期信号として使用する場合がある。

放送、通信の分野の装置内では、１０ＭＨｚ正弦波基準信号は数ＧＨｚから数十ＧＨｚ帯の信号に逓倍され、装置内の局部発振器信号として生成されることが多い。例えば、数十ＧＨｚ帯に逓倍された場合の雑音成分は、２０ｌｏｇ（数十ＧＨｚ帯局部発振器信号／１０ＭＨｚ基準信号）の比率で増加するため、妨害波に対して高いアイソレーションが要求される。

複数の１０ＭＨｚ基準信号を選択する際には、選択後の信号が同一レベルとなるよう選択回路に入力する前段で、各々のレベルを合わせるための増幅器が必要である。
また、選択回路のリレー等の切替素子により信号が減衰するため、最終段には選択回路の通過損失を補正するための増幅器が必要である。
更に、前述したように、非選択信号が妨害波とならないようアイソレーションの高いリレーを使用し、信号間のアイソレーションを十分にとることが必要である。
なおこの種の装置を開示したものとして、以下の特許文献１，２がある。

特開平０７−２８０９０８号公報 特開２０１６−００５２７６号公報

しかしながら、上述の従来技術には以下のような課題がある。
高周波信号の選択切替えにおいて、非選択側の信号に対するアイソレーション及び通過損失が課題となる。
選択する信号がＰＬＬ回路等の正弦波の基準信号の場合、非選択側の希望波／妨害波比率は、映像信号および音声信号では高品質と判断される信号雑音比率５０ｄＢｃでは不十分である。
また、選択回路に入力する際には各々の信号レベルが同じレベルでなくては選択する信号により、レベルが変動してしまうため、入力する信号に対して増幅器が必要となる。
更に、アイソレーションを向上させるために、切替回路を多段に入れると信号の通過損失が大きくなるため、選択出力回路の最終出力段に出力用の増幅器が必要となる。

この発明は、上記の課題を解決するためになされたものであり、高いアイソレーションが得られ、低通過損失であり、かつ入力レベル調整するための増幅器が不要な、基準信号選択回路を得ることを目的とする。

この発明は、複数の正弦波基準信号を含む、または１つ以上の正弦波基準信号と１つ以上の汎用ロジックレベルの矩形波基準信号を含む、異なる信号レベルの複数の基準信号を選択する基準信号選択回路であって、前記正弦波基準信号を矩形波信号に変換するバイアス回路と、変換された前記矩形波信号または前記矩形波基準信号を汎用ロジックで規定するデジタル信号に変換する汎用ロジック回路と、変換さえた前記デジタル信号を選択する多段選択リレー回路と、前記バイアス回路および汎用ロジック回路の電源供給経路にそれぞれ挿入されたＥＭＩフィルタと、前記多段選択リレー回路に接続された非選択信号の空間への輻射を抑える終端抵抗と、を備えた、基準信号選択回路にある。

この発明では、バイアス回路と汎用ロジック回路と信号選択用の多段選択リレー回路の組合せにより、高いアイソレーションが得られ、低通過損失であり、かつ入力レベル調整するための増幅器が不要な、基準信号選択回路を提供できる。

この発明の実施の形態１による１０ＭＨｚ基準信号選択回路の構成の一例を示す図である。 図１の１０ＭＨｚ基準信号選択回路における正弦波基準信号入力、バイアス回路での変換、汎用ロジックレベル波形を示す図である。 図１の１０ＭＨｚ基準信号選択回路における生成信号波形の一例を示す図である。 図１の１０ＭＨｚ基準信号選択回路におけるバイアス回路の一例を示す図である。 図１の１０ＭＨｚ基準信号選択回路における電源パターン接続の一例を示す図である。 一般的な汎用ロジックＩＣでの２信号の相互干渉経路を説明するための図である。 図１の１０ＭＨｚ基準信号選択回路における汎用ロジック回路の構成の一例を示す図である。 一般的な選択リレー回路での非選択側干渉経路を説明するための図である。 図１の１０ＭＨｚ基準信号選択回路における多段選択リレー回路の構成の一例を示す図である。 図１の１０ＭＨｚ基準信号選択回路における多段選択リレー回路の段数を増やした場合の構成の一例を示す図である。 この発明の実施の形態１による１０ＭＨｚ基準信号選択回路の構成の別の例を示す図である。

この本発明では、正弦波で入力された１０ＭＨｚ基準信号を汎用ロジックレベルの矩形波に変換する。汎用ロジックレベルの矩形波に変換する際に、被選択信号すなわち正弦波の相互間で発生する汎用ロジック発生する特有の相互干渉は、干渉経路を、回路内の電源及び信号接地の取り方、及びＥＭＩフィルタによる干渉経路の切断、並びに選択リレー回路の多段化によって解決する。これにより、汎用ロジックレベルでの信号の選択を可能とする。そして最終段において、ローパスフィルタによって１０ＭＨｚの正弦波信号に再変換することで、入出力レベルの調整用増幅器なしで、予め定められたレベルの１０ＭＨｚの信号出力を選択供給できる。

以下、この発明による基準信号選択回路を各実施の形態に従って図面を用いて説明する。なお、各図において、同一もしくは相当部分は同一符号で示し、重複する説明は省略する。以下では１０ＭＨｚの基準信号の選択回路について説明するが、基準信号は１０ＭＨｚに限定されるものではない。

実施の形態１．
図１は、この発明の実施の形態１による１０ＭＨｚ基準信号選択回路の構成の一例を示す図である。第１のバイアス回路１には、第１の正弦波基準信号ＲＳ１が入力される。第２のバイアス回路７には、第２の正弦波基準信号ＲＳ２が入力される。第１の正弦波基準信号ＲＳ１および第２の正弦波基準信号ＲＳ２はそれぞれ、−４ｄＢｍから＋１０ｄＢｍの範囲の異なる信号レベルの１０ＭＨｚの正弦波基準信号である。

第１のバイアス回路１の出力側には、ロジック回路からなる第１の汎用ロジックＩＣ４が接続されている。以下、ロジック回路はロジックＩＣとも云う。第１のバイアス回路１とバイアス回路電源ＶＢとの間には、第１のＥＭＩ（Electro Magnetic Interference）フィルタ２が挿入されている。第１の汎用ロジックＩＣ４と汎用ロジックＩＣ電源ＶＧＬとの間には、第２のＥＭＩフィルタ３が挿入されている。

第２のバイアス回路７の出力側には、第２の汎用ロジックＩＣ１０が接続されている。第２のバイアス回路７とバイアス回路電源ＶＢとの間には、第３のＥＭＩフィルタ８が挿入されている。第２の汎用ロジックＩＣ１０と汎用ロジックＩＣ電源ＶＧＬとの間には、第４のＥＭＩフィルタ９が挿入されている。

第１の汎用ロジックＩＣ４の出力側は、第１の選択リレー５に接続されている。第１の選択リレー５は、第１の汎用ロジックＩＣ４からの出力を選択端子ａと非選択端子ｂとに切り替えて接続する。選択端子ａは、第３の選択リレー１３３の第１入力端子Ｔ１に接続されている。非選択端子ｂは、第１の終端抵抗６を介して信号接地ＳＧＮＤされている。

第２の汎用ロジックＩＣ１０の出力側は、第２の選択リレー１１に接続されている。第２の選択リレー１１は、第２の汎用ロジックＩＣ１０からの出力を選択端子ａと非選択端子ｂとに切り替えて接続する。選択端子ａは、第３の選択リレー１３３の第２入力端子Ｔ２に接続されている。非選択端子ｂは、第２の終端抵抗１２を介して信号接地ＳＧＮＤされている。

第３の選択リレー１３３は、第１入力端子Ｔ１と第２入力端子Ｔ２からの信号を切り替えて第３の汎用ロジックＩＣ１４に出力する。第３の汎用ロジックＩＣ１４と汎用ロジックＩＣ電源ＶＧＬとの間には、第５のＥＭＩフィルタ１３が挿入されている。第１から第３の選択リレー５，１１，１３３は多段選択リレー回路を構成する。選択リレー５，１１，１３３の切り替えは、リレー電源ＶＲより給電され、外部からの切替信号に従って切替制御を行うリレー制御回路ＲＣにより行なわれる。

第３の汎用ロジックＩＣ１４の出力は、直列抵抗と並列抵抗を含むレベル調整抵抗回路１５、ローパスフィルタ１６を順に介して、ローパスフィルタ１６から例えば１０ＭＨｚ、０ｄＢｍの正弦波基準出力信号ＲＳＯとして出力される。レベル調整抵抗回路１５およびローパスフィルタ１６の終端は、信号接地ＳＧＮＤされている。

図２には、図１の基準信号選択回路における、−４ｄＢｍから＋１０ｄＢｍの範囲の信号レベルの１０ＭＨｚの第１の正弦波基準信号ＲＳ１、第１のバイアス回路１での矩形波信号への変換波形（１）ＯＵＴ、第１の汎用ロジックＩＣ４での汎用ロジックで規定するデジタル信号への変換波形（４）ＯＵＴ、を示す。図２中、ＧＬＨは汎用ロジックＩＣのＨレベル、ＧＬＨＴＨは汎用ロジックＩＣのＨレベル判定閾値、ＧＬＬは汎用ロジックＩＣのＬレベル、を示す。

図３には、図１の基準信号選択回路における生成信号波形の一例を示す。ＲＳ１は第１の正弦波基準信号ＲＳ１、（１）ＯＵＴは第１のバイアス回路１の出力、（４）ＯＵＴは第１の汎用ロジックＩＣ４の出力、ＲＳ２は第２の正弦波基準信号ＲＳ２、（７）ＯＵＴは第２のバイアス回路７の出力、（１０）ＯＵＴは第２の汎用ロジックＩＣ１０の出力、ＲＳＯはローパスフィルタ１６の出力である正弦波基準出力信号ＲＳＯ、を示す。

図１に示すように、第１の正弦波基準信号ＲＳ１は第１のバイアス回路１へ、第２の正弦波基準信号ＲＳ２は第２のバイアス回路７へ、それぞれ入力される。すなわち、第１のバイアス回路１及び第２のバイアス回路７へは交流信号が入力される。そして図２，図３に示すとおり、例えば第１のバイアス回路１では、−４ｄＢｍから＋１０ｄＢｍの正弦波に汎用ロジックＩＣのＨレベル判定閾値ＧＬＨＴＨレベルがパルスデューティ比５０％となる直流成分が与えられて矩形波信号に変換される。

図４に図１の１０ＭＨｚ基準信号選択回路におけるトランジスタで構成したバイアス回路の一例を示す。図４において、ＶＢはバイアス回路電源、２はＥＭＩフィルタ、１７コンデンサ、１８が抵抗、１９がトランジスタを示す。バイアス回路に−４ｄＢｍの信号を入力した場合、５０Ω線路の場合、振幅は０．２Ｖｐ−ｐ（ピークトーピーク電圧）であり、トランジスタで構成されたバイアス回路によってバイアス電源まで振幅増幅を行うと同時に矩形波変換を行う。また、バイアス回路に＋１０ｄＢｍの信号が入力した場合、振幅はバイアス電圧以上上昇することがないため、−４ｄＢｍの信号が入力したときと同じ矩形波が得られる。

更に図１の第１の汎用ロジックＩＣ４は、第１のバイアス回路１から出力した矩形波を汎用ロジックで規定するデジタル信号に変換する。

図１の第２の正弦波基準信号ＲＳ２側でも同様に、第２のバイアス回路７で正弦波が矩形波信号に変換され、第２の汎用ロジックＩＣ１０でさらに矩形波を汎用ロジックで規定するデジタル信号に変換され、汎用ロジックレベルの信号となる。入力された正弦波は汎用ロジックＩＣ４，１０によって、入力レベルを意識せず、すべて同じレベルとして扱うことが可能となる。

また、汎用ロジックＩＣは電圧レベルが＋５Ｖ付近の電圧となるため、理想的にＨレベル信号が＋５Ｖとなる。また、汎用ロジックＩＣの出力を５００Ωの抵抗で終端すると、抵抗には１０ｍＡの電流が流れることになるので、電力としては尖頭値で＋１７ｄＢｍ電力を得ることができる。例えば、−４ｄＢｍで入力した入力信号は、２１ｄＢの利得を得たことになり通過損失の補正を増幅器で行う必要がなくなる。

次に、図１の第１の正弦波基準信号ＲＳ１の矩形波のデジタル信号と第２の正弦波基準信号ＲＳ２の矩形波のデジタル信号は、第１から第３の選択リレー５、１１，１３３からなる２段階の選択回路で、何れか一方のデジタル信号の１０ＭＨｚ基準信号が選択される。

選択された１０ＭＨｚの基準デジタル信号は、レベル調整抵抗回路１５によって、例えば０ｄＢｍにレベル調整される。レベル調整された基準デジタル信号はその後、ローパスフィルタ１６で、１０ＭＨｚ成分以下の信号がフィルタリングされて１０ＭＨｚの正弦波基準出力信号ＲＳＯとして出力される。一例として、第１の正弦波基準信号ＲＳ１が選択された場合の一連の基準信号の波形変換の変化を示したのが図３である。

選択の際、課題となるのは非選択側の信号が選択信号に干渉をして、最終段の１０ＭＨｚの基準出力信号に非選択側の信号が非加算混合されることにより、位相雑音として検出されることにある。

干渉する経路は様々な要因があるが、この発明は以下の３点の干渉を抑えることにより、選択信号と非選択信号のＤＵ比(Desired to Undesired Ratio)を向上させることができる。
１）空間からの干渉
２）汎用ロジックＩＣ干渉
３）リレー接点間の干渉

空間からの干渉の影響をなくすため、この発明による基準信号選択回路では、基準信号選択回路の信号接地ＳＧＮＤと、この基準信号選択回路を組み込む図示を省略している装置の接地との接続端子は設けない。そして基準信号選択回路の電源系を、電源と電源リターンの関係で接続し、電源供給を一筆書きに近い形で配線している。
また、リターン側を信号接地ＳＧＮＤとしていることを特徴とする。すなわち、各回路の終端と電源リターンを、基準信号選択回路の電源の接地レベルである同じレベルへ信号接地ＳＧＮＤしている。

図５に、図１の１０ＭＨｚ基準信号選択回路における電源パターン接続、すなわち電源及び信号接地の系統例を示す。図５において、ＶＢはバイアス回路電源、ＶＢＲはバイアス回路電源ＶＢのバイアス回路電源リターンを示す。また、ＶＧＬは汎用ロジックＩＣ電源、ＶＧＬＲは汎用ロジックＩＣ電源ＶＧＬの汎用ロジックＩＣ電源リターンを示す。
また図１では図示が省略されていたが、各バイアス回路１，７、汎用ロジックＩＣ４，１０，１４の終端も信号接地ＳＧＮＤされている。

この接続によって、この発明による基準信号選択回路は、電源系が電源から電源リターンに戻る回路とされ、基準信号選択回路が組み込まれる装置の接地すなわちグランドからフローティング状態となり、空間に輻射している非選択側１０ＭＨｚの空間干渉を抑制している。
信号接地ＳＧＮＤは、信号線等の基準信号選択回路の電源への電源リターンへの接続を示す。

次にレベル調整を必要とせずに選択するための汎用ロジックレベルへの変換を行うには、汎用ロジックＩＣの使用は不可欠であるが、汎用ロジックＩＣでの干渉の抑制ポイントはＩＣの電源端子である。

図６は、一般的な汎用ロジック回路での２信号の相互干渉経路を説明するための図である。第１の矩形波信号ＲＳＭ１は、例えば第１の正弦波基準信号ＲＳ１の矩形波に相当する。第２の矩形波信号ＲＳＭ２は、第２の正弦波基準信号ＲＳ２の矩形波に相当する。図６に示すとおり、第１の矩形波信号ＲＳＭ１は、汎用ロジックに入出力をすると同時に、図６の破線ＩＦ１２で示す経路で電源接続を通じて、第２の矩形波信号ＲＳＭ２に対して、電源端子ＶＧＬから減衰した信号が漏洩し、干渉を起こす。一方、第２の正弦波基準信号ＲＳ２も、図６の一点鎖線ＩＦ２１に示す、第１の矩形波信号ＲＳＭ１に干渉を起こす経路が存在する。
なお、図６の例はＣＭＯＳロジックで記載をしている。

図７は図１の１０ＭＨｚ基準信号選択回路における汎用ロジック回路の構成の一例を示す図である。この発明による汎用ロジックＩＣでは、汎用ロジックＩＣからの干渉経路を切断するため、図７に示すように、高周波を通過させないようする電源用のＥＭＩフィルタ３，９を汎用ロジックの電源端子ＶＧＬに接続している。

図７に示すように、第１の矩形波信号ＲＳＭ１から発生する長破線ＩＦ１２で示す経路の漏洩信号は、ＥＭＩフィルタ３を通ることで減衰する。その後、減衰した漏洩信号は、短破線ＩＦ１２ａで示す経路で、電源接続を通して第２の矩形波信号ＲＳＭ２の汎用ロジックＩＣ１０の電源端子に漏洩するが、第２の矩形波信号ＲＳＭ２を伝達する汎用ロジックＩＣ１０の電源端子にもＥＭＩフィルタ９を接続していることで、点線ＩＦ１２ｂで示す経路の漏洩信号は更に減衰された状態で汎用ロジックＩＣ１０に到達するため、第２の矩形波信号ＲＳＭ２の主信号系に干渉する妨害波は抑制される。

第２の矩形波信号ＲＳＭ２からの漏洩信号についても同様に、第２の矩形波信号ＲＳＭ２から発生する一点鎖線ＩＦ２１で示す経路の漏洩信号は、ＥＭＩフィルタ９を通ることで減衰する。その後、減衰した漏洩信号は、短破線ＩＦ２１ａで示す経路で、電源接続を通して第１の矩形波信号ＲＳＭ１の汎用ロジックＩＣ４の電源端子に漏洩するが、第１の矩形波信号ＲＳＭ１を伝達する汎用ロジックＩＣ４の電源端子にもＥＭＩフィルタ３を接続していることで、点線ＩＦ２１ｂで示す経路では更に減衰された状態で汎用ロジックＩＣ４に到達するため、第１の矩形波信号ＲＳＭ１の主信号系に干渉する妨害波は抑制される。

また、電源接続が信号の漏洩路となり得るところから、図１，５に示すように、バイアス回路１，７にもＥＭＩフィルタ２，８を接続し、被選択信号となる正弦波基準信号ＲＳ１および正弦波基準信号ＲＳ２の信号線の電源接続を要する箇所には、ＥＭＩフィルタを接続した回路構成とする。

１０ＭＨの基準信号をＰＬＬ回路で１ＧＨｚ帯に逓倍する場合、干渉する妨害波の減衰量を増加させる場合でかつ、１ＧＨｚで生成した信号の搬送波／雑音比（Ｃ／Ｎ）３０ｄＢが必要だとする。この場合、１０ＭＨｚの基準信号での必要なＣ／Ｎ比は、下記式（１）の通りとなる。

増加雑音レベル＝２０×ｌｏｇ（１ＧＨｚ／１０ＭＨｚ）＝４０ｄＢ
Ｃ／Ｎ＝３０ｄＢ（１ＧＨｚにおいて）
従って１０ＭＨｚで必要なＣ／Ｎは、
Ｃ／Ｎ＝４０ｄＢ＋３０ｄＢ＝７０ｄＢ （１）

図８は、一般的な選択リレー回路での非選択側の干渉経路を説明するための図である。第１のデジタル信号ＲＳＲ１は、例えば第１の正弦波基準信号ＲＳ１のデジタル信号に相当する。第２のデジタル信号ＲＳＲ２は、第２の正弦波基準信号ＲＳ２のデジタル信号に相当する。そして第１のデジタル信号ＲＳＲ１が選択されて出力されたとする。第２の正弦波基準信号ＲＳ２の非選択側では、図８の一点鎖線ＩＦ２１ｃに示す経路で第１のデジタル信号ＲＳＲ１に干渉を起こす経路が存在する。図８に示す選択リレー回路を使用した場合、アイソレーション性能が非常に高い選択リレー回路が必要となる。

図９は、図１の１０ＭＨｚ基準信号選択回路における多段選択リレー回路の構成の一例を示す図である。第１の選択リレー５の非選択端子ｂは、空間への輻射を抑制するための第１の終端抵抗６を介して信号接地ＳＧＮＤされ、終端抵抗にて終端を行っている。第２の選択リレー１１の非選択端子ｂは、空間への輻射を抑制するための第２の終端抵抗１２を介して信号接地ＳＧＮＤされ、終端抵抗にて終端を行っている。第２のデジタル信号ＲＳＲ２から第１のデジタル信号ＲＳＲ１への干渉経路の、第２の選択リレー１１での干渉経路は一点鎖線ＩＦ２１ｃで示され、第３の選択リレー１３３での干渉経路は点線ＩＦ２１ｄで示されている。

第２の選択リレー１１において、非選択信号の第２のデジタル信号ＲＳＲ２は第２の終端抵抗１２を介して信号接地ＳＧＮＤへ流れるため、第２のデジタル信号ＲＳＲ２から第１のデジタル信号ＲＳＲ１への干渉経路における漏洩信号および信号の空間への輻射を抑制することができる。このように、複数段の選択リレー構成で信号選択を行った場合には、アイソレーション性能が非常に高い等の特別なリレーを使用することなく、漏洩信号、干渉信号の抑制等を実現できる。

図１０は、図１の１０ＭＨｚ基準信号選択回路における多段選択リレー回路の段数を増やした場合の構成の一例を示す図である。図１０の多段選択リレー回路では図９の多段選択リレー回路に対して、第１の選択リレー５の選択端子ａと第３の選択リレー１３３の第１入力端子Ｔ１との間に、第４の選択リレー５ａが接続されている。また、第２の選択リレー１１の選択端子ａと第３の選択リレー１３３の第２入力端子Ｔ２との間に、第５の選択リレー１１ａが接続されている。これにより３段の多段選択リレー回路を構成している。

第４の選択リレー５ａの非選択端子ｂは、空間への輻射を抑制するための第３の終端抵抗６ａを介して信号接地ＳＧＮＤされ、終端抵抗にて終端を行っている。第５の選択リレー１１ａの非選択端子ｂは、空間への輻射を抑制するための第４の終端抵抗１２ａを介して信号接地ＳＧＮＤされ、終端抵抗にて終端を行っている。また第２のデジタル信号ＲＳＲ２から第１のデジタル信号ＲＳＲ１への干渉経路の、第５の選択リレー１１ａでの干渉経路は点線ＩＦ２１ｅで示されている。

このように、多段選択リレー回路の段数を増やすことで、干渉波の減衰量も選択リレーの数量に比例して大きくなり、干渉波の抑制が行える。

図１１は、この発明の実施の形態１による１０ＭＨｚ基準信号選択回路の構成の別の例を示す図である。図１１の基準信号選択回路では、選択される基準信号の一方は第１の正弦波基準信号ＲＳ１であるが、他方が汎用ロジック信号レベル矩形波である矩形波基準信号ＲＳ３からなる。従って矩形波基準信号ＲＳ３側にはバイアス回路に関する構成は設けられていない。矩形波基準信号ＲＳ３は直接、第２の汎用ロジックＩＣ１０に入力されて汎用ロジックで規定するデジタル信号へ変換される。他の部分は上述の図１の基準信号選択回路と同じである。

なお、矩形波基準信号ＲＳ３側に図１と同様に第２のバイアス回路７および第３のＥＭＩフィルタ８を設けて、矩形波基準信号ＲＳ３をバイアス値を変更した第２のバイアス回路７によりバイアスを掛けた後、デジタル信号に変換するようにしてもよい。

このようにこの発明による１０ＭＨｚ基準信号選択回路では、正弦波の基準信号だけでなく矩形波の基準信号も含む、複数の基準信号の選択に適用可能であり、同様の効果が得られる。

上記の実施の形態では、被選択信号である正弦波基準信号および矩形波基準信号を２つの場合について説明したが、この発明の基準信号選択回路は、被選択信号が３つ以上であっても適用可能である。
また上記の実施の形態では、多段選択リレー回路を２段および３段のものについて説明したが、多段選択リレー回路を４段以上で構成しても実施可能であり、干渉波の抑制効果がさらに向上する。

以上のようにこの発明では、複数ある基準信号が、−４ｄＢｍから＋１０ｄＢｍまでの異なるレベルの正弦波である場合に、基準信号のレベルを調整することなく、デューティ５０％のＴＴＬ、ＣＭＯＳレベル等の汎用ロジックレベルである矩形波信号に変換し、ロジックレベルの信号をリレーによって選択を行う。汎用ロジックに変換した際には信号レベルが０Ｖ及び＋５Ｖの振幅となり、入力レベルに対して、大きなレベルとなる。このため、非選択側の信号が選択リレー回路で選択側の信号と干渉する。そこで、干渉経路を信号ライン、電源ライン及び空間でアイソレーションを確保する回路を追加し、最終段に１０ＭＨｚのローパスフィルタで矩形波を正弦波に再変換する。

信号減衰が発生する要因となる回路パターンおよびリレー回路を通過する信号レベルを汎用ロジックレベルとすることにより信号選択を行う。そして最後にローパスフィルタで汎用ロジックレベルのデジタル信号をアナログ信号に変換する。これにより、過損失を補正する増幅器なしで、一定のレベル、例えば０ｄＢｍの基準信号出力とする選択回路を実現する。

選択前の１０ＭＨｚ基準信号の入力信号に対して、アイソレーションが高く、通過損失の低い特殊な高周波リレー、及び各々の入力のための入力レベル調整用の増幅器及が不要となる。

また、この選択回路は１０ＭＨｚ入力基準信号レベルの入力規格値の許容値が−４ｄＢｍから＋１０ｄＢｍまで許容しており、入力レベル範囲が大きいという特徴を持つ。

さらに、矩形波の１０ＭＨｚ基準信号入力でもバイアス回路のバイアス値を変更またはバイアス回路を削除することにより、正弦波の１０ＭＨｚ基準信号と矩形波の１０ＭＨｚ基準信号の選択を行い、正弦波で１０ＭＨｚ基準信号を出力することが可能となる。

１ 第１のバイアス回路、２ 第１のＥＭＩフィルタ、３ 第２のＥＭＩフィルタ、４ 第１の汎用ロジックＩＣ、５ 第１の選択リレー、５ａ 第４の選択リレー、６ 第１の終端抵抗、６ａ 第３の終端抵抗、７ 第２のバイアス回路、８ 第３のＥＭＩフィルタ、９ 第４のＥＭＩフィルタ、１０ 第２の汎用ロジックＩＣ、１１ 第２の選択リレー、１１ａ 第５の選択リレー、１２ 第２の終端抵抗、１２ａ 第４の終端抵抗、１３ 第５のＥＭＩフィルタ、１４ 第３の汎用ロジックＩＣ、１５ レベル調整抵抗回路、１６ ローパスフィルタ、１７ コンデンサ、１８ 抵抗、１９ トランジスタ、１３３ 第３の選択リレー、ａ 選択端子、ｂ 非選択端子、ＲＣ リレー制御回路、Ｔ１ 第１入力端子、Ｔ２ 第２入力端子、ＶＢ バイアス回路電源、ＶＧＬ 汎用ロジックＩＣ電源、ＶＲ リレー電源。

Claims (6)

1. 複数の正弦波基準信号を含む、または１つ以上の正弦波基準信号と１つ以上の汎用ロジックレベルの矩形波基準信号を含む、異なる信号レベルの複数の基準信号を選択する基準信号選択回路であって、
   前記正弦波基準信号を矩形波信号に変換するバイアス回路と、
   変換された前記矩形波信号または前記矩形波基準信号を汎用ロジックで規定するデジタル信号に変換する汎用ロジック回路と、
   変換さえた前記デジタル信号を選択する多段選択リレー回路と、
   前記バイアス回路および汎用ロジック回路の電源供給経路にそれぞれ挿入されたＥＭＩフィルタと、
   前記多段選択リレー回路に接続された非選択信号の空間への輻射を抑える終端抵抗と、
   を備えた、基準信号選択回路。
2. 前記多段選択リレー回路で選択された信号をフィルタリングして正弦波の基準信号として出力するローパスフィルタを備えた、請求項１に記載の基準信号選択回路。
3. 前記多段選択リレー回路で選択された信号の信号レベルを調整して前記ローパスフィルタへ出力するレベル調整抵抗回路を備えた、請求項２に記載の基準信号選択回路。
4. 前記多段選択リレー回路が３段以上の選択リレーからなる、請求項１から３までのいずれか１項に記載の基準信号選択回路。
5. 回路の終端を信号接地とし、前記基準信号選択回路が、電源系が電源から電源リターンに戻る回路としグランドからフローティング状態にされ、前記電源リターン側が信号接地されている、請求項１から４までのいずれか１項に記載の基準信号選択回路。
6. 入力される前記正弦波基準信号および矩形波基準信号が、−４ｄＢｍから＋１０ｄＢｍまでの範囲の信号レベルの１０ＭＨｚの信号である、請求項１から５までのいずれか１項に記載の基準信号選択回路。

Images