JP2009055182A - 基準信号切換回路 - Google Patents

Abstract

【課題】外部基準信号のレベル変動または信号瞬断が生じても、外部基準信号から内部基準信号に瞬間に移行し、また、戻るような現象を避け、無線システムが同期誤動作することのない基準信号切換回路を提供する。
【解決手段】信号波形のゼロクロス点を基準に矩形波に変換する比較器２，３と、信号の切換器４，５と、ろ波器７と、外部信号有無の判定回路６と、この判定回路は、入力された外部基準信号をカウントする第１のカウンタ１１と、所定のタイミング信号を作成するタイミング発生器１２と、第１のカウンタ値を第１のしきい値と数値比較する検出器１３と、所定のタイミング信号をカウントする第２のカウンタ１４と、第２のカウンタ値を第２のしきい値と数値比較し、切換信号を出力する切換制御器１５とを備えた構成とした。
【選択図】図１

Description

本発明は、信号の電子的スイッチングに関し、特に振幅変化および瞬断が伴うような信号の切換回路に供して好適な基準信号切換回路に関する。

異なる無線周波数帯（UHF、VHF、HF等）で動作するそれぞれの無線機を有し、この複数の無線機より任意の無線機を選択して通信回線を確保し、所定の通信方式（例えば、スペクトラム拡散通信方式）によりディジタル通信を行う無線通信システムがある。

それぞれの無線機には、それぞれ周波数帯が異なる無線周波数を発生させる内部基準信号発生回路が備えられている。

前記所定の通信方式は、異なる無線周波数帯が任意に切り換えられた場合でも、通信（伝送）が成り立たつように、それぞれの基準信号が同期状態を保つ必要がある。このため、複数の無線機に対し、共通の基準信号発生源を外部に１つ備え、そこから外部基準信号として、内部基準信号発生源に代え、それぞれの無線機に供給し、無線機間の基準信号の同期状態を保たせる無線通信システムがある。この外部に設けた機器共通の基準信号発生源は、高精度であり、発生させた基準信号を各機器に分配し、シンセサイザの基準発振周波数など多用途の周波数基準として用いられる。基準信号発生源の内部と外部の切換は、基準信号切換回路によって行われる。

図５に、従来技術の基準信号切換回路の構成例であるブロック図を示し、その概要を説明する。

この基準信号切換回路は、外部から外部基準信号（正弦波）が入力された場合、その外部基準信号を基準信号出力として出力し、外部から外部基準信号が入力されていない場合は、内部で発生させた内部基準信号を基準信号出力とし、外部を優先とする信号の自動切換機能をもつ回路である。

この基準信号切換回路は、外部基準信号と同じ周波数の正弦波の内部基準信号を発生する基準信号発生器２１と、切換信号ｃが論理“Ｈ”の時に入力された外部基準信号を通過させて、これを出力し、切換信号ｃが論理“Ｌ”の時に出力側回路をハイインピーダンスとし、外部基準信号を通過させない切換器２２と、これと同様に切換信号ｄが“Ｈ”の時に入力された基準信号発生器２１から発生する内部基準信号を通過させて、これを出力し、切換信号ｄが“Ｌ”の時に出力側回路をハイインピーダンスとし、内部基準信号を通過させない切換器２３と、外部基準信号が入力されているか否かを外部基準信号の信号レベル（振幅）により判定し、外部基準信号が入力されていると判定されれば、切換信号ｃを“Ｈ”、切換信号ｄを“Ｌ”とする制御信号をそれぞれ切換器２２，２３へ出力し、また、外部基準信号が入力されていないと判定されれば、切換信号ｃを“Ｌ”、切換信号ｄを“Ｈ”の制御信号を、それぞれの切換器２２，２３に出力する判定手段としてのレベル検出回路２４から構成されている。

次に、信号の流れに沿った動作の説明をする。
基準信号発生器２１の出力は切換器２３に入力される。また、外部基準信号は切換器２２及びレベル検出回路２４に入力される。

レベル検出回路２４において、外部基準信号が入力されていないと判定された場合は、“Ｌ”の切換信号ｃ及び“Ｈ”の切換信号ｄが出力される。これにより、切換器２２の出力はハイインピーダンスとなり、切換器２３からは内部基準信号が出力される。
これにより、基準信号切換回路からは内部基準信号が出力される。

一方、外部基準信号が入力されている場合は、レベル検出回路２４から“Ｈ”の切換信号ｃ及び“Ｌ”の切換信号ｄが出力される。これにより、切換器２２からは外部基準信号が出力され、切換器２３の出力はハイインピーダンスとなる為、基準信号切換回路からは外部基準信号が出力される。
このように、外部基準信号を優先して通過させる基準信号切換回路である。

図６に、従来技術の構成例に係るレベル検出回路２４の一例であるブロック図を示し、その概要を説明する。

レベル検出回路２４は、入力された外部基準信号を半波整流する整流器３１と、半波整流された信号の交流成分を除去する平滑器３２と、平滑された信号レベルとしきい値を比較し、平滑された信号がしきい値より高い時は、外部基準信号が入力されていると判定し、切換信号ｃに“Ｈ”、切換信号ｄに“Ｌ”の制御信号を出力し、平滑された信号がしきい値より低い時は、切換信号ｃに“Ｌ”、切換信号ｄに“Ｈ”の制御信号を出力するレベル比較器３３から構成されている。

図７に、従来技術の構成例に係るレベル検出回路２４の各部信号波形図を示し、その概要を説明する。

従来技術のレベル検出回路（アナログ方式）の各部信号波形図に沿って動作の説明をする。
外部基準信号（ａ）の波形は正弦波であり、これを整流器３１で半波整流され、整流器出力（ｂ）の波形を得る。そして、半波整流された外部基準信号は、更に、平滑器３２にて交流成分が除去され、概ね直流波形となった平滑器出力（ｃ）の波形を得て、これがレベル比較器３３に入力される。

レベル比較器３３に外部より入力されるしきい値のレベルは、外部基準信号の平滑器出力電圧値と０Ｖの中間の電圧に設定される。

外部基準信号が入力されてない時は、平滑器３２の出力は概ね０Ｖであるので、これは、しきい値より低いと判定されるので、切換信号ｃに“Ｌ”、切換信号ｄに“Ｈ”の信号を出力する。

一方、外部基準信号が所定のレベルで入力されている時は、平滑器３２からは、しきい値より高い平滑器出力信号（ｃ）がレベル比較器３３へ入力される為、切換信号ｃに“Ｈ”、切換信号ｄに“Ｌ”の信号を出力される。

この従来技術のアナログ回路方式の判定手段では、外部基準信号のレベル変動に伴い平滑器３２の出力レベルが変動する。この為、外部基準信号のレベルに合わせ、しきい値を調整する必要がある。また、外部基準信号が接続される経路の信号線接続状況に振動または衝撃などの接触変動要素が加わったときに、瞬断が起こされる場合がある。この瞬断および瞬断の繰り返しが起きたとき、その瞬断に追従して、外部基準信号と内部基準信号の切り換わりが交互に繰り返されると、無線通信システムとしてのディジタル信号の同期系が乱れるなどの誤動作となる問題がある。

なお、外部からの信号入力端および固定発振器の出力である内部発振信号を有し、内部発振信号を外部入力信号に同期させるディジタル位相同期回路を備え、ディジタル通信を行う提案がある。（例えば、特許文献１ 参照）
特開平１０−２６１９５５号公報（図１）

従来技術のアナログ回路方式では、外部基準信号のレベル変動に対して、外部基準信号の有無を精度よく判定するためには、判定手段に入力するしきい値を調整する必要があった。また、外部基準信号が入力された際、その信号波形に瞬断が伴っているような場合に、その瞬断に追従して、内部基準信号に切り換えられ、無線通信システムとしてのディジタル信号の同期系が乱れるなどの誤動作となる問題があった。

本発明の目的は、上記従来技術の問題点を解決し、外部基準信号のレベル変動または信号瞬断が生じても、外部基準信号から内部基準信号に瞬間に移行し、また、戻るような現象を避け、無線システムが誤動作することのない基準信号切換回路を提供することにある。

この目的を達成するために、本発明の基準信号切換回路は、正弦波として入力される、外部基準信号および内部基準信号を切り換えて出力する切換手段と、前記外部基準信号の有無を判定し、該判定の結果より得られる切換信号に従い前記切換手段の切換制御を行う判定手段とを有する基準信号切換回路であって、
前記切換手段の入力側に配設され、前記外部基準信号および内部基準信号を、それぞれの信号波形のゼロクロス点を基準に矩形波に変換し、出力とする比較器と、前記切換手段の出力側に配設され、前記外部基準信号および内部基準信号のいずれかの矩形波信号を前記正弦波に変換して出力するろ波器とを具備し、
前記判定手段は、外部より入力される、クロック信号およびリセット信号をタイミング合成して所定のタイミング信号を作成し、出力するタイミング発生器と、前記所定のタイミング信号のタイミングにおいて、前記矩形波とされた外部基準信号をカウントし、第１のカウンタ値を得る第１のカウンタと、前記所定のタイミング信号のタイミングにおいて、前記第１のカウンタ値を第１のしきい値と数値比較し、該比較の結果より得られる信号有無フラグを出力する検出器と、前記信号有無フラグをカウント期間とし、前記所定のタイミング信号をカウントし、第２のカウンタ値を得る第２のカウンタと、前記信号有無フラグを判定タイミングとし、前記第２のカウンタ値を第２のしきい値と数値比較し、該判定の結果より得られる切換信号を出力する切換制御器とを有する回路とした判定回路とからなる。

本発明の基準信号切換回路によれば、外部基準信号の振幅レベル変動が生じても、ゼロクロス方式による矩形波とすることにより、アナログ回路方式では必要であった振幅レベル変動に追従させるようなしきい値の調整を不要とし、外部基準信号の有り／無しを精度良く判定する。

外部基準信号の瞬断に対しては、その瞬断に切換器が反応して内部基準信号に容易に切り換えられることを抑えられる。

上記により、無線通信システムとしてのディジタル信号の同期系が乱れるなどの誤動作が避けられる。

また、判定回路が全てディジタル論理信号の処理方式であるので、その回路はＦＰＧＡ（Field Programmable Gate Array）等のＩＣに置き換えられ、信号を切り換えのための監視時間（遅延時間等）をシステムの使用環境または特性に合わせるには、プログラムの定数変更（ソフトウエア）で容易に行え、回路動作の安定化、回路の小型化の点で効果が絶大である。

図１に、本発明の実施形態として、基準信号切換回路の構成例であるブロック図を示し以下に説明する。

本発明の基準信号切換回路は、外部から正弦波として入力される外部基準信号と同一周波数の正弦波の内部基準信号を発生し出力する基準信号発生器１と、基準信号発生器１より入力された正弦波の内部基準信号のゼロクロス点（図２、e点参照）である位相変化点を捉えて、立ち上がり、立ち下がりとする矩形波に変換し、ＴＴＬ（Transistor-Transistor-Logic）レベル信号を出力するコンパレータＩＣ等を用いて、内部基準信号（ディジタル）を出力する比較器２と、前記比較器２と同様に、端子８より外部から入力された正弦波の外部基準信号のゼロクロス点（図２、e点参照）である位相変化点を捉えて、立ち上がり、立ち下がりとする矩形波に変換し、ＴＴＬレベル信号を出力するコンパレータＩＣ等を用いて、外部基準信号（ディジタル）を出力する比較器３と、ディジタル基準信号に変換された外部基準信号を入力とし、判定回路６より指令される制御信号である切換信号ａが論理“Ｈ”の時に入力された外部基準信号を通過させ出力とし、切換信号ａが論理“Ｌ”の時に出力側をハイインピーダンスとし、外部基準信号を通過させない切換制御が行われる切換器４と、ディジタル基準信号に変換された内部基準信号を入力とし、判定回路６より指令される制御信号である切換信号ｂが論理“Ｈ”の時に入力された内部基準信号を通過させ出力とし、切換信号ｂが論理“Ｌ”の時に出力側をハイインピーダンスとし、内部基準信号を通過させない切換制御が行われる切換器５と、外部基準信号（ディジタル信号）を入力とし、その入力の有／無を判定し、外部基準信号（ディジタル信号）が入力されていると判定される時は、切換信号ａを“Ｈ”、切換信号ｂを“Ｌ”とする制御信号を出力し、また、外部基準信号（ディジタル信号）が入力されていないと判定される時は切換信号ａを“Ｌ”、切換信号ｂを“Ｈ”とする制御信号を出力する判定回路６と、切換器４から出力されたディジタル外部基準信号および切換器５から出力されたディジタル内部基準信号をワイヤードオア結合され、これを入力とし、矩形波から高調波成分を取り除き、正弦波とし、その出力である基準信号出力を端子９に供給するろ波器７とによって構成されている。

なお、コンパレータＩＣを用いた比較器（矩形波変換回路）を用いることにより、入力される正弦波の振幅は、極めて小さいレベルから矩形波にすることができる。

また、ろ波器を用いることにより、外部基準信号にスパイク性の過渡現象を含むノイズ成分を除去することができる。

次に、本発明の基準信号切換回路の動作を、その信号の流れに沿って説明する。

基準信号発生器１の出力は比較器２に入力され、正弦波から２値矩形波のディジタル信号に変換される。ディジタル信号に変換された内部基準信号は、切換器５に入力される。

また、端子８より入力される外部基準信号は比較器３に入力され、正弦波から２値矩形波のディジタル信号に変換される。ディジタル信号に変換された外部基準信号は、切換器４及び判定回路６に入力される。

判定回路６において、外部基準信号（ディジタル信号）が入力されていない場合は、論理“Ｌ”の切換信号ａ及び論理“Ｈ”の切換信号ｂがそれぞれの切換器４，５に向けて出力される。この制御信号により、切換器４の出力回路はハイインピーダンスとなり、外部基準信号（ディジタル信号）を出力側へ通過させず、一方、切換器５からは内部基準信号（ディジタル信号）を出力側へ通過させる。

また、判定回路６において、外部基準信号（ディジタル信号）が入力されている場合は、論理“Ｈ”の切換信号ａ及び論理“Ｌ”の切換信号ｂがそれぞれの切換器４，５に向けて出力される。この制御信号により、切換器４は、外部基準信号（ディジタル信号）を出力側へ通過させ、一方、切換器５の出力側の回路がハイインピーダンスとなり、内部基準信号（ディジタル信号）を出力側へ通過させることはない。

切換器４または切換器５から出力された外部基準信号または内部基準信号は、いずれもディジタル信号である為、基準信号の周波数周期成分のほかに高調波成分が含まれている。無線システムの場合、この高調波成分がスプリアス発生などの悪影響を及ぼすことがある為、ろ波器７において高調波成分を取り除かれ、正弦波に戻された外部基準信号または内部基準信号が出力される。

図３に、本発明の構成例に係る判定回路６の一実施例であるブロック図を示し、その概要を説明する。

この判定回路６は、カウンタ１１，タイミング発生器１２，検出器１３，カウンタ１４および切換制御器１５から構成される。

前記カウンタ１１（第１のカウンタ）は、入力された外部基準信号（ディジタル信号）の立ち上がりエッジ（または立ち下がりエッジ）で矩形波の１サイクル分を１カウントとして、クリア信号が“Ｈ”である期間にカウントアップし、カウンタ値ａ（第１のカウンタ値）を得て、これを出力し、クリア信号の立ち下がりを捉えてカウンタ値ａをゼロクリアする。

前記タイミング発生器１２には、外部から入力されるクロック信号とリセット信号ｇの２つの信号をタイミング合成して、クリア信号ｒおよび検出タイミング信号ｐを作成し、出力する。

前記検出器１３は、入力されたカウンタ値ａとしきい値ａ（第１のしきい値）を検出タイミング信号のタイミングで比較し、その比較結果が、カウンタ値ａがしきい値ａより大きい場合は、外部基準信号有無フラグ出力として“Ｈ”を出力し、カウンタ値ａがしきい値ａより小さい場合は、外部基準信号有無フラグ出力として“Ｌ”を出力する。

前記カウンタ１４（第２のカウンタ）は、外部基準信号有無フラグが“Ｈ”である間に、検出タイミング信号のタイミングパルスをカウントアップし、カウンタ値ｂ（第２のカウンタ値）を得て、これ出力し、外部基準信号有無フラグが“Ｌ”のときにカウンタ値ｂをクリア状態とする。

前記切換制御器１５は、比較・判定機能を有し、外部基準信号有無フラグが“Ｈ”の時にカウントアップされるカウンタ値ｂがしきい値ｂ（第２のしきい値）より大きい場合は切換信号ａに“Ｈ”、切換信号ｂに“Ｌ”の信号を出力し、外部基準信号有無フラグが“Ｈ”の時にカウントアップされるカウンタ値ｂがしきい値ｂより小さい場合及び外部基準信号有無フラグが“Ｌ”の時には、切換信号ａに“Ｌ”、切換信号ｂに“Ｈ”の信号を出力する。

次に、この判定回路６の動作を、その信号の流れに沿って説明する。

先ずタイミング発生器１２では、入力されたクロック信号を基にして、所定の間隔で外部基準信号（ディジタル）のカウンタ値ａの値を検出する為の検出タイミング信号ｐを生成し、これを検出器１３及びカウンタ１４へ出力する。

更に、タイミング発生器１２では、クロック信号及びリセット信号ｑを基にして、起動時にカウンタ値ａのゼロクリア、及びカウントアップされたカウンタ値ａを検出した後でそのカウンタ値ａをゼロクリアする為のタイミングを与えるクリア信号ｒをカウンタ１１に出力する。

このように、このカウンタ１１では、タイミング発生器１２からのクリア信号ｒの立ち上がり（または立ち下がりエッジ）によりカウンタ値が初期値（例えば００ｈ）に戻される。そして、クリア信号ｒの“Ｈ”の期間、入力されたディジタル信号の外部基準信号の立ち上がりエッジ（または立ち下がりエッジ）でカウントアップし、そのカウンタ値ａを検出器１３へ出力する。

次に、検出器１３では、カウンタ１１から入力されたカウンタ値ａとしきい値ａとの大小数値比較が、検出タイミング信号ｐのタイミング（例えば立ち上がりエッジｐ１、ｐ２）で行われ、カウンタ値ａがしきい値ａより大きい場合は、カウンタ１４および切換制御器１５に、“Ｈ”の外部基準信号有無フラグｓが出力され、カウンタ値ａがしきい値ａより小さい場合は、“Ｌ”の外部基準信号有無フラグｓが出力される。

そして、カウンタ１４は、外部基準信号有無フラグｓが“Ｈ”の間、検出タイミング信号ｐの例えば立ち上がりタイミングでカウントアップされ、カウント結果の値であるカウンタ値ｂを出力し、外部基準信号有無フラグｓが“Ｌ”のときに、カウンタ値ｂをクリア（例えば００ｈ）する。

更に、切換制御器１５において、入力された外部基準信号有無フラグｓが“Ｈ”の時に比較・判定を行い、そこでカウンタ値ｂがしきい値ｂより大きい場合は切換信号ａに“Ｈ”を出力し、切換信号ｂに“Ｌ”の信号を出力する。（内部基準信号を通過させる。）

一方、外部基準信号有無フラグｓが“Ｈ”の時に比較・判定を行い、そこでカウンタ値ｂがしきい値ｂより小さい場合及び外部基準信号有無フラグｓが“Ｌ”の時には、切換信号ａに“Ｌ”、切換信号ｂに“Ｈ”の信号を出力する。（外部基準信号を通過させる。）

図４に、本発明の構成例に係る判定回路６のタイミングチャート図を示し、その一実施例について説明する。

検出器１３に入力され、カウンタ値ａと数値比較されるしきい値ａの設定値を０５ｈとし、および切換制御器１５に入力され、カウンタ値ｂと数値比較されるしきい値ｂの設定値を０３ｈとする。（ｈはヘキサ表示）

カウンタ１１では、外部基準信号（ディジタル）の矩形波の立ち上がりエッジを捉えてカウントアップし、カウンタ値ａ（０１ｈ、０２ｈ、０３ｈ・・・）を得て、更に、カウンタ１４では、検出タイミング信号ｐの立ち上がりエッジを捉えてカウントアップし、カウンタ値ｂ（０１ｈ、０２ｈ、０３ｈ・・・）を得る。

検出器１３は、検出タイミング信号ｐの最初の立ち上がりエッジｐ１のタイミングで、カウンタ値ａ（０６ｈ）＞しきい値ａ（０５ｈ）の比較・判定結果を得て、外部基準信号有無フラグを“Ｈ”にする。また、ｐ１タイミングでカウンタ値ｂ（００ｈ）＜しきい値（０３ｈ）の比較・判定結果を得て、切換制御器１５は切換信号ａを“Ｌ”にし、切換信号ｂを“Ｈ”に設定する。（内部基準信号；選択状態）

次に、検出器１３は、検出タイミング信号の次の立ち上がりエッジｐ２のタイミングで、カウンタ値ａ（０４ｈ）＜しきい値ａ（０５ｈ）の比較・判定結果を得て、外部基準信号有無フラグｓを“Ｌ”にする。即ち、外部基準信号に瞬断（Ａ）が発生したと認識する。

ところが、前記ｐ２タイミングでのカウンタ値ｂ（０１ｈ）＜しきい値ｂ（０３ｈ）の比較・判定結果を得て切換信号ａが“Ｌ”を継続させ、切換信号ｂが“Ｈ” を継続させる。（内部基準信号；選択継続状態）

更に、外部基準信号有無フラグｓを“Ｌ”にされた後、この“Ｌ”が検出タイミング信号ｐの３つ目の立ち上がりエッジｐ３タイミングで捉えられて、カウンタ値ｂがリセット（００ｈ）され、ｐ４のタイミングまで続いた例示である。

更に、検出タイミング信号ｐのｐ５タイミングにて、検出器１３での比較・判定結果、カウンタ値ａ＞しきい値ａを得て、外部基準信号有無フラグｓが“Ｈ”にされ、以降、この状態が続く例示である。

そこで、カウンタ値ｂの値が００ｈからカウントアップが行われ、０１ｈ、０２ｈ、０３ｈである間は、しきい値ｂ（０３ｈ）未満であるので、切換信号ａが“Ｌ”を継続し、切換信号ｂが“Ｈ” を継続する。（外部基準信号に瞬断（Ａ）が生じた為、内部基準信号を引き続き通過させる状態）

更に進んで、引き続き、カウンタ値ｂとしきい値ｂの比較・判定判定の動作が繰り返され、検出タイミング信号ｐのｐ９タイミングにて、カウンタ値ｂ（０４ｈ）がしきい値ｂ（０３ｈ）を越えた比較・判定結果を得た時点で、切換信号ａが“Ｈ”にされ、切換信号ｂが“Ｌ”にされる。

以降、同様に、カウンタ値ｂ（０５ｈ、０６ｈ、・・・）がしきい値ｂ（０３ｈ）を越えた比較判定結果を得るので切換信号ａが“Ｈ”を持続し、切換信号ｂが“Ｌ”を持続する。（外部基準信号が安定した為、外部基準信号に切り換えられる状態）

なお、タイムチャートには示されてはいないが、外部基準信号が正常であり、瞬断が生じない限り、切換信号ａが“Ｈ”を継続し、切換信号ｂが“Ｌ” を継続する。その場合、カウンタ１４のカウンタ値ｂは（ＦＦｈ）となり、キャリーオーバーのタイミングでしきい値ｂ＋１の値をロードし、カウントアップの動作が引き続き行われる。例示の場合、切換信号ａが“Ｈ”を継続し、切換信号ｂが“Ｌ”を継続すると、カウンタ１４のカウンタ値ｂは、（０４ｈ）から（ＦＦｈ）の値を繰り返す。（外部基準信号による動作状態）

タイミング発生器１２で作成される検出タイミング信号ｐのパルス発生周期を短くすれば外部基準信号が瞬断で途切れたときに、より速く内部基準信号に切り換えるようにできる。

また、しきい値ｂは、入力される外部基準信号が瞬断または瞬断の繰り返しで、一旦信号が途切れ、その後信号が復帰した時に、出力する信号が再び外部基準信号に戻るまでの遅延時間を調整する値となり、この値を大きくすることにより外部基準信号が瞬断を繰り返した場合でも外部基準信号と内部基準信号が瞬間的が切り換わる事を防止できる。しきい値ｂの設定値は、システムが置かれる環境（振動等）またはシステムの特性に対応するような値を定めれば良い。

前記ＦＰＧＡ―ＩＣを用いるので、しきい値ａおよびしきい値ｂの設定値の変更は、ソフトウエア変更で行えるので、容易である。

また、入力される外部基準信号の波形および基準信号発生器の出力波形は、矩形波であっても良い。

本発明は、移動通信に用いられる無線通信システムに適用されて、一例として、UHF、VHF、HF等の無線機を随時選択して用いる無線システムに利用することができる。

本発明の基準信号切換回路の構成例を示すブロック図である。 本発明の構成例に係る比較器の入出力信号波形図である。 本発明の構成例に係る判定回路の一例を示すブロック図である。 本発明の構成例に係る判定回路のタイミングチャート図である。 従来技術の基準信号切換回路の構成例を示すブロック図である。 従来技術の構成例に係るレベル検出回路の一例を示すブロック図である。 従来技術の構成例に係るレベル検出回路の各部信号波形図である。

符号の説明

１、２１ 基準信号発生器
２，３ 比較器
４，５、２２，２３ 切換器
６ 判定回路
７ ろ波器
８，９ 端子
１１，１４ カウンタ
１２ タイミング発生器
１３ 検出器
１５ 切換制御器
２４ レベル検出回路
３３ レベル比較器
３１ 整流器
３２ 平滑器

Claims (1)

1. 正弦波として入力される、外部基準信号および内部基準信号を切り換えて出力する切換手段と、
   前記外部基準信号の有無を判定し、該判定の結果より得られる切換信号に従い前記切換手段の切換制御を行う判定手段とを有する基準信号切換回路であって、
   前記切換手段の入力側に配設され、前記外部基準信号および内部基準信号を、それぞれの信号波形のゼロクロス点を基準に矩形波に変換し、出力とする比較器と、
   前記切換手段の出力側に配設され、前記外部基準信号および内部基準信号のいずれかの矩形波信号を前記正弦波に変換して出力するろ波器とを具備し、
   前記判定手段は、
   外部より入力される、クロック信号およびリセット信号をタイミング合成して所定のタイミング信号を作成し、出力するタイミング発生器と、
   前記所定のタイミング信号のタイミングにおいて、前記矩形波とされた外部基準信号をカウントし、第１のカウンタ値を得る第１のカウンタと、
   前記所定のタイミング信号のタイミングにおいて、前記第１のカウンタ値を第１のしきい値と数値比較し、該比較の結果より得られる信号有無フラグを出力する検出器と、
   前記信号有無フラグをカウント期間とし、前記所定のタイミング信号をカウントし、第２のカウンタ値を得る第２のカウンタと、
   前記信号有無フラグを判定タイミングとし、前記第２のカウンタ値を第２のしきい値と数値比較し、該判定の結果より得られる切換信号を出力する切換制御器とを有する回路とした判定回路とからなる基準信号切換回路。

Images