JP7003652B2 - 発振器、クロック信号生成装置、電子機器及び移動体 - Google Patents

発振器、クロック信号生成装置、電子機器及び移動体 Download PDF

Info

Publication number
JP7003652B2
JP7003652B2 JP2017252089A JP2017252089A JP7003652B2 JP 7003652 B2 JP7003652 B2 JP 7003652B2 JP 2017252089 A JP2017252089 A JP 2017252089A JP 2017252089 A JP2017252089 A JP 2017252089A JP 7003652 B2 JP7003652 B2 JP 7003652B2
Authority
JP
Japan
Prior art keywords
clock
signal
oscillator
error
output terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017252089A
Other languages
English (en)
Other versions
JP2019118057A (ja
Inventor
裕一 鳥海
久浩 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2017252089A priority Critical patent/JP7003652B2/ja
Priority to US16/225,462 priority patent/US10613576B2/en
Publication of JP2019118057A publication Critical patent/JP2019118057A/ja
Application granted granted Critical
Publication of JP7003652B2 publication Critical patent/JP7003652B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31727—Clock circuits aspects, e.g. test clock circuit details, timing aspects for signal generation, circuits for testing clocks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Description

本発明は、発振器、クロック信号生成装置、電子機器及び移動体に関する。
高信頼性が要求される多重化システムとして、例えば、特許文献１には、複数の発振器のクロック信号源を複数の分周器で分周し、複数の分周器が出力するクロック信号を複数のカウンターでカウントし、複数のカウンターのカウント値を比較器で相互比較し、その結果により正常なクロック信号を選択送出する計算機装置が記載されている。
特開平１０－２０９６１号公報
しかしながら、特許文献１に記載の計算機装置では、発振器を実装する他に計算機装置側で発振器同士を相互に比較し、正常なクロック信号を判断して選択する必要があり、装置の小型化や低コスト化が難しいという問題があった。このような問題は、発振器のユーザー利便性が悪いことに起因するものである。
本発明は、以上のような問題点に鑑みてなされたものであり、本発明のいくつかの態様によれば、多重化可能かつユーザー利便性に優れた発振器を提供することができる。また、本発明のいくつかの態様によれば、多重化可能かつユーザー利便性に優れた発振器を複数用いたクロック信号生成装置を提供することができる。また、本発明のいくつかの態様によれば、当該クロック信号生成装置を用いた電子機器及び移動体を提供することができる。
本発明は前述の課題の少なくとも一部を解決するためになされたものであり、以下の態様または適用例として実現することが可能である。
［適用例１］
本適用例に係る発振器は、回路装置と、クロック出力端子と、エラー信号を出力するエラー出力端子と、クロック入力端子と、を備え、前記回路装置は、クロック信号を生成するクロック信号生成回路と、前記エラー信号を生成するエラー信号生成回路と、前記エラー信号に基づいて前記クロック信号と前記クロック入力端子から入力された信号との一方を選択し、前記クロック出力端子から出力する選択回路と、を含む。
本適用例に係る発振器では、エラーが発生したか否かによって、クロック信号生成回路が生成したクロック信号とクロック入力端子から入力された信号とが切り替わる。従って、例えば、本適用例に係る発振器を２つ用いて、第１の発振器のクロック入力端子と第２の発振器のクロック出力端子とを電気的に接続することにより、第１の発振器にエラーが発生した場合に、第１の発振器のクロック出力端子から第２の発振器が生成したクロック信号が出力される装置を実現することができる。従って、本適用例によれば、多重化可能かつユーザー利便性に優れた発振器を提供することができる。
［適用例２］
上記適用例に係る発振器において、前記クロック信号生成回路は、前記クロック信号の元となる発振信号を出力する発振回路を有し、前記回路装置は、前記発振信号の振幅を検出する振幅検出回路を含み、前記エラー信号生成回路は、前記振幅検出回路の検出結果に基づいて前記エラー信号を生成してもよい。
本適用例に係る発振器によれば、発振回路が出力する発振信号の振幅に基づいてクロック信号生成回路の異常を検知してクロック出力端子から出力される信号を自動的に切り替えることができる。
［適用例３］
上記適用例に係る発振器において、前記エラー信号生成回路は、前記振幅検出回路の検出結果と閾値とを比較し、比較結果に基づいて前記エラー信号を生成し、前記閾値が可変であってもよい。
本適用例に係る発振器によれば、発振回路の特性に応じてエラー信号を生成するための閾値を調整することができるので、クロック信号生成回路の異常を的確に検知してクロック出力端子から出力される信号を切り替えることができる。
［適用例４］
上記適用例に係る発振器において、前記回路装置は、前記クロック信号生成回路に流れる電流を検出する電流検出回路を含み、前記エラー信号生成回路は、前記電流検出回路の検出結果に基づいて前記エラー信号を生成してもよい。
本適用例に係る発振器において、前記エラー信号生成回路は、前記電流検出回路の検出結果をと閾値とを比較し、比較結果に基づいて前記エラー信号を生成し、前記閾値が可変であってもよい。
本適用例に係る発振器によれば、クロック信号生成回路に流れる電流に基づいてクロック信号生成回路の異常を検知してクロック出力端子から出力される信号を自動的に切り替えることができる。
［適用例５］
上記適用例に係る発振器は、前記クロック出力端子からの信号の出力を制御する制御信号が入力される制御端子を備えていてもよい。
本適用例によれば、クロック出力端子からの信号の出力を制御可能なユーザー利便性に優れた発振器を提供することができる。また、例えば、本適用例に係る発振器を２つ用いて、第１の発振器のクロック入力端子と第２の発振器のクロック出力端子とを電気的に接続し、かつ、第１の発振器のエラー出力端子と第２の発振器の制御端子とを電気的に接続することにより、第１の発振器にエラーが発生するまでは第２の発振器のクロック出力端子からのクロック信号の出力を停止することで第２の発振器の消費電力を低減させ、第１の発振器にエラーが発生した場合に、第１の発振器のクロック出力端子から第２の発振器が生成したクロック信号が出力される装置を実現することができる。従って、本適用例によれば、多重化可能かつユーザー利便性に優れた発振器を提供することができる。
［適用例６］
上記適用例に係る発振器において、前記回路装置は、第１の辺と、前記第１の辺と対向する第２の辺と、を有し、前記クロック入力端子は、前記第１の辺に沿って設けられ、前記クロック出力端子は、前記第２の辺に沿って設けられていてもよい。
本適用例に係る発振器によれば、クロック入力端子とクロック出力端子とが互いに離れた位置に設けられているので、異物の混入等によりクロック入力端子とクロック出力端子とがショートする確率が低減される。従って、本適用例に係る発振器によれば、クロック出力端子から出力される信号がクロック入力端子を介して帰還するループが形成されることによりクロック出力端子から誤った信号が出力されるおそれを低減させることができる。
［適用例７］
本適用例に係るクロック信号生成装置は、第１の発振器と、第２の発振器と、を備え、前記第１の発振器は、第１の回路装置と、第１のクロック出力端子と、第１のエラー信号を出力する第１のエラー出力端子と、第１のクロック入力端子と、を備え、前記第１の回路装置は、第１のクロック信号を生成する第１のクロック信号生成回路と、前記第１のエラー信号を生成する第１のエラー信号生成回路と、前記第１のエラー信号に基づいて前記第１のクロック信号と前記第１のクロック入力端子から入力された信号との一方を選択し、前記第１のクロック出力端子から出力する第１の選択回路と、を含み、前記第２の発振器は、第２の回路装置と、第２のクロック出力端子と、第２のエラー信号を出力する第２のエラー出力端子と、第２のクロック入力端子と、を備え、前記第２の回路装置は、第２のクロック信号を生成する第２のクロック信号生成回路と、前記第２のエラー信号を生成する第２のエラー信号生成回路と、前記第２のエラー信号に基づいて前記第２のクロック信号と前記第２のクロック入力端子から入力された信号との一方を選択し、前記第２のクロック出力端子から出力する第２の選択回路と、を含み、前記第１のクロック入力端子と前記第２のクロック出力端子とが電気的に接続されている。
本適用例に係るクロック信号生成装置では、第１の発振器は、エラーが発生したか否かによって、第１のクロック信号生成回路が生成した第１のクロック信号と第１のクロック入力端子から入力された信号とが切り替わる。同様に、第２の発振器は、エラーが発生したか否かによって、第２のクロック信号生成回路が生成した第２のクロック信号と第２のクロック入力端子から入力された信号とが切り替わる。そして、第２の発振器の第２のクロック出力端子から出力される信号が、第１の発振器の第１のクロック入力端子に入力される。従って、本適用例に係るクロック信号生成装置によれば、第１の発振器にエラーが発生した場合でも、第２の発振器が正常であれば、第１の発振器の第１のクロック出力端子から第２の発振器が生成した第２のクロック信号を出力することができる。また、本適用例に係るクロック信号生成装置によれば、第１の発振器と第２の発振器がシリアルに接続されることにより、第１の発振器が生成する第１のクロック信号と第２の発振器が生成する第２のクロック信号とのいずれか一方を選択する選択回路が不要である。従って、本適用例に係るクロック信号生成装置を用いることで多重化システムを低コストで実現することが可能である。
また、本適用例に係るクロック信号生成装置では、第２の発振器の後段にさらに第３の発振器をシリアルに接続することも可能であり、第１の発振器と第２の発振器がともに異常となった場合でも、第３の発振器が正常であれば、第１の発振器の第１のクロック出力端子から第３の発振器が生成した第３のクロック信号を出力することができる。すなわち、本適用例に係るクロック信号生成装置は、拡張性にも優れている。
［適用例８］
上記適用例に係るクロック信号生成装置において、前記第１の発振器は、前記第１のクロック出力端子からの信号の出力を制御する第１の制御信号が入力される第１の制御端子を備え、前記第２の発振器は、前記第２のクロック出力端子からの信号の出力を制御する第２の制御信号が入力される第２の制御端子を備え、前記第１のエラー出力端子と前記第２の制御端子とが電気的に接続されていてもよい。
本適用例に係るクロック信号生成装置では、第１の発振器の第１の制御端子から入力される第１の制御信号に応じて第１のクロック出力端子からの信号の出力を制御可能である。また、本適用例に係るクロック信号生成装置では、第１の発振器の第１のエラー出力端子から出力される第１のエラー信号が第２の発振器の第２の制御端子に入力されるので、第１の発振器にエラーが発生するまでは第２の発振器の第２のクロック出力端子からの第２のクロック信号の出力を停止することで第２の発振器の消費電力を低減させ、第１の発振器にエラーが発生した場合に、第１の発振器の第１のクロック出力端子から第２の発振器が生成した第２のクロック信号を出力することができる。従って、本適用例によれば、ユーザー利便性に優れたクロック信号生成装置を提供することができる。
［適用例９］
上記適用例に係るクロック信号生成装置において、前記第１のエラー出力端子及び前記第２のエラー出力端子はＣＭＯＳ出力端子であってもよい。
本適用例によれば、例えば、クロック入力端子、第１のエラー入力端子及び第２のエラー入力端子を有するホストと本適用例に係るクロック信号生成装置とを含み、ホストのクロック入力端子と第１の発振器の第１のクロック出力端子とが電気的に接続され、ホストの第１のエラー入力端子と第１の発振器の第１のエラー出力端子とが電気的に接続され、ホストの第２のエラー入力端子と第２の発振器の第２のエラー出力端子とが電気的に接続されたシステムを構成することができる。当該システムにおいて、ホストは、第１のエラー入力端子から入力される第１のエラー信号がローレベルかハイレベルかによって第１の発振器が正常であるか異常であるかを判断することができるとともに、第２のエラー入力端子から入力される第２のエラー信号がローレベルかハイレベルかによって第２の発振器が正常であるか異常であるかを判断することができる。
［適用例１０］
上記適用例に係るクロック信号生成装置において、前記第１のエラー出力端子及び前記第２のエラー出力端子はオープンドレイン出力端子であってもよい。
本適用例によれば、例えば、クロック入力端子及びエラー入力端子を有するホストと本適用例に係るクロック信号生成装置とを含み、ホストのクロック入力端子と第１の発振器の第１のクロック出力端子とが電気的に接続され、ホストのエラー入力端子と第１の発振器の第１のエラー出力端子及び第２の発振器の第２のエラー出力端子とが電気的に接続され、ホストのエラー入力端子とプルダウン抵抗あるいはプルアップ抵抗とが電気的にされたシステムを構成することができる。例えば、当該システムにおいて、ホストは、エラー入力端子から入力される信号がローレベルかハイレベルかによって第１の発振器及び第２の発振器の少なくとも一方が異常であるか第１の発振器及び第２の発振器がともに正常であるかを判断することができる。
［適用例１１］
本適用例に係る電子機器は、上記のいずれかのクロック信号生成装置と、前記第１のエラー信号及び前記第２のエラー信号に基づくエラー表示を行う表示部と、を備えている。
［適用例１２］
本適用例に係る移動体は、上記のいずれかのクロック信号生成装置を備えている。
これらの適用例によれば、複数の発振器が多重化されたクロック信号生成装置を備えた、より信頼性の高い電子機器及び移動体を実現することができる。
本実施形態の発振器の斜視図。 本実施形態の発振器の断面図。 本実施形態の発振器の底面図。 本実施形態の発振器の機能ブロック図。 出力停止機能が選択されているときの、制御端子の論理レベル、発振回路の発振状態、エラー出力端子の論理レベル及びクロック出力端子から出力される信号の関係を示す図。 スタンバイ機能が選択されているときの、制御端子の論理レベル、発振回路の発振状態、エラー出力端子の論理レベル及びクロック出力端子から出力される信号の関係を示す図。 本実施形態のクロック信号生成装置とホストとを含む多重化システムの構成例を示す図。 発振器の各端子の信号波形の一例を示す図。 発振器の各端子の信号波形の他の一例を示す図。 発振器の各端子の信号波形の他の一例を示す図。 発振器の各端子の信号波形の他の一例を示す図。 本実施形態のクロック信号生成装置とホストとを含む多重化システムの他の構成例を示す図。 本実施形態のクロック信号生成装置とホストとを含む多重化システムの他の構成例を示す図。 本実施形態の電子機器の機能ブロック図。 本実施形態の電子機器の外観の一例を示す図。 本実施形態の移動体の一例を示す図。
以下、本発明の好適な実施形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。
１．発振器
［発振器の構造］
図１～図３は、本実施形態の発振器１の構造の一例を示す図である。図１は、発振器１の斜視図であり、図２は、図１のＡ－Ａ’断面図である。また、図３は、発振器１の底面図である。
図１～図３に示すように、発振器１は、回路装置である発振ＩＣ（Integrated Circuit）２、振動子３、外部端子（外部電極）６を有し、さらにパッケージ４、リッド（蓋）５などを含んで構成されている。本実施形態では、振動子３は、基板材料として水晶を用いた水晶振動子であり、例えば、ＡＴカット水晶振動子や音叉型水晶振動子等である。ただし、振動子３は、例えば、ＳＡＷ（Surface Acoustic Wave）共振子、その他の圧電振動子やＭＥＭＳ（Micro Electro Mechanical Systems）振動子などであってもよい。また、振動子３の基板材料としては、水晶、タンタル酸リチウム、ニオブ酸リチウム等の圧電単結晶や、ジルコン酸チタン酸鉛等の圧電セラミックス等の圧電材料、又はシリコン半導体材料等を用いることができ、振動子３の励振手段としては、圧電効果によるものを用いてもよいし、クーロン力による静電駆動を用いてもよい。
パッケージ４は、発振ＩＣ２と振動子３とを同一空間内に収容する。具体的には、パッケージ４には、凹部が設けられており、リッド５で凹部を覆うことによって収容室７となる。パッケージ４の内部又は凹部の表面には、発振ＩＣ２の２つの端子（後述する図４の
Ｔ７端子及びＴ８端子）と振動子３の２つの電極（励振電極３ａ，３ｂ）とをそれぞれ電気的に接続するための不図示の配線が設けられている。また、パッケージ４の内部又は凹部の表面には、発振ＩＣ２の各端子と対応する各外部端子６とを電気的に接続するための不図示の配線が設けられている。なお、パッケージ４は、発振ＩＣ２と振動子３とを同一空間内に収容する構成には限られない。例えば、発振ＩＣ２がパッケージの基板の一方の面に搭載され、振動子３が他方の面に搭載される、いわゆるＨ型のパッケージであってもよい。
振動子３は、その表面及び裏面にそれぞれ金属の励振電極３ａ，３ｂを有しており、励振電極３ａ，３ｂを含む振動子３の形状や質量に応じた所望の周波数（発振器１に要求される周波数）で発振する。
図３に示すように、発振器１は底面（パッケージ４の裏面）に、６個の外部端子６として、制御端子ＯＥ／ＸＳＴ、クロック入力端子ＣＬＫＩＮ、接地端子ＧＮＤ、電源端子ＶＣＣ、エラー出力端子ＥＲＲ及びクロック出力端子ＯＵＴが設けられている。発振器１（パッケージ４）は、第１の辺８ａと、第１の辺８ａと対向する第２の辺８ｂとを有しており、制御端子ＯＥ／ＸＳＴ、クロック入力端子ＣＬＫＩＮ及び接地端子ＧＮＤは第１の辺８ａに沿って設けられ、電源端子ＶＣＣ、エラー出力端子ＥＲＲ及びクロック出力端子ＯＵＴは第２の辺８ｂに沿って設けられている。
［発振器の機能構成］
図４は本実施形態の発振器１の機能ブロック図である。図４に示すように、本実施形態の発振器１は、発振ＩＣ２と振動子３とを含んで構成されている。発振ＩＣ２は、８個の端子Ｔ１～Ｔ８を有している。端子Ｔ１～Ｔ６は、それぞれ、発振器１の制御端子ＯＥ／ＸＳＴ、クロック入力端子ＣＬＫＩＮ、接地端子ＧＮＤ、電源端子ＶＣＣ、エラー出力端子ＥＲＲ及びクロック出力端子ＯＵＴと電気的に接続されている。また、端子Ｔ７は振動子３の一端（一方の端子）と接続され、端子Ｔ８は振動子３の他端（他方の端子）と接続されている。
本実施形態では、発振ＩＣ２は、クロック信号生成回路２１、選択回路２２、振幅検出回路２３、電流検出回路２４、エラー信号生成回路２５、制御回路２６、記憶回路２７及びインターフェース回路２８を含んで構成されている。なお、発振ＩＣ２は、これらの要素の一部を省略又は変更し、あるいは他の要素を追加した構成としてもよい。
クロック信号生成回路２１は、クロック信号を生成する。本実施形態では、クロック信号生成回路２１は、発振回路２１１とバッファー２１２とを含む。発振回路２１１は、発振ＩＣ２のＴ７端子から入力される振動子３の出力信号を増幅回路（不図示）によって増幅し、増幅した信号を発振ＩＣ２のＴ８端子を介して振動子３にフィードバックすることで、振動子３を発振させ、振動子３の発振に基づく発振信号を出力する。本実施形態では、発振回路２１１は、制御回路２６から出力される発振停止信号が非アクティブ（例えば、ローレベル）のときに振動子を発振させる動作（発振動作）を行い、発振停止信号がアクティブ（例えば、ハイレベル）のときは発振動作を停止する。バッファー２１２は、発振回路２１１から出力される発振信号を増幅したクロック信号を出力する。すなわち、発振回路２１１から出力される発振信号は、クロック信号の元となる信号である。
選択回路２２は、エラー信号生成回路２５が生成するエラー信号に基づいて、クロック信号生成回路２１が生成したクロック信号とクロック入力端子ＣＬＫＩＮから端子Ｔ２を介して入力された信号との一方を選択し、選択した信号を、端子Ｔ６を介してクロック出力端子ＯＵＴから出力する。本実施形態では、選択回路２２は、マルチプレクサー２２１と出力バッファー２２２とを含む。マルチプレクサー２２１は、エラー信号がローレベル
のときはクロック信号生成回路２１が生成したクロック信号を選択して出力し、エラー信号がハイレベルのときはクロック入力端子ＣＬＫＩＮから端子Ｔ２を介して入力された信号を選択して出力する。出力バッファー２２２は、制御回路２６から出力される出力イネーブル信号がアクティブ（例えば、ハイレベル）のときはマルチプレクサー２２１から出力される信号をバッファリングしてクロック出力端子ＯＵＴから出力し、出力イネーブル信号が非アクティブ（例えば、ローレベル）のときはローレベルの信号を出力する。
振幅検出回路２３は、発振回路２１１から出力される発振信号の振幅を検出する。例えば、振幅検出回路２３は、発振回路２１１から出力される発振信号を全波整流し、全波整流された信号を積分することにより、発振信号の振幅を検出してもよい。
電流検出回路２４は、クロック信号生成回路２１に流れる電流を検出する。本実施形態では、電流検出回路２４は、抵抗２４１と電圧変換回路２４２とを含む。抵抗２４１は、一端が端子Ｔ４と電気的に接続され、他端が発振回路２１１と電気的に接続されている。電圧変換回路２４２は、抵抗２４１に電流が流れることにより生じる抵抗２４１の両端の電位差に相当する電圧を出力する。
エラー信号生成回路２５は、発振器１の発振動作が正常か異常かを示すエラー信号を生成する。本実施形態では、エラー信号生成回路２５は、振幅検出回路２３の検出結果に基づいてエラー信号を生成する。具体的には、エラー信号生成回路２５は、振幅検出回路２３から出される信号の電圧（検出結果）と所定の閾値ＶＴ１とを比較し、比較結果に基づいてエラー信号を生成する。例えば、エラー信号生成回路２５は、振幅検出回路２３から出される信号の電圧が閾値ＶＴ１以上のときは発振動作が正常であることを示す非アクティブ（例えば、ローレベル）のエラー信号を生成し、振幅検出回路２３から出される信号の電圧が閾値ＶＴ１よりも低いときは発振動作が異常であることを示すアクティブ（例えば、ハイレベル）のエラー信号を生成してもよい。発振回路２１１から出力される発振信号の振幅がバッファー２１２の論理閾値（例えば、電源電圧の５０％）よりも小さくなるとバッファー２１２から出力される信号がローレベルに固定されるため、クロック出力端子ＯＵＴからクロック信号が出力されなくなる。例えば、制御回路２６から出力される出力イネーブル信号がアクティブであってもクロック出力端子ＯＵＴからクロック信号が出力されない状態となる前にアクティブのエラー信号が生成されるように、閾値ＶＴ１が設定されていてもよい。本実施形態では、発振器１の外部から記憶回路２７に閾値ＶＴ１を設定可能になっており、閾値ＶＴ１が可変である。
また、エラー信号生成回路２５は、電流検出回路２４の検出結果に基づいてエラー信号を生成し、生成したエラー信号を、端子Ｔ５を介してエラー出力端子ＥＲＲから出力する。具体的には、エラー信号生成回路２５は、電流検出回路２４から出される信号の電圧（検出結果）と所定の下限閾値ＶＴ２及び上限閾値ＶＴ３とを比較し、比較結果に基づいてエラー信号を生成する。例えば、エラー信号生成回路２５は、電流検出回路２４から出される信号の電圧が下限閾値ＶＴ２以上かつ上限閾値ＶＴ３以下のときは非アクティブのエラー信号を生成し、電流検出回路２４から出される信号の電圧が下限閾値ＶＴ２よりも低いとき又は上限閾値ＶＴ３よりも高いときはアクティブのエラー信号を生成してもよい。発振回路２１１は、電源端子ＶＣＣから抵抗２４１を介して流れる電流を消費しながら発振動作を行い、発振動作が不安定になると消費電流が変動する場合がある。例えば、制御回路２６から出力される出力イネーブル信号がアクティブのときにクロック出力端子ＯＵＴから不安定なクロック信号が出力される状態となる前にアクティブのエラー信号が生成されるように、下限閾値ＶＴ２及び上限閾値ＶＴ３が設定されていてもよい。本実施形態では、発振器１の外部から記憶回路２７に下限閾値ＶＴ２及び上限閾値ＶＴ３を設定可能になっており、下限閾値ＶＴ２及び上限閾値ＶＴ３が可変である。
このように、エラー信号生成回路２５は、振幅検出回路２３から出される信号の電圧が閾値ＶＴ１よりも低いか、電流検出回路２４から出される信号の電圧が下限閾値ＶＴ２よりも低いとき又は上限閾値ＶＴ３よりも高いときにアクティブのエラー信号を生成する。なお、エラー信号生成回路２５は、制御回路２６から出力される発振停止信号が非アクティブ（例えば、ローレベル）のときにエラー信号を生成する動作を行い、発振停止信号がアクティブ（例えば、ハイレベル）のときはエラー信号を生成する動作を行わない（エラー出力端子ＥＲＲがローレベルに固定される）。
発振器１は、発振回路２１１に発振動作をさせたまま制御端子ＯＥ／ＸＳＴから入力される制御信号の論理レベルに応じてクロック出力端子ＯＵＴからクロック信号の出力を停止させるか否かを選択することができる出力停止機能と、制御端子ＯＥ／ＸＳＴから入力される制御信号の論理レベルに応じて発振回路２１１の発振動作を停止させるか否かを選択することができるスタンバイ機能のいずれか一方を選択可能になっている。本実施形態では、発振器１の外部から記憶回路２７に出力停止機能とスタンバイ機能のいずれを選択するかを設定可能になっている。
制御回路２６は、出力停止機能が選択されているときは、制御端子ＯＥ／ＸＳＴから端子Ｔ１を介して入力される制御信号に基づいて、出力バッファー２２２からクロック信号を出力させるか否かを制御する出力イネーブル信号を生成して出力する。具体的には、制御回路２６は、制御端子ＯＥ／ＸＳＴから入力される制御信号がローレベルであれば非アクティブの出力イネーブル信号を出力し、当該制御信号がハイレベルであればアクティブの出力イネーブル信号を出力する。また、制御回路２６は、スタンバイ機能が選択されているときは、制御端子ＯＥ／ＸＳＴから端子Ｔ１を介して入力される制御信号に基づいて、発振回路２１１の発振動作を停止させるか否かを制御する発振停止信号を生成して出力する。具体的には、制御回路２６は、制御端子ＯＥ／ＸＳＴから入力される制御信号がローレベルであればアクティブの発振停止信号を出力し、当該制御信号がハイレベルであれば非アクティブの発振停止信号を出力する。
インターフェース回路２８は、発振器１の外部装置と通信を行うための回路である。例えば、発振器１（発振ＩＣ２）は、電源端子ＶＣＣ（端子Ｔ４）への電源電圧の供給が開始されてから所定期間内に（すなわち、電源投入後の所定期間内に）、発振器１の制御端子ＯＥ／ＸＳＴ（端子Ｔ１）から所定のパターンの信号が入力された場合に、当該所定期間の経過後に、インターフェース回路２８と外部装置との通信が可能な外部通信モードに設定される。インターフェース回路２８は、例えば、Ｉ２Ｃ（Inter-Integrated Circuit）バスのインターフェース回路であり、外部通信モードにおいて、制御端子ＯＥ／ＸＳＴがシリアルクロック信号の入力端子として機能し、クロック出力端子ＯＵＴがシリアルデータ信号の入出力端子として機能する。そして、外部通信モードにおいて、インターフェース回路２８は、外部装置からの要求（コマンド）に応じて、記憶回路２７に対する各種の情報の書き込みや読み出しを行う。
記憶回路２７は、レジスターと、ＭＯＮＯＳ（Metal Oxide Nitride Oxide Silicon）型メモリーやＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）等の不揮発性メモリー（不図示）とを含んで構成される。前述した閾値ＶＴ１、下限閾値ＶＴ２、上限閾値ＶＴ３及び出力停止機能とスタンバイ機能との選択情報は、例えば、発振器１の検査工程等において、不揮発性メモリーに記憶される。そして、不揮発性メモリーに記憶されている各種の情報は、電源投入時にレジスターに保存され、レジスターに保存された各種の情報が適宜各回路に供給される。
［発振器の動作］
図５は、出力停止機能が選択されているときの、制御端子ＯＥとして機能する制御端子
ＯＥ／ＸＳＴの論理レベル、発振回路２１１の発振状態、エラー出力端子ＥＲＲの論理レベル及びクロック出力端子から出力される信号の関係を示す図である。
図５に示すように、制御端子ＯＥ／ＸＳＴがローレベルのときは、発振回路２１１の発振状態が正常か異常かにかかわらず、クロック出力端子ＯＵＴはローレベルである。また、制御端子ＯＥ／ＸＳＴがローレベルのとき、発振回路２１１の発振状態が正常（振幅検出回路２３から出力される信号の電圧が閾値ＶＴ１以上、かつ、電流検出回路２４から出力される信号の電圧が下限閾値ＶＴ２以上かつ上限閾値ＶＴ３以下）であれば、エラー出力端子ＥＲＲはローレベルであり、発振回路２１１の発振状態が異常（振幅検出回路２３から出力される信号の電圧が閾値ＶＴ１よりも低い、又は、電流検出回路２４から出力される信号の電圧が下限閾値ＶＴ２よりも低い若しくは上限閾値ＶＴ３よりも高い）であれば、エラー出力端子ＥＲＲはハイレベルである。
制御端子ＯＥ／ＸＳＴがハイレベルのときは、発振回路２１１の発振状態が正常であれば、エラー出力端子ＥＲＲはローレベルであり、クロック出力端子ＯＵＴからは、クロック信号生成回路２１によって生成されたクロック信号が出力される。また、制御端子ＯＥ／ＸＳＴがハイレベルのとき、発振回路２１１の発振状態が異常であれば、エラー出力端子ＥＲＲはハイレベルであり、クロック出力端子ＯＵＴからは、クロック入力端子ＣＬＫＩＮから入力された信号が出力される。
図６は、スタンバイ機能が選択されているときの、制御端子ＸＳＴとして機能する制御端子ＯＥ／ＸＳＴの論理レベル、発振回路２１１の発振状態、エラー出力端子ＥＲＲの論理レベル及びクロック出力端子から出力される信号の関係を示す図である。
図６に示すように、制御端子ＯＥ／ＸＳＴがローレベルのときは、発振回路２１１の発振状態が正常か異常かにかかわらず、エラー出力端子ＥＲＲはローレベルであり、クロック出力端子ＯＵＴはローレベルである。
制御端子ＯＥ／ＸＳＴがハイレベルのときは、発振回路２１１の発振状態が正常であれば、エラー出力端子ＥＲＲはローレベルであり、クロック出力端子ＯＵＴからは、クロック信号生成回路２１によって生成されたクロック信号が出力される。また、制御端子ＯＥ／ＸＳＴがハイレベルのとき、発振回路２１１の発振状態が異常であれば、エラー出力端子ＥＲＲはハイレベルであり、クロック出力端子ＯＵＴからは、クロック入力端子ＣＬＫＩＮから入力された信号が出力される。
図５及び図６に示すように、出力停止機能とスタンバイ機能のいずれが選択された場合でも、制御端子ＯＥ／ＸＳＴがローレベルのときは、クロック出力端子ＯＵＴからの信号（クロック信号又はクロック入力端子ＣＬＫＩＮから入力された信号）の出力が停止され、制御端子ＯＥ／ＸＳＴがハイレベルのときは、クロック出力端子ＯＵＴからクロック信号又はクロック入力端子ＣＬＫＩＮから入力された信号が出力される。すなわち、制御端子ＯＥ／ＸＳＴからは、クロック出力端子ＯＵＴからの信号の出力を制御する制御信号が入力される。
また、出力停止機能とスタンバイ機能のいずれが選択された場合でも、制御端子ＯＥ／ＸＳＴがハイレベルのときは、発振回路２１１が発振動作を行い、エラー信号生成回路２５がエラー信号を生成する動作を行うので、エラー出力端子ＥＲＲからはローレベル又はハイレベルのエラー信号が出力される。出力停止機能が選択されている場合は、制御端子ＯＥ／ＸＳＴがローレベルのときもエラー出力端子ＥＲＲからエラー信号が出力されるが、スタンバイ機能が選択されている場合は、発振回路２１１が発振動作を停止し、エラー信号生成回路２５がエラー信号を生成する動作を停止するので、エラー出力端子ＥＲＲは
ローレベルに固定され、エラー信号が出力されない。
［本実施形態の作用効果］
以上に説明したように、発振回路２１１の発振動作が異常であるか否かによって、クロック信号生成回路２１が生成したクロック信号とクロック入力端子ＣＬＫＩＮから入力された信号とが切り替わる。また、本実施形態の発振器１は、制御端子ＯＥ／ＸＳＴから入力される制御信号に応じて、クロック出力端子ＯＵＴからの信号の出力が制御される。従って、例えば、本実施形態の発振器１を２つ用いて、第１の発振器１のクロック入力端子ＣＬＫＩＮと第２の発振器１のクロック出力端子ＯＵＴとを電気的に接続し、かつ、第１の発振器１のエラー出力端子ＥＲＲと第２の発振器１の制御端子ＯＥ／ＸＳＴとを電気的に接続することにより、第１の発振器１に異常が発生するまでは第２の発振器１のクロック出力端子ＯＵＴからのクロック信号の出力を停止することで第２の発振器１の消費電力を低減させ、第１の発振器１に異常が発生した場合に、第１の発振器１のクロック出力端子ＯＵＴから第２の発振器１が生成したクロック信号が出力される装置を実現することができる。このように、本実施形態によれば、多重化可能かつユーザー利便性に優れた発振器１を提供することができる。
また、本実施形態の発振器１によれば、発振回路２１１が出力する発振信号の振幅及びクロック信号生成回路２１に流れる電流に基づいてクロック信号生成回路２１の異常を検知してクロック出力端子ＯＵＴから出力される信号を自動的に切り替えることができる。さらに、本実施形態の発振器１によれば、発振回路２１１の特性に応じて、記憶回路２７に設定される閾値ＶＴ１，ＶＴ２，ＶＴ３を調整することができるので、クロック信号生成回路２１の異常を的確に検知してクロック出力端子ＯＵＴから出力される信号を切り替えることができる。
また、本実施形態の発振器１によれば、クロック入力端子ＣＬＫＩＮとクロック出力端子ＯＵＴとが互いに離れた位置に設けられているので、異物の混入等によりクロック入力端子ＣＬＫＩＮとクロック出力端子ＯＵＴとがショートする確率が低減される。従って、本実施形態の発振器１によれば、クロック出力端子ＯＵＴから出力される信号がクロック入力端子ＣＬＫＩＮを介して帰還するループが形成されることによりクロック出力端子ＯＵＴから誤った信号が出力されるおそれを低減させることができる。
［変形例］
例えば、上記の実施形態では、エラー信号生成回路２５は、振幅検出回路２３の検出結果と電流検出回路２４の検出結果の両方に基づいてエラー信号を生成しているが、振幅検出回路２３の検出結果と電流検出回路２４の検出結果のいずれか一方のみに基づいてエラー信号を生成してもよい。すなわち、発振器１（発振ＩＣ２）は、振幅検出回路２３と電流検出回路２４のいずれか一方のみを有し、振幅検出回路２３と電流検出回路２４のいずれか他方を有していなくてもよい。
また、例えば、上記の実施形態では、閾値ＶＴ１、下限閾値ＶＴ２、上限閾値ＶＴ３及び出力停止機能とスタンバイ機能との選択情報は、記憶回路２７（不揮発性メモリー）に記憶されることにより可変に設定されるが、ヒューズ回路によって、閾値ＶＴ１、下限閾値ＶＴ２、上限閾値ＶＴ３及び当該選択情報が可変に設定されるようにしてもよい。
また、例えば、上記の実施形態の発振器１は、温度補償や温度制御を行わないシンプルな発振器（ＳＰＸＯ（Simple Packaged Crystal Oscillator）等）であるが、温度補償機能を有する発振器（ＴＣＸＯ（Temperature Compensated Crystal Oscillator）等）、温度制御機能を有する発振器（ＯＣＸＯ（Oven Controlled Crystal Oscillator）等）、周波数制御機能を有する発振器（ＶＣＸＯ（Voltage Controlled Crystal Oscillator）等
）などであってもよい。
２．クロック信号生成装置
図７は、本実施形態のクロック信号生成装置１００とホスト２００とを含む多重化システムの構成例を示す図である。図７に示すように、本実施形態のクロック信号生成装置１００は、メインの発振器１－１と、バックアップ用の発振器１－２と、を含んで構成されている。本実施形態では、２つの発振器１－１，１－２として、上述した実施形態あるいは変形例の発振器１が適用される。
すなわち、発振器１－１（「第１の発振器」の一例）は、６個の外部端子６（図３参照）として、制御端子ＯＥ／ＸＳＴ（「第１の制御端子」の一例）、クロック入力端子ＣＬＫＩＮ（「第１のクロック入力端子」の一例）、接地端子ＧＮＤ、電源端子ＶＣＣ、エラー出力端子ＥＲＲ（「第１のエラー出力端子」の一例）及びクロック出力端子ＯＵＴ（「第１のクロック出力端子」の一例）が設けられている。制御端子ＯＥ／ＸＳＴには、クロック出力端子ＯＵＴからの信号の出力を制御する制御信号（「第１の制御信号」の一例）が入力される。エラー出力端子ＥＲＲは、発振器１－１の内部で生成されたエラー信号（「第１のエラー信号」の一例）を出力する。クロック出力端子ＯＵＴからは、エラー信号に基づいて選択された、発振器１－１の内部で生成されたクロック信号（「第１のクロック信号」の一例）とクロック入力端子ＣＬＫＩＮから入力された信号との一方が出力される。
同様に、発振器１－２（「第２の発振器」の一例）は、６個の外部端子６（図３参照）として、制御端子ＯＥ／ＸＳＴ（「第２の制御端子」の一例）、クロック入力端子ＣＬＫＩＮ（「第２のクロック入力端子」の一例）、接地端子ＧＮＤ、電源端子ＶＣＣ、エラー出力端子ＥＲＲ（「第２のエラー出力端子」の一例）及びクロック出力端子ＯＵＴ（「第２のクロック出力端子」の一例）が設けられている。制御端子ＯＥ／ＸＳＴには、クロック出力端子ＯＵＴからの信号の出力を制御する制御信号（「第２の制御信号」の一例）が入力される。エラー出力端子ＥＲＲは、発振器１－２の内部で生成されたエラー信号（「第２のエラー信号」の一例）を出力する。クロック出力端子ＯＵＴからは、エラー信号に基づいて選択された、発振器１－２の内部で生成されたクロック信号（「第２のクロック信号」の一例）とクロック入力端子ＣＬＫＩＮから入力された信号との一方が出力される。
発振器１－１及び発振器１－２のエラー出力端子ＥＲＲは、ＣＭＯＳ出力端子であり、ハイレベル又はローレベルとなるエラー信号を出力する。
発振器１－１の電源端子ＶＣＣ及び発振器１－２の電源端子ＶＣＣには、電源が接続されており、所定の電源電圧が供給される。また、発振器１－１の接地端子ＧＮＤ及び発振器１－２の接地端子ＧＮＤは接地されている。発振器１－２のクロック入力端子ＣＬＫＩＮも接地されている。また、発振器１－１のクロック入力端子ＣＬＫＩＮと発振器１－２のクロック出力端子ＯＵＴとが電気的に接続され、発振器１－１のエラー出力端子ＥＲＲと発振器１－２の制御端子ＯＥ／ＸＳＴとが電気的に接続されている。発振器１－２のエラー出力端子ＥＲＲはオープンである。さらに、発振器１－１の制御端子ＯＥ／ＸＳＴ、エラー出力端子ＥＲＲ及びクロック出力端子ＯＵＴは、それぞれ、ホスト２００のクロックイネーブル端子ＣＬＫ＿ＥＮ、エラー入力端子ＥＲＲＩＮ及びクロック入力端子ＣＬＫＩＮと電気的に接続されている。
また、図７では不図示であるが、発振器１－１は、発振ＩＣ２（「第１の回路装置」の一例）と、振動子３と、を備え、発振ＩＣ２は、クロック信号生成回路２１（「第１のクロック信号生成回路」の一例）、選択回路２２（「第１の選択回路」の一例）、振幅検出
回路２３、電流検出回路２４、エラー信号生成回路２５（「第１のエラー信号生成回路」の一例）、制御回路２６、記憶回路２７及びインターフェース回路２８を含んで構成されている（図４参照）。同様に、図７では不図示であるが、発振器１－２は、発振ＩＣ２（「第２の回路装置」の一例）と、振動子３と、を備え、発振ＩＣ２は、クロック信号生成回路２１（「第２のクロック信号生成回路」の一例）、選択回路２２（「第２の選択回路」の一例）、振幅検出回路２３、電流検出回路２４、エラー信号生成回路２５（「第２のエラー信号生成回路」の一例）、制御回路２６、記憶回路２７及びインターフェース回路２８を含んで構成されている（図４参照）。
ホスト２００がクロックイネーブル端子ＣＬＫ＿ＥＮからアクティブ（例えば、ハイレベル）のクロックイネーブル信号を出力しているとき、このクロックイネーブル信号は、アクティブの制御信号として発振器１－１の制御端子ＯＥ／ＸＳＴに入力される。このとき、発振器１－１の発振動作が正常であれば、発振器１－１のクロック出力端子ＯＵＴから、クロック信号生成回路２１が生成したクロック信号が出力される。このクロック信号は、ホスト２００のクロック入力端子ＣＬＫＩＮから入力され、例えば、ホスト２００のマスタークロック信号として使用される。発振器１－１が正常に動作していれば、発振器１－１のエラー出力端子ＥＲＲからは非アクティブのエラー信号が出力され、このエラー信号は、非アクティブの制御信号として発振器１－２の制御端子ＯＥ／ＸＳＴに入力される。そのため、発振器１－２は、出力停止機能が選択されていればクロック出力端子ＯＵＴからの信号の出力を停止し、スタンバイ機能が選択されていれば発振回路２１１（図４参照）の発振動作が停止し、クロック出力端子ＯＵＴからの信号の出力も停止している。
そして、発振器１－１の制御端子ＯＥ／ＸＳＴにアクティブの制御信号（クロックイネーブル信号）が入力されているときに、発振器１－１の発振動作が異常になれば、発振器１－１のエラー出力端子ＥＲＲからアクティブのエラー信号が出力され、このエラー信号は、アクティブの制御信号として発振器１－２の制御端子ＯＥ／ＸＳＴに入力される。そのため、発振器１－２の発振動作が正常であれば、発振器１－２のクロック出力端子ＯＵＴからは、クロック信号生成回路２１が生成したクロック信号が出力され、発振器１－１のクロック入力端子ＣＬＫＩＮに供給される。発振器１－１は、アクティブのエラー信号を生成して出力しているので、発振器１－１のクロック出力端子ＯＵＴからは、クロック入力端子ＣＬＫＩＮに入力された信号、すなわち、発振器１－２のクロック出力端子ＯＵＴから出力されるクロック信号が出力される。
このように、ホスト２００は、クロックイネーブル端子ＣＬＫ＿ＥＮからアクティブのクロックイネーブル信号を出力しているときは、クロック入力端子ＣＬＫＩＮから、発振器１－１の発振動作が正常であれば発振器１－１が生成したクロック信号が入力され、発振器１－１の発振動作が異常になれば発振器１－２が生成したクロック信号が入力される。従って、ホスト２００は、発振器１－１の発振動作が正常である場合はもとより、発振器１－１の発振動作が異常になった場合でも、クロック入力端子ＣＬＫＩＮから入力されるクロック信号に基づく動作を継続することができる。また、発振器１－１のエラー出力端子ＥＲＲから出力されるエラー信号はホスト２００のエラー入力端子ＥＲＲＩＮに供給されるので、ホスト２００は、エラー信号に基づいて発振器１－１の発振動作が正常であるか異常であるかを判断することができる。具体的には、ホスト２００は、エラー入力端子ＥＲＲＩＮから入力されるエラー信号がローレベルであれば発振器１－１が正常であると判断し、当該エラー信号がハイレベルであれば発振器１－１が異常であると判断することができる。そして、ホスト２００は、発振器１－１が異常である場合は発振器１－１の取り替えを促すための情報を不図示の表示部や音出力部を介して出力してもよい。
図８及び図９は、ホスト２００がクロックイネーブル端子ＣＬＫ＿ＥＮからアクティブのクロックイネーブル信号を出力しているときに、発振器１－１の発振動作が異常となる
前後における発振器１－１及び発振器１－２の各端子の信号波形の一例を示す図である。図８では発振器１－２において出力停止機能が選択されており、図９では発振器１－２においてスタンバイ機能が選択されている。図８に示すように、発振器１－２において出力停止機能が選択されている場合は、発振器１－１の発振動作が正常であるときも発振器１－２が発振動作を継続しているため、発振器１－１の発振動作が異常となる（発振器１－１のエラー出力端子がローレベルからハイレベルに変化する）前後において、発振器１－１のクロック出力端子ＯＵＴからクロック信号のパルスが途切れることなく出力され続けている。従って、堅牢な多重化システムが構築されていると言える。これに対して、図９に示すように、発振器１－２においてスタンバイ機能が選択されている場合は、発振器１－１の発振動作が正常であるときは発振器１－２が発振動作を停止しているため、発振器１－１の発振動作が異常となった（発振器１－１のエラー出力端子がローレベルからハイレベルに変化した）直後において、発振器１－１のクロック出力端子ＯＵＴから出力されるクロック信号のパルスが途切れるが、発振器１－２の消費電力が大幅に低減される。さらに、発振器１－１が正常に発振動作を継続している間、発振器１－２は発振動作を停止しているため、発振器１－２は、発振器１－１よりも経時変化による発振動作の異常を起こしにくい。そのため、発振器１－１の発振動作が異常となったときに、発振器１－２が生成するクロック信号がホスト２００のクロック入力端子ＣＬＫＩＮに供給される確率が向上する。
一方、ホスト２００は、クロックイネーブル端子ＣＬＫ＿ＥＮから非アクティブ（例えば、ローレベル）のクロックイネーブル信号を出力しているとき、このクロックイネーブル信号は、非アクティブの制御信号として発振器１－１の制御端子ＯＥ／ＸＳＴに入力される。このとき、発振器１－１は、出力停止機能が選択されていればクロック出力端子ＯＵＴからの信号の出力を停止し、スタンバイ機能が選択されていれば発振回路２１１（図４参照）の発振動作が停止し、クロック出力端子ＯＵＴからの信号の出力も停止する。また、発振器１－１は、出力停止機能が選択されていればエラー信号生成回路２５が生成したエラー信号をエラー出力端子ＥＲＲから出力し、スタンバイ機能が選択されていればエラー信号生成回路２５がエラー信号を生成する動作を行わずエラー出力端子ＥＲＲがローレベルに固定される。
そして、発振器１－１において出力停止機能が選択されている場合、その後、ホスト２００がクロックイネーブル端子ＣＬＫ＿ＥＮからアクティブのクロックイネーブル信号を出力すると、発振器１－１の発振動作が正常であれば、発振器１－１のクロック出力端子ＯＵＴからは、クロック信号生成回路２１が生成したクロック信号が出力され、ホスト２００のクロック入力端子ＣＬＫＩＮに供給される。これに対して、発振器１－１の制御端子ＯＥ／ＸＳＴに非アクティブの制御信号（クロックイネーブル信号）が入力されているときに、発振器１－１の発振動作が異常になれば、発振器１－１のエラー出力端子ＥＲＲからアクティブのエラー信号が出力され、このエラー信号は、アクティブの制御信号として発振器１－２の制御端子ＯＥ／ＸＳＴに入力される。そのため、発振器１－２の発振動作が正常であれば、発振器１－２のクロック出力端子ＯＵＴからは、クロック信号生成回路２１が生成したクロック信号が出力され、発振器１－１のクロック入力端子ＣＬＫＩＮに供給される。発振器１－１は、アクティブのエラー信号を生成して出力しているので、発振器１－１のクロック出力端子ＯＵＴからは、クロック入力端子ＣＬＫＩＮに入力された信号、すなわち、発振器１－２のクロック出力端子ＯＵＴから出力されるクロック信号が出力される。その後、ホスト２００がクロックイネーブル端子ＣＬＫ＿ＥＮからアクティブのクロックイネーブル信号を出力すると、発振器１－２のクロック出力端子ＯＵＴから、クロック入力端子ＣＬＫＩＮに入力された信号、すなわち、発振器１－２のクロック出力端子ＯＵＴから出力されるクロック信号が出力される。
また、発振器１－１においてスタンバイ機能が選択されている場合は、その後、ホスト
２００がクロックイネーブル端子ＣＬＫ＿ＥＮからアクティブのクロックイネーブル信号を出力すると、発振器１－１において、発振回路２１１が発振動作を開始し、当該発振動作が正常であれば、発振器１－１のクロック出力端子ＯＵＴからは、クロック信号生成回路２１が生成したクロック信号が出力され、ホスト２００のクロック入力端子ＣＬＫＩＮに供給される。これに対して、発振器１－１の制御端子ＯＥ／ＸＳＴに非アクティブの制御信号（クロックイネーブル信号）が入力されているときに、発振器１－１の発振動作が異常になっても、発振器１－１のエラー出力端子ＥＲＲはローレベルに固定されたままである。その後、ホスト２００がクロックイネーブル端子ＣＬＫ＿ＥＮからアクティブのクロックイネーブル信号を出力すると、発振器１－１の制御端子ＯＥ／ＸＳＴにアクティブの制御信号（クロックイネーブル信号）が入力され、エラー信号生成回路２５がアクティブのエラー信号を生成する。これにより、発振器１－２のクロック出力端子ＯＵＴから、クロック入力端子ＣＬＫＩＮに入力された信号、すなわち、発振器１－２のクロック出力端子ＯＵＴから出力される信号（ローレベルの信号）が出力される。これと同時に、このアクティブのエラー信号は、発振器１－１のエラー出力端子ＥＲＲから出力され、アクティブの制御信号として発振器１－２の制御端子ＯＥ／ＸＳＴに入力される。そのため、発振器１－２の発振動作が正常であれば、発振器１－２のクロック出力端子ＯＵＴからは、クロック信号生成回路２１が生成したクロック信号が出力され、発振器１－１のクロック入力端子ＣＬＫＩＮに供給される。これにより、発振器１－２のクロック出力端子ＯＵＴから、クロック入力端子ＣＬＫＩＮに入力された信号、すなわち、発振器１－２のクロック出力端子ＯＵＴから出力されるクロック信号が出力される。
このように、ホスト２００は、クロックイネーブル端子ＣＬＫ＿ＥＮから出力するクロックイネーブル信号を非アクティブからアクティブに変化させた後、クロック入力端子ＣＬＫＩＮから、発振器１－１の発振動作が正常であれば発振器１－１が生成したクロック信号が入力され、発振器１－１の発振動作が異常になっていれば発振器１－２が生成したクロック信号が入力される。従って、ホスト２００は、発振器１－１の発振動作が正常である場合はもとより、発振器１－１の発振動作が異常になった場合でも、クロック入力端子ＣＬＫＩＮから入力されるクロック信号に基づく動作を継続することができる。
図１０及び図１１は、ホスト２００がクロックイネーブル端子ＣＬＫ＿ＥＮから非アクティブのクロックイネーブル信号を出力しているときに、発振器１－１の発振動作が異常となり、その後、ホスト２００がクロックイネーブル端子ＣＬＫ＿ＥＮからアクティブのクロックイネーブル信号を出力した場合における発振器１－１及び発振器１－２の各端子の信号波形の一例を示す図である。図１０では発振器１－１，１－２において出力停止機能が選択されており、図１１では発振器１－１，１－２においてスタンバイ機能が選択されている。図１０に示すように、発振器１－１，１－２において出力停止機能が選択されている場合は、発振器１－２が発振動作を継続しているため、発振器１－１のエラー出力端子がローレベルからハイレベルに変化した直後に、発振器１－１のクロック出力端子ＯＵＴからクロック信号のパルスが出力され始めている。従って、堅牢な多重化システムが構築されていると言える。これに対して、図１１に示すように、発振器１－１，１－２においてスタンバイ機能が選択されている場合は、発振器１－１の制御端子ＯＥ／ＸＳＴがローレベルのときに発振器１－１の発振動作が異常となっても、発振器１－１のエラー信号生成回路２５がエラー信号を生成する動作を行わないので、発振器１－１のエラー出力端子ＥＲＲがローレベルに固定されている。その後、発振器１－１の制御端子ＯＥ／ＸＳＴがローレベルからハイレベルに変化すると、発振器１－１のエラー信号生成回路２５がエラー信号を生成する動作を行い、発振器１－１のエラー出力端子がローレベルからハイレベルに変化する。これにより、発振器１－２が発振動作を開始し、暫くして発振器１－２のクロック出力端子ＯＵＴからクロック信号のパルスが出力され始める。その結果、発振器１－１のクロック出力端子ＯＵＴからクロック信号のパルスが出力され始める。そして、発振器１－１が正常に発振動作を継続している間、発振器１－２は発振動作を停止し
ているため、発振器１－２の消費電力が大幅に低減されるとともに、発振器１－２は、発振器１－１よりも経時変化による発振動作の異常を起こしにくい。そのため、発振器１－１の発振動作が異常となったときに、発振器１－２が生成するクロック信号がホスト２００のクロック入力端子ＣＬＫＩＮに供給される確率が向上する。
以上に説明したように、本実施形態のクロック信号生成装置１００では、発振器１－１及び発振器１－２は、それぞれ、異常が発生したか否かによって、クロック信号生成回路２１が生成したクロック信号とクロック入力端子ＣＬＫＩＮから入力された信号とが切り替わる。そして、発振器１－２のクロック出力端子ＯＵＴから出力される信号が、発振器１－１のクロック入力端子ＣＬＫＩＮに入力される。従って、本実施形態のクロック信号生成装置１００によれば、発振器１－１に異常が発生した場合でも、発振器１－２が正常であれば、発振器１－１のクロック出力端子ＯＵＴから発振器１－２が生成したクロック信号を出力することができる。また、本実施形態のクロック信号生成装置１００によれば、発振器１－１と発振器１－２がシリアルに接続されることにより、発振器１－１が生成するクロック信号と発振器１－２が生成するクロック信号とのいずれか一方を選択する選択回路が不要である。従って、本実施形態のクロック信号生成装置１００を用いることで多重化システムを低コストで実現することが可能である。
また、本実施形態のクロック信号生成装置１００では、発振器１－１の制御端子ＯＥ／ＸＳＴから入力される制御信号に応じて、クロック出力端子ＯＵＴからの信号の出力を制御可能である。また、本実施形態のクロック信号生成装置１００では、発振器１－１のエラー出力端子ＥＲＲから出力されるエラー信号が発振器１－１の制御端子ＯＥ／ＸＳＴに入力されるので、発振器１－１に異常が発生するまでは発振器１－２のクロック出力端子ＯＵＴからのクロック信号の出力を停止することで発振器１－２の消費電力を低減させ、発振器１－１にエラーが発生した場合に、発振器１－１のクロック出力端子ＯＵＴから発振器１－２が生成したクロック信号を出力することができる。従って、本実施形態によれば、ユーザー利便性に優れたクロック信号生成装置１００を提供することができる。
さらに、本実施形態のクロック信号生成装置１００では、発振器１－２の後段にさらに発振器１－３をシリアルに接続することも可能であり、発振器１－１と発振器１－２がともに異常となった場合でも、発振器１－３が正常であれば、発振器１－１のクロック出力端子ＯＵＴから発振器１－３が生成したクロック信号を出力することができる。すなわち、本実施形態のクロック信号生成装置１００は、拡張性にも優れている。
図１２及び図１３は、本実施形態のクロック信号生成装置１００とホスト２００とを含む多重化システムの他の構成例を示す図である。図１２及び図１３の例において、クロック信号生成装置１００は、図７の例と同様、メインの発振器１－１と、バックアップ用の発振器１－２と、を含んで構成されており、２つの発振器１－１，１－２として、上述した実施形態あるいは変形例の発振器１が適用される。
図１２の例では、ホスト２００が２つのエラー入力端子ＥＲＲＩＮ１，ＥＲＲＩＮ２を有しており、発振器１－１のエラー出力端子ＥＲＲ及び発振器１－２のエラー出力端子ＥＲＲは、それぞれ、ホスト２００のエラー入力端子ＥＲＲＩＮ１及びエラー入力端子ＥＲＲＩＮ２と電気的に接続されている。図１２の例におけるその他の構成は図７と同様であるため、その説明を省略する。図１２の例では、発振器１－１のエラー出力端子ＥＲＲから出力されるエラー信号はホスト２００のエラー入力端子ＥＲＲＩＮ１に供給されるので、ホスト２００は、エラー信号に基づいて発振器１－１の発振動作が正常であるか異常であるかを判断することができる。また、発振器１－２のエラー出力端子ＥＲＲから出力されるエラー信号はホスト２００のエラー入力端子ＥＲＲＩＮ２に供給されるので、ホスト２００は、エラー信号に基づいて発振器１－２の発振動作が正常であるか異常であるかを
判断することができる。具体的には、ホスト２００は、エラー入力端子ＥＲＲＩＮ１から入力されるエラー信号がローレベルであれば発振器１－１が正常であると判断し、当該エラー信号がハイレベルであれば発振器１－１が異常であると判断することができる。また、ホスト２００は、エラー入力端子ＥＲＲＩＮ２から入力されるエラー信号がローレベルであれば発振器１－２が正常であると判断し、当該エラー信号がハイレベルであれば発振器１－２が異常であると判断することができる。そして、ホスト２００は、不図示の表示部や音出力部を介して、発振器１－１が異常である場合は発振器１－１の取り替えを促すための情報を出力し、発振器１－２が異常である場合は発振器１－２の取り替えを促すための情報を出力してもよい。
また、図１３の例では、ホスト２００が１つのエラー入力端子ＥＲＲＩＮを有しており、発振器１－１のエラー出力端子ＥＲＲ及び発振器１－２のエラー出力端子ＥＲＲは、ホスト２００のエラー入力端子ＥＲＲＩＮと電気的に接続され、かつ、プルダウン抵抗２０２を介して接地されている。そして、発振器１－１及び発振器１－２において、エラー信号生成回路２５は、例えば、ハイレベル又はローレベルとなるエラー信号がＰチャネルＭＯＳトランジスターのゲートに入力され、ＰチャネルＭＯＳトランジスターのドレインがエラー出力端子ＥＲＲと電気的に接続された構成（ＰチャネルＭＯＳトランジスターのオープンドレイン構成）となっている。すなわち、発振器１－１及び発振器１－２のエラー出力端子ＥＲＲは、オープンドレイン出力端子であり、ハイレベルのエラー信号を出力するかオープンとなる。そして、発振器１－１及び発振器１－２のエラー出力端子ＥＲＲがともにオープンとなるときは、ホスト２００のエラー入力端子ＥＲＲＩＮにはプルダウン抵抗２０２を介してローレベルのエラー信号が供給される。図１３の例におけるその他の構成は図７と同様であるため、その説明を省略する。図１３の例では、ホスト２００は、エラー入力端子ＥＲＲＩＮから入力されるエラー信号に基づいて発振器１－１及び発振器１－２の発振動作が正常であるか発振器１－１及び発振器１－２の少なくとも一方が異常であるかを判断することができる。具体的には、ホスト２００は、エラー入力端子ＥＲＲＩＮから入力されるエラー信号がローレベルであれば発振器１－１及び発振器１－２が正常であると判断し、当該エラー信号がハイレベルであれば発振器１－１及び発振器１－２の少なくとも一方が異常であると判断することができる。そして、ホスト２００は、発振器１－１及び発振器１－２の少なくとも一方が異常である場合は、発振器１－１及び発振器１－２の取り替えを促すための情報を不図示の表示部や音出力部を介して出力してもよい。また、図１３の例では、図７の例と同様、エラー入力端子ＥＲＲＩＮが１つであるホスト２００を用いることができる。
なお、図７、図１２及び図１３の例では、クロック信号生成装置１００は、２個の発振器１－１，１－２がシリアル接続された構成であるが、２個に限らずｎ個（ｎ≧２）の発振器１－１～１－ｎが順番にシリアル接続された構成であってもよい。
３．電子機器
図１４は、本実施形態の電子機器の構成の一例を示す機能ブロック図である。また、図１５は、本実施形態の電子機器の外観の一例を示す図である。
本実施形態の電子機器３００は、クロック信号生成装置３１０、ＣＰＵ（Central Processing Unit）３２０、操作部３３０、ＲＯＭ（Read Only Memory）３４０、ＲＡＭ（Random Access Memory）３５０、通信部３６０、表示部３７０を含んで構成されている。なお、本実施形態の電子機器は、図１４の構成要素（各部）の一部を省略又は変更し、あるいは、他の構成要素を付加した構成としてもよい。
クロック信号生成装置３１０は、シリアル接続されたｎ個の発振器３１１－１～３１１－ｎを含む。発振器３１１－１がメインの発振器であり、発振器３１１－２～３１１－ｎ
はバックアップ用の発振器である。発振器３１１－１から出力されるクロック信号はＣＰＵ３２０に供給される。発振器３１１－１が異常となった場合、正常である発振器３１１－２～３１１－ｎのうち、発振器３１１－１に最も近くシリアル接続されている発振器３１１－ｋから出力されるクロック信号が、発振器３１１－（ｋ－１）～３１１－１を経由して発振器３１１－１から出力されてＣＰＵ３２０に供給される。また、発振器３１１－２～３１１－ｎは、それぞれ、正常であるか異常であるかを示すエラー信号をＣＰＵ３２０に出力する。
ＣＰＵ３２０は、ＲＯＭ３４０等に記憶されているプログラムに従い、クロック信号生成装置３１０から入力されるクロック信号に基づいて各種の計算処理や制御処理を行う処理部である。具体的には、ＣＰＵ３２０は、クロック信号生成装置３１０を制御する処理、操作部３３０からの操作信号に応じた各種の処理、外部装置とデータ通信を行うために通信部３６０を制御する処理、表示部３７０に各種の情報を表示させるための表示信号を送信する処理等を行う。
操作部３３０は、操作キーやボタンスイッチ等により構成される入力装置であり、ユーザーによる操作に応じた操作信号をＣＰＵ３２０に出力する。
ＲＯＭ３４０は、ＣＰＵ３２０が各種の計算処理や制御処理を行うためのプログラムやデータ等を記憶する記憶部である。
ＲＡＭ３５０は、ＣＰＵ３２０の作業領域として用いられ、ＲＯＭ３４０から読み出されたプログラムやデータ、操作部３３０から入力されたデータ、ＣＰＵ３２０が各種プログラムに従って実行した演算結果等を一時的に記憶する記憶部である。
通信部３６０は、ＣＰＵ３２０と外部装置との間のデータ通信を成立させるための各種制御を行う。
表示部３７０は、ＬＣＤ（Liquid Crystal Display）等により構成される表示装置であり、ＣＰＵ３２０から入力される表示信号に基づいて各種の情報を表示する。表示部３７０には操作部３３０として機能するタッチパネルが設けられていてもよい。あるいは、図１５に示すように、表示部３７０は、発振器３１１－１～３１１－ｎにそれぞれ対応して（例えば、近い位置に）設けられたＬＥＤ（Light Emitting Diode）３７１－１～３７１－ｎを含んでもよい。例えば、ＬＥＤ３７１－ｉ（ｉは１～ｎの各々）は、発振器３１１－ｉが正常であれば発光せず、発振器３１１－ｉが異常であれば発光し、ＬＥＤ３７１－１～３７１－ｎが発する光は、電子機器３００の外部から視認可能になっている。すなわち、このような表示部３７０は、発振器３１１－１～３１１－ｎの各々から出力されるエラー信号に基づくエラー表示を行うものである。電子機器３００のユーザーはＬＥＤ３７１－１～３７１－ｎの各々が発光しているか否かによって発振器３１１－１～３１１－ｎの各々が正常であるか異常であるかを判断し、異常なものを取り替える等の措置をとることができる。なお、図１５に示すように、電子機器３００の筐体に、ＬＥＤ３７１－１～３７１－ｎにそれぞれ対応して発振器３１１－１～３１１－ｎの識別情報（図１５では１～ｎ）が印字されていてもよい。
クロック信号生成装置３１０として例えば上述した実施形態のクロック信号生成装置１００（多重化されたｎ個の発振器１－１～１－ｎを含むクロック信号生成装置１００）を適用することにより、信頼性の高い電子機器を実現することができる。
このような電子機器３００としては種々の電子機器が考えられ、例えば、パーソナルコンピューター（例えば、モバイル型パーソナルコンピューター、ラップトップ型パーソナ
ルコンピューター、タブレット型パーソナルコンピューター）、スマートフォンや携帯電話機などの移動体端末、ディジタルカメラ、インクジェット式吐出装置（例えば、インクジェットプリンター）、ルーターやスイッチなどのストレージエリアネットワーク機器、ローカルエリアネットワーク機器、移動体端末基地局用機器、テレビ、ビデオカメラ、ビデオレコーダー、カーナビゲーション装置、リアルタイムクロック装置、ページャー、電子手帳（通信機能付も含む）、電子辞書、電卓、電子ゲーム機器、ゲーム用コントローラー、ワードプロセッサー、ワークステーション、テレビ電話、防犯用テレビモニター、電子双眼鏡、ＰＯＳ端末、医療機器（例えば電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡）、魚群探知機、各種測定機器、計器類（例えば、車両、航空機、船舶の計器類）、フライトシミュレーター、ヘッドマウントディスプレイ、モーショントレース、モーショントラッキング、モーションコントローラー、ＰＤＲ（歩行者位置方位計測）等が挙げられる。
本実施形態の電子機器３００の一例として、上述したクロック信号生成装置３１０を基準信号源として用いて、例えば、端末と有線または無線で通信を行う端末基地局用装置等として機能する伝送装置が挙げられる。クロック信号生成装置３１０として、例えば上述した実施形態のクロック信号生成装置１００を適用することにより、例えば通信基地局などに利用可能な、周波数精度の高い、高性能、高信頼性を所望される電子機器３００を実現することも可能である。
また、本実施形態の電子機器３００の他の一例として、通信部３６０が外部クロック信号を受信し、ＣＰＵ３２０（処理部）が、当該外部クロック信号とクロック信号生成装置３１０の出力信号（内部クロック信号）とに基づいて、クロック信号生成装置３１０の周波数を制御する周波数制御部と、を含む、通信装置であってもよい。この通信装置は、例えば、ストレータム３などの基幹系ネットワーク機器やフェムトセルに使用される通信機器であってもよい。
４．移動体
図１６は、本実施形態の移動体の一例を示す図（上面図）である。図１６に示す移動体４００は、クロック信号生成装置４１０、エンジンシステム、ブレーキシステム、キーレスエントリーシステム等の各種の制御を行うコントローラー４２０，４３０，４４０、バッテリー４５０、バックアップ用バッテリー４６０を含んで構成されている。なお、本実施形態の移動体は、図１６の構成要素（各部）の一部を省略し、あるいは、他の構成要素を付加した構成としてもよい。
クロック信号生成装置４１０は、シリアル接続された不図示のｎ個の発振器を備えており、ｎ個の発振器のうちの１つがメインの発振器であり、他のｎ－１個の発振器はバックアップ用の発振器である。メインの発振器から出力されるクロック信号はコントローラー４２０，４３０，４４０に供給される。メインの発振器が異常となった場合、正常であるｎ－１個のバックアップ用の発振器のうち、メインの発振器に最も近くシリアル接続されているバックアップ用の発振器から出力されるクロック信号が、他の発振器を経由してメインの発振器から出力されてＣＰＵ３２０に供給される。
バッテリー４５０は、クロック信号生成装置４１０及びコントローラー４２０，４３０，４４０に電力を供給する。バックアップ用バッテリー４６０は、バッテリー４５０の出力電圧が閾値よりも低下した時、クロック信号生成装置４１０及びコントローラー４２０，４３０，４４０に電力を供給する。
クロック信号生成装置４１０として例えば上述した実施形態のクロック信号生成装置１００（多重化されたｎ個の発振器１－１～１－ｎを含むクロック信号生成装置１００）を
適用することにより、信頼性の高い移動体を実現することができる。
このような移動体４００としては種々の移動体が考えられ、例えば、自動車（電気自動車も含む）、ジェット機やヘリコプター等の航空機、船舶、ロケット、人工衛星等が挙げられる。
本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。
上述した実施形態および変形例は一例であって、これらに限定されるわけではない。例えば、各実施形態および各変形例を適宜組み合わせることも可能である。
本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
１，１－１～１－ｎ…発振器、２…発振ＩＣ、３…振動子、３ａ…励振電極、３ｂ…励振電極、４…パッケージ、５…リッド（蓋）、６…外部端子（外部電極）、７…収容室、８ａ…第１の辺、８ｂ…第２の辺、２１…クロック信号生成回路、２２…選択回路、２３…振幅検出回路、２４…電流検出回路、２５…エラー信号生成回路、２６…制御回路、２７…記憶回路、２８…インターフェース回路、１００…クロック信号生成装置、２００…ホスト、２１１…発振回路、２１２…バッファー、２２１…マルチプレクサー、２２２…出力バッファー、２４１…抵抗、２４２…電圧変換回路、２０２…プルダウン抵抗、３００…電子機器、３１０…クロック信号生成装置、３１１－１～３１１－ｎ…発振器、３２０…ＣＰＵ、３３０…操作部、３４０…ＲＯＭ、３５０…ＲＡＭ、３６０…通信部、３７０…表示部、３７１－１～３７１－ｎ…ＬＥＤ、４００…移動体、４１０…クロック信号生成装置、４２０，４３０，４４０…コントローラー、４５０…バッテリー、４６０…バックアップ用バッテリー

Claims (14)

  1. 回路装置と、
    クロック出力端子と、
    エラー信号を出力するエラー出力端子と、
    クロック入力端子と、を備え、
    前記回路装置は、
    発振信号を出力する発振回路を有し、前記発振信号に基づくクロック信号を生成するクロック信号生成回路と、
    前記発振信号の振幅を検出する振幅検出回路と、
    前記振幅検出回路の検出結果に基づいて前記エラー信号を生成するエラー信号生成回路と、
    前記エラー信号に基づいて前記クロック信号と前記クロック入力端子から入力された信号との一方を選択し、前記クロック出力端子から出力する選択回路と、を含む、発振器。
  2. 前記エラー信号生成回路は、
    前記振幅検出回路の検出結果と閾値とを比較し、比較結果に基づいて前記エラー信号を生成し、
    前記閾値が可変である、請求項１に記載の発振器。
  3. 回路装置と、
    クロック出力端子と、
    エラー信号を出力するエラー出力端子と、
    クロック入力端子と、を備え、
    前記回路装置は、
    クロック信号を生成するクロック信号生成回路と、
    前記クロック信号生成回路に流れる電流を検出する電流検出回路と、
    前記電流検出回路の検出結果に基づいて前記エラー信号を生成するエラー信号生成回路と、
    前記エラー信号に基づいて前記クロック信号と前記クロック入力端子から入力された信号との一方を選択し、前記クロック出力端子から出力する選択回路と、を含む、発振器。
  4. 回路装置と、
    クロック出力端子と、
    発振器の動作が正常か異常かを示すエラー信号を出力するエラー出力端子と、
    クロック入力端子と、を備え、
    前記回路装置は、
    クロック信号を生成するクロック信号生成回路と、
    前記エラー信号を生成するエラー信号生成回路と、
    前記エラー信号に基づいて前記クロック信号と前記クロック入力端子から入力された信号との一方を選択し、前記クロック出力端子から出力する選択回路と、を含む、発振器。
  5. 前記クロック出力端子からの信号の出力を制御する制御信号が入力される制御端子を備えている、請求項１乃至４のいずれか１項に記載の発振器。
  6. 前記回路装置は、第１の辺と、前記第１の辺と対向する第２の辺と、を有し、
    前記クロック入力端子は、前記第１の辺に沿って設けられ、
    前記クロック出力端子は、前記第２の辺に沿って設けられている、請求項１乃至５のいずれか１項に記載の発振器。
  7. 第１の発振器と、
    第２の発振器と、を備え、
    前記第１の発振器は、
    第１の回路装置と、
    第１のクロック出力端子と、
    第１のエラー信号を出力する第１のエラー出力端子と、
    第１のクロック入力端子と、を備え、
    前記第１の回路装置は、
    第１の発振信号を出力する第１の発振回路を有し、前記第１の発振信号に基づく第１のクロック信号を生成する第１のクロック信号生成回路と、
    前記第１の発振信号の振幅を検出する第１の振幅検出回路と、
    前記第１の振幅検出回路の検出結果に基づいて前記第１のエラー信号を生成する第１のエラー信号生成回路と、
    前記第１のエラー信号に基づいて前記第１のクロック信号と前記第１のクロック入力端子から入力された信号との一方を選択し、前記第１のクロック出力端子から出力する第１の選択回路と、を含み、
    前記第２の発振器は、
    第２の回路装置と、
    第２のクロック出力端子と、
    前記第２のクロック出力端子からの信号の出力を制御する第２の制御信号が入力される第２の制御端子と、を備え、
    前記第２の回路装置は、
    第２の発振信号を出力する第２の発振回路を有し、前記第２の発振信号に基づく第２のクロック信号を生成する第２のクロック信号生成回路を含み、
    前記第１のクロック入力端子と前記第２のクロック出力端子とが電気的に接続されており、
    前記第１のエラー出力端子と前記第２の制御端子とが電気的に接続されている、クロック信号生成装置。
  8. 第１の発振器と、
    第２の発振器と、を備え、
    前記第１の発振器は、
    第１の回路装置と、
    第１のクロック出力端子と、
    第１のエラー信号を出力する第１のエラー出力端子と、
    第１のクロック入力端子と、を備え、
    前記第１の回路装置は、
    第１のクロック信号を生成する第１のクロック信号生成回路と、
    前記第１のクロック信号生成回路に流れる電流を検出する第１の電流検出回路と、
    前記第１の電流検出回路の検出結果に基づいて前記第１のエラー信号を生成する第１のエラー信号生成回路と、
    前記第１のエラー信号に基づいて前記第１のクロック信号と前記第１のクロック入力端子から入力された信号との一方を選択し、前記第１のクロック出力端子から出力する第１の選択回路と、を含み、
    前記第２の発振器は、
    第２の回路装置と、
    第２のクロック出力端子と、
    前記第２のクロック出力端子からの信号の出力を制御する第２の制御信号が入力される第２の制御端子と、を備え、
    前記第２の回路装置は、
    第２のクロック信号を生成する第２のクロック信号生成回路を含み、
    前記第１のクロック入力端子と前記第２のクロック出力端子とが電気的に接続されており、
    前記第１のエラー出力端子と前記第２の制御端子とが電気的に接続されている、クロック信号生成装置。
  9. 第１の発振器と、
    第２の発振器と、を備え、
    前記第１の発振器は、
    第１の回路装置と、
    第１のクロック出力端子と、
    前記第１の発振器の動作が正常か異常かを示す第１のエラー信号を出力する第１のエラー出力端子と、
    第１のクロック入力端子と、を備え、
    前記第１の回路装置は、
    第１のクロック信号を生成する第１のクロック信号生成回路と、
    前記第１のエラー信号を生成する第１のエラー信号生成回路と、
    前記第１のエラー信号に基づいて前記第１のクロック信号と前記第１のクロック入力端子から入力された信号との一方を選択し、前記第１のクロック出力端子から出力する第１の選択回路と、を含み、
    前記第２の発振器は、
    第２の回路装置と、
    第２のクロック出力端子と、
    前記第２のクロック出力端子からの信号の出力を制御する第２の制御信号が入力される第２の制御端子と、を備え、
    前記第２の回路装置は、第２のクロック信号を生成する第２のクロック信号生成回路を含み、
    前記第１のクロック入力端子と前記第２のクロック出力端子とが電気的に接続されており、
    前記第１のエラー出力端子と前記第２の制御端子とが電気的に接続されている、クロック信号生成装置。
  10. 前記第１の発振器は、
    前記第１のクロック出力端子からの信号の出力を制御する第１の制御信号が入力される第１の制御端子を備える、請求項７乃至９のいずれか１項に記載のクロック信号生成装置。
  11. 前記第１のエラー出力端子はＣＭＯＳ出力端子である、請求項７乃至１０のいずれか１項に記載のクロック信号生成装置。
  12. 前記第１のエラー出力端子はオープンドレイン出力端子である、請求項７乃至１０のいずれか１項に記載のクロック信号生成装置。
  13. 請求項７乃至１２のいずれか１項に記載のクロック信号生成装置と、前記第１のエラー信号に基づくエラー表示を行う表示部と、を備えた電子機器。
  14. 請求項７乃至１２のいずれか１項に記載のクロック信号生成装置を備えた移動体。
JP2017252089A 2017-12-27 2017-12-27 発振器、クロック信号生成装置、電子機器及び移動体 Active JP7003652B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017252089A JP7003652B2 (ja) 2017-12-27 2017-12-27 発振器、クロック信号生成装置、電子機器及び移動体
US16/225,462 US10613576B2 (en) 2017-12-27 2018-12-19 Oscillator, clock signal generator, electronic apparatus, and vehicle

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017252089A JP7003652B2 (ja) 2017-12-27 2017-12-27 発振器、クロック信号生成装置、電子機器及び移動体

Publications (2)

Publication Number Publication Date
JP2019118057A JP2019118057A (ja) 2019-07-18
JP7003652B2 true JP7003652B2 (ja) 2022-01-20

Family

ID=66950256

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017252089A Active JP7003652B2 (ja) 2017-12-27 2017-12-27 発振器、クロック信号生成装置、電子機器及び移動体

Country Status (2)

Country Link
US (1) US10613576B2 (ja)
JP (1) JP7003652B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008042307A (ja) 2006-08-02 2008-02-21 Sharp Corp 発振装置、電子機器
JP2009055182A (ja) 2007-08-24 2009-03-12 Hitachi Kokusai Electric Inc 基準信号切換回路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0328913A (ja) * 1989-06-26 1991-02-07 Mitsubishi Electric Corp 半導体集積回路
JP2755253B2 (ja) 1996-06-28 1998-05-20 日本電気株式会社 多重冗長クロック信号セレクタ
US7187241B2 (en) * 2003-05-02 2007-03-06 Silicon Laboratories Inc. Calibration of oscillator devices
US7236059B2 (en) * 2005-06-29 2007-06-26 Intel Corporation Apparatus, system, and method for oscillator network with multiple parallel oscillator circuits
US7292114B2 (en) * 2005-08-01 2007-11-06 Marvell World Trade Ltd. Low-noise high-stability crystal oscillator
JP5552514B2 (ja) * 2012-05-19 2014-07-16 株式会社半導体理工学研究センター Ｔｄ変換器及びａｄ変換器
US8860482B1 (en) * 2013-06-14 2014-10-14 Altera Corporation Techniques for adjusting gears of an oscillator
CN104426479B (zh) * 2013-08-29 2018-02-13 京微雅格（北京）科技有限公司 一种低功耗、低抖动、宽工作范围的晶体振荡器电路
US10084462B2 (en) * 2016-01-06 2018-09-25 Seiko Epson Corporation Circuit device, oscillator, electronic apparatus, and vehicle
US9774316B2 (en) * 2016-02-29 2017-09-26 Altera Corporation Techniques for detecting and correcting errors on a ring oscillator
US10418941B2 (en) * 2016-06-30 2019-09-17 Microchip Technology Incorporated Integrated circuit crystal oscillator having digital automatic gain control comprising oscillation detection and amplitude control loops

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008042307A (ja) 2006-08-02 2008-02-21 Sharp Corp 発振装置、電子機器
JP2009055182A (ja) 2007-08-24 2009-03-12 Hitachi Kokusai Electric Inc 基準信号切換回路

Also Published As

Publication number Publication date
US20190196531A1 (en) 2019-06-27
JP2019118057A (ja) 2019-07-18
US10613576B2 (en) 2020-04-07

Similar Documents

Publication Publication Date Title
USRE50090E1 (en) Semiconductor circuit device, oscillator, electronic apparatus, and moving object
US10673382B2 (en) Oscillator, electronic apparatus, vehicle, and method of manufacturing oscillator
US20160285463A1 (en) Oscillator, electronic apparatus, and moving object
US9294101B2 (en) Integrated circuit, vibrating device, electronic apparatus, moving object, and method of switching modes of integrated circuit
US9461585B2 (en) Oscillation circuit, oscillator, manufacturing method of oscillator, electronic device, and moving object
US9312812B2 (en) Oscillation circuit, oscillator, method of manufacturing oscillator, electronic device, and moving object
US9391560B2 (en) Semiconductor integrated circuit, oscillator, electronic apparatus, and moving object
US11012031B2 (en) Oscillator, electronic device, and vehicle
US10897227B2 (en) Oscillation circuit, oscillator, electronic device, and vehicle
US9628022B2 (en) Oscillation circuit, oscillator, method of manufacturing oscillator, electronic device, and moving object
JP7003652B2 (ja) 発振器、クロック信号生成装置、電子機器及び移動体
US10771013B2 (en) Oscillator, electronic apparatus, vehicle, and manufacturing method of oscillator
US9473153B2 (en) Oscillation circuit, oscillator, electronic device, and moving object
JP6160812B2 (ja) 半導体集積回路、振動デバイス、電子機器、移動体および半導体集積回路の検査方法
US9467148B2 (en) Oscillation circuit, oscillator, electronic device, moving object, and control method of oscillator
JP2018191306A (ja) 発振回路、発振器、発振器の製造方法、電子機器及び移動体
JP2014197750A (ja) 周波数選択回路、発振器、電子機器、移動体及び周波数選択回路の動作方法
JP2015099967A (ja) 発振回路、発振器、電子機器、移動体及び発振器の製造方法
JP2016152540A (ja) 発振回路の調整方法、発振回路、電子機器及び移動体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210622

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210806

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211213

R150 Certificate of patent or registration of utility model

Ref document number: 7003652

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150