JP2014197750A - 周波数選択回路、発振器、電子機器、移動体及び周波数選択回路の動作方法 - Google Patents

Abstract

【課題】出力周波数の切り替えが可能であるとともに高速切り替え動作と低消費電力動作を選択可能な周波数選択回路及びその動作方法、並びに、この周波数選択回路を用いた発振器、電子機器及び移動体を提供すること。
【解決手段】周波数選択回路２は、Ｎ個の発振回路１０−１〜１０−Ｎがそれぞれ出力するＮ個の発振信号Ｖｏｓｃ１〜ＶｏｓｃＮから少なくとも１つを選択する信号選択回路２０と、設定情報に基づいて、信号選択回路２０の動作を制御するとともにＮ個の発振回路１０−１〜１０−Ｎの動作を制御する制御回路５０と、を含む。
【選択図】図１

Description

本発明は、周波数選択回路、発振器、電子機器、移動体及び周波数選択回路の動作方法に関する。

特許文献１には、複数の発振器の出力信号から１つを選択して出力する発振器が提案されている。この発振器によれば、用途に応じて所望の周波数を選択することができるので、用途毎に発振器を設計する手間が省けるメリットがある。また、この発振器は、選択されていない発振器も発振しているため、出力周波数を高速に（停止することなく）切り替えることができる。

米国特許出願公開第２００９／００６６４２８号明細書

しかしながら、特許文献１では、すべての発振器が同時に動作するため、消費電力が極めて大きいという問題がある。また、すべての発振器が同時に動作しているため、信号の干渉により出力信号に所望の周波数以外の周波数の信号が入り込み、出力周波数の精度が劣化する可能性があるという問題もある。

本発明は、以上のような問題点に鑑みてなされたものであり、本発明のいくつかの態様によれば、出力周波数の切り替えが可能であるとともに高速切り替え動作と低消費電力動作を選択可能な周波数選択回路及びその動作方法、並びに、この周波数選択回路を用いた発振器、電子機器及び移動体を提供することができる。

本発明は前述の課題の少なくとも一部を解決するためになされたものであり、以下の態様または適用例として実現することが可能である。

［適用例１］
本適用例に係る周波数選択回路は、複数の発振回路がそれぞれ出力する複数の発振信号から少なくとも１つを選択する信号選択回路と、設定情報に基づいて、前記信号選択回路の動作を制御するとともに前記複数の発振回路の動作を制御する制御回路と、を含む。

本適用例に係る周波数選択回路によれば、設定情報に応じて、選択される発振信号を変更することができるので、出力周波数の切り替えが可能である。また、本適用例に係る周波数選択回路によれば、設定情報に応じて、次に選択される発振信号を生成する発振回路に発振動作をさせておくことで高速な周波数切り替え動作を実現することができる。また、本適用例に係る周波数選択回路によれば、設定情報に応じて、選択されていない発振信号を生成する発振回路の発振動作を停止させておくことで低消費電力動作を実現することができる。

［適用例２］
上記適用例に係る周波数選択回路は、前記複数の発振回路をさらに含むようにしてもよ
い。

［適用例３］
上記適用例に係る周波数選択回路において、前記制御回路は、前記設定情報に基づいて、前記複数の発振回路のそれぞれに供給する電源電圧を制御するようにしてもよい。

本適用例に係る周波数選択回路によれば、発振回路に発振動作をさせるか否かを容易に制御することができる。

［適用例４］
上記適用例に係る周波数選択回路において、前記制御回路は、前記複数の発振回路のそれぞれに供給する電源電圧を、前記設定情報に基づいて、第１の電源電圧と、前記第１の電源電圧よりも低く、かつ、発振動作を継続可能な第２の電源電圧とのいずれかに制御するようにしてもよい。

本適用例に係る周波数選択回路によれば、設定情報に応じて、次に選択される発振信号を生成する発振回路に第２の電源電圧（低電源電圧）を供給しておき、選択される直前に第１の電源電圧（高電源電圧）を供給することで、高速な周波数切り替え動作と低消費電力動作を両立することができる。

［適用例５］
上記適用例に係る周波数選択回路において、前記制御回路は、電源投入後、前記複数の発振回路の全てに前記第２の電源電圧を供給するようにしてもよい。

本適用例に係る周波数選択回路によれば、電源投入後、複数の発振回路の全てが第２の電源電圧（低電源電圧）で発振動作をしている状態から、設定情報に応じて、出力周波数の選択や切り替えを行うことができるので、低消費電力化を実現することができる。

［適用例６］
上記適用例に係る周波数選択回路において、前記制御回路は、電源投入後、前記複数の発振回路の全てに前記第２の電源電圧を供給する前に、前記複数の発振回路の全てに前記第１の電源電圧を供給するようにしてもよい。

本適用例に係る周波数選択回路によれば、電源投入後、複数の発振回路を第１の電源電圧（高電源電圧）で安定発振させた後、第２の電源電圧（低電源電圧）に切り替えて発振動作を継続させることで、発振動作を継続している時の消費電力を低減させることが可能であるとともに、誤った周波数での発振を防止することができる。

［適用例７］
上記適用例に係る周波数選択回路において、前記設定情報は、外部から変更可能であるようにしてもよい。

本適用例に係る周波数選択回路によれば、その動作を用途に応じて自由にカスタマイズすることができる。

［適用例８］
本適用例に係る発振器は、上記のいずれかの周波数選択回路と、前記複数の発振回路の各々と接続される複数の共振子と、を含む。

［適用例９］
本適用例に係る電子機器は、上記のいずれかの周波数選択回路を含む。

［適用例１０］
本適用例に係る移動体は、上記のいずれかの周波数選択回路を含む。

［適用例１１］
本適用例に係る周波数選択回路の動作方法は、複数の発振回路がそれぞれ出力する複数の発振信号から少なくとも１つを選択するとともに前記複数の発振回路の動作を制御する周波数選択回路の動作方法であって、電源投入後、前記複数の発振回路の全てに、第１の電源電圧よりも低く、かつ、発振動作を継続可能な第２の電源電圧を供給するステップと、少なくとも１つの前記発振回路に前記第１の電源電圧を供給するステップと、前記第１の電源電圧が供給されている少なくとも１つの前記発振回路が出力する発振信号を選択するステップと、を含む。

［適用例１２］
上記適用例に係る周波数選択回路の動作方法は、電源投入後、前記複数の発振回路に前記第２の電源電圧を供給する前に、前記複数の発振回路に前記第１の電源電圧を供給するステップをさらに含むようにしてもよい。

第１実施形態の発振器の構成例を示す図。 第１実施形態における制御回路の動作手順の一例を示すフローチャート図。 第１実施形態の発振器の動作の一例を示すタイミングチャート図。 第２実施形態の発振器の構成例を示す図。 第２実施形態における制御回路の動作手順の一例を示すフローチャート図。 第２実施形態の発振器の動作の一例を示すタイミングチャート図。 第３実施形態における制御回路の動作手順の一例を示すフローチャート図。 第３実施形態の発振器の動作の一例を示すタイミングチャート図。 本実施形態の電子機器の機能ブロック図。 本実施形態の電子機器の外観の一例を示す図。 本実施形態の移動体の一例を示す図。

以下、本発明の好適な実施形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。

１．発振器
１−１．第１実施形態
図１は、第１実施形態の発振器の構成例を示す図である。図１に示すように、本実施形態の発振器１は、周波数選択回路２及びＮ個の共振子３−１〜３−Ｎ（Ｎ≧２）を含んで構成されている。

周波数選択回路２は、Ｎ個の発振回路１０−１〜１０−Ｎ、信号選択回路２０、出力回路３０、Ｎ個のスイッチ回路４０−１〜４０−Ｎ、制御回路５０、電源回路６０及びシリアルインターフェース回路７０を含んで構成されている。ただし、本実施形態の周波数選択回路２は、図１に示した構成要素の一部を省略又は変更し、あるいは他の構成要素を追加した構成としてもよい。例えば、発振回路１０−１〜１０−Ｎは、周波数選択回路２の外部に設けられていてもよい。この場合、例えば、共振子３−ｋ（ｋ＝１〜Ｎ）と発振回路１０−ｋがそれぞれ１つの発振器モジュールとして構成され、周波数選択回路２が１つ
又は複数のＩＣで構成され、当該Ｎ個の発振器モジュールと当該ＩＣが配線接続されていてもよい。

共振子３−１〜３−Ｎとしては、例えば、ＳＣカットやＡＴカットの水晶振動子、ＳＡＷ（Surface Acoustic Wave）共振子、あるいは、水晶振動子以外の圧電振動子やＭＥＭＳ（Micro Electro Mechanical Systems）振動子などを用いることができる。共振子３−１〜３−Ｎの基板材料としては、水晶、タンタル酸リチウム、ニオブ酸リチウム等の圧電単結晶や、ジルコン酸チタン酸鉛等の圧電セラミックス等の圧電材料、又はシリコン半導体材料等を用いることができる。また、３−１〜３−Ｎの励振手段としては、圧電効果によるものを用いてもよいし、クーロン力による静電駆動を用いてもよい。なお、共振子３−１〜３−Ｎは、コイル（Ｌ）であってもよい。

発振回路１０−１〜１０−Ｎは、共振子３−１〜３−Ｎとそれぞれ接続されており、共振子３−１〜３−Ｎの一端から他端に至る発振ループに増幅素子（バイポーラトランジスターやＣＭＯＳインバーター等）が設けられた任意のタイプ（コルピッツ型、ハートレー型等）の発振回路であり、それぞれ発振信号Ｖｏｓｃ１〜ＶｏｓｃＮを出力する。発振信号Ｖｏｓｃ１〜ＶｏｓｃＮは、互いに異なる周波数であってもよいし、その一部が同じ周波数であってもよい。

信号選択回路２０は、選択信号ＳＥＬに応じて、発振回路１０−１〜１０−Ｎがそれぞれ出力する発振信号Ｖｏｓｃ１〜ＶｏｓｃＮから１つを選択する。ただし、信号選択回路２０は、発振信号Ｖｏｓｃ１〜ＶｏｓｃＮから２つ以上を選択して外部に出力するようにしてもよい。

出力回路３０は、イネーブル信号ＥＮがアクティブ（ハイレベル）の時は信号選択回路２０の出力信号をそのままあるいは所望の振幅にして外部に出力し、イネーブル信号ＥＮが非アクティブ（ローレベル）の時は信号選択回路２０の出力信号を外部に出力せず、その代わりに例えばローレベルの信号を出力する。

電源回路６０は、外部から供給される電源電圧Ｖｃｃから、発振回路１０−１〜１０−Ｎの各電源電圧Ｖｃｃ１〜ＶｃｃＮとなる電源電圧Ｖａを生成する。本実施形態では、電源回路６０は、発振回路１０−１〜１０−Ｎに共通の電源電圧Ｖａを生成しているが、発振回路１０−１〜１０−Ｎの電源電圧が異なる場合には、発振回路１０−１〜１０−Ｎの各電源電圧Ｖａ１〜ＶａＮを生成するようにしてもよい。

スイッチ回路４０−１〜４０−Ｎは、それぞれ、制御信号に応じて発振回路１０−１〜１０−Ｎの電源端子を電源回路６０の出力端子と接続するか接地するかを切り替える。

制御回路５０は、信号選択回路２０の動作を制御するとともに発振回路１０−１〜１０−Ｎの動作を制御する。本実施形態では、制御回路５０は、選択信号ＳＥＬを生成して信号選択回路２０に所望の信号を選択させ、スイッチ回路４０−１〜４０−Ｎの接続を制御して、発振回路１０−１〜１０−Ｎに電源電圧Ｖａを供給することで発振動作をさせ、あるいは電源電圧Ｖａを供給しないことで停止させる。さらに、制御回路５０は、イネーブル信号ＥＮを生成して、出力回路３０に信号選択回路２０の出力信号を外部に出力させるか否かを制御する。

シリアルインターフェース回路７０は、外部からの入力信号（クロック、データ）を受け取り、受け取ったシリアルデータをパラレルデータに変換し、不図示のメモリー（レジスター等）に設定情報を記憶させる。この設定情報は、本実施形態では、発振回路１０−１〜１０−Ｎをそれぞれ「選択状態」、「待機状態」又は「停止状態」のいずれにするか
を設定するための情報である。制御回路５０はこの設定情報に従い、選択信号ＳＥＬやスイッチ４０−１〜４０−Ｎの接続を制御する。

なお、周波数選択回路２は、１つのＩＣで構成されていてもよいし、複数のＩＣで構成されていてもよい。

図２は、第１実施形態における制御回路５０の動作手順の一例を示すフローチャート図である。図２に示すように、制御回路５０は、電源投入（電源電圧Ｖｃｃが入力）されると、発振回路１０−１〜１０−Ｎを「待機状態」に初期設定する（Ｓ１０）。このステップＳ１０の初期設定は、シリアルインターフェース回路７０を介した外部からの設定情報に応じて行われるものではなく、制御回路５０により自発的に行われるものである。

また、制御回路５０は、発振回路１０−１〜１０−Ｎに電源電圧Ｖａを供給する（Ｓ２０）。具体的には、制御回路５０は、すべての発振回路の電源端子が電源回路６０の出力端子と接続されるように、スイッチ回路４０−１〜４０−Ｎの接続を制御する。

また、制御回路５０は、信号選択回路２０の出力信号の外部への出力を禁止する（Ｓ３０）。具体的には、制御回路５０は、イネーブル信号ＥＮを非アクティブにする。

そして、制御回路５０は、シリアルインターフェース回路５０を介して外部から設定情報が入力されるまで待機する（Ｓ４０のＮ）。

設定情報が入力されると（Ｓ４０のＹ）、制御回路５０は、「選択状態」又は「待機状態」に設定されている発振回路に電源電圧Ｖａを供給し、「停止状態」に設定されている発振回路への電源電圧Ｖａの供給を停止する（Ｓ５０）。具体的には、制御回路５０は、「選択状態」又は「待機状態」に設定されているすべての発振回路の電源端子が電源回路６０の出力端子と接続され、「停止状態」に設定されているすべての発振回路の電源端子が接地されるように、スイッチ回路４０−１〜４０−Ｎの接続を制御する。

また、制御回路５０は、信号選択回路２０に、「選択状態」に設定されている発振回路が出力する発振信号を選択させ、信号選択回路２０の出力信号の外部への出力を許可する（Ｓ６０）。具体的には、制御回路５０は、信号選択回路２０が「選択状態」に設定されている発振回路が出力する発振信号を選択するように選択信号ＳＥＬを生成するとともに、イネーブル信号ＥＮをアクティブにする。

その後、制御回路５０は、設定情報が入力される毎に（Ｓ４０のＹ）、ステップＳ５０及びＳ６０の処理を繰り返し行う。

図３は、第１実施形態の発振器１の動作の一例を示すタイミングチャート図である。図４は、Ｎ＝４の場合の例である。

図３に示すように、時刻ｔ₁において電源が投入（電源電圧Ｖｃｃが入力）されると、発振回路１０−１〜１０−４は、すべて「待機状態」に初期設定され、電源電圧Ｖａが供給されて発振を開始し、Ｖｏｓｃ１〜Ｖｏｓｃ４の振幅が徐々に大きくなっていき、やがて安定発振の状態となる。電源投入時に選択信号ＳＥＬは”００”に初期設定され、信号選択回路２０は発振信号Ｖｏｓｃ１を選択するが、イネーブル信号がローレベルに初期設定されるため、外部出力信号Ｖｏｓｃはローレベルになっている。

時刻ｔ₂において、発振回路１０−１を「待機状態」、発振回路１０−２を「選択状態」、発振回路１０−３及び発振回路１０−４を「停止状態」に設定する設定情報が入力さ
れると、これに応じて、発振回路１０−１及び発振回路１０−２は、電源電圧Ｖａが供給され続けて安定発振状態を継続し、発振回路１０−３及び発振回路１０−４は、電源電圧Ｖａが供給されなくなり発振を停止する。さらに、選択信号ＳＥＬが”０１”に変わるとともにイネーブル信号ＥＮがハイレベルに変わり、外部出力信号Ｖｏｓｃとして発振信号Ｖｏｓｃ２が出力されるようになっている。

時刻ｔ₃において、発振回路１０−１を「選択状態」、発振回路１０−２を「待機状態」、発振回路１０−３及び発振回路１０−４を「停止状態」に設定する設定情報が入力されると、これに応じて、発振回路１０−１及び発振回路１０−２は、電源電圧Ｖａが供給され続けて安定発振状態を継続し、発振回路１０−３及び発振回路１０−４は、電源電圧Ｖａが供給されないため発振を停止したままである。さらに、選択信号ＳＥＬが”００”に変わり、外部出力信号Ｖｏｓｃとして発振信号Ｖｏｓｃ１が出力されるようになっている。

このように、図３の例では、発振回路１０−２を「選択状態」から「待機状態」にするとともに発振回路１０−１を「待機状態」から「選択状態」にすることで、発振信号Ｖｏｓｃ２からＶｏｃｓ１への高速切り替えを実現している。さらに、使用しない発振回路１０−３と発振回路１０−４は「停止状態」に設定しておくことで、無駄な消費電流を削減するとともに発振信号Ｖｏｓｃ３やＶｏｓｃ４の周波数成分がＶｏｃｓに重畳さることを防止している。

以上に説明したように、第１実施形態の発振器（周波数選択回路）によれば、外部から設定情報を書き換えることで、Ｎ個の発振信号Ｖｏｓｃ１〜ＶｏｓｃＮのいずれを選択して出力するかを自由に変更することができるので、出力周波数の切り替えが可能である。

また、第１実施形態の発振器（周波数選択回路）によれば、次に選択される発振信号を出力する発振回路に電源電圧Ｖａを供給して発振動作を継続させておくことで高速な周波数切り替え動作を実現することができる。

また、第１実施形態の発振器（周波数選択回路）によれば、選択されることのない発振信号を出力する発振回路には電源電圧Ｖａを供給せず発振動作を停止させておくことで、低消費電力動作を実現することができるとともに、出力信号に不要な周波数の信号が混入されるのを防止することができる。さらに、次に選択される発振信号を出力する発振回路にも電源電圧Ｖａを供給せず発振動作を停止させておくことで、出力周波数の高速切り替え動作はできなくなるが、さらなる低消費電力化を実現することができる。

１−２．第２実施形態
図４は、第２実施形態の発振器の構成例を示す図である。図４において、図１と同じ構成要素には同じ符号を付している。図４に示すように、第２実施形態の発振器１は、第１実施形態（図１）に対して、スイッチ回路４０−１〜４０−Ｎがスイッチ回路４２−１〜４２−Ｎに置き換わり、電源回路６０が電源回路６２に置き換わっている。また、第２実施形態の発振器１では、制御回路５０の機能が第１実施形態と異なる。

電源回路６２は、外部から供給される電源電圧Ｖｃｃから、発振回路１０−１〜１０−Ｎの各電源電圧Ｖｃｃ１〜ＶｃｃＮとなる第１の電源電圧Ｖａと第２の電源電圧Ｖｂを生成する。電源電圧Ｖｂは、電源電圧Ｖａよりも低く、かつ、発振回路１０−１〜１０−Ｎが発振動作を継続可能な電源電圧である。本実施形態では、電源回路６２は、発振回路１０−１〜１０−Ｎに共通の２種類の電源電圧Ｖａ，Ｖｂを生成しているが、発振回路１０−１〜１０−Ｎの電源電圧が異なる場合には、発振回路１０−１〜１０−Ｎの各電源電圧Ｖａ１〜ＶａＮ及びＶｂ１〜ＶｂＮを生成するようにしてもよい。

スイッチ回路４２−１〜４２−Ｎは、それぞれ、制御信号に応じて発振回路１０−１〜１０−Ｎの電源端子を電源回路６２のＶａ出力端子と接続するか、電源回路６２のＶｂ出力端子と接続するか、接地するかを切り替える。

第２実施形態の制御回路５０は、第１実施形態の制御回路５０と同様に、選択信号ＳＥＬ及びイネーブル信号ＥＮを生成する。さらに、第２実施形態の制御回路５０は、スイッチ回路４２−１〜４２−Ｎの接続を制御して、発振回路１０−１〜１０−Ｎに電源電圧Ｖａ又はＶｂを供給することで発振動作をさせ、あるいは電源電圧Ｖａ及びＶｂを供給しないことで停止させる。

第２実施形態の発振器１のその他の構成は、第１実施形態と同様であるため、その説明を省略する。

図５は、第２実施形態における制御回路５０の動作手順の一例を示すフローチャート図である。図５に示すように、制御回路５０は、電源投入（電源電圧Ｖｃｃが入力）されると、発振回路１０−１〜１０−Ｎを「待機状態」に初期設定する（Ｓ１１０）。

また、制御回路５０は、発振回路１０−１〜１０−Ｎに電源電圧Ｖｂを供給する（Ｓ１２０）。具体的には、制御回路５０は、すべての発振回路の電源端子が電源回路６２のＶｂ出力端子と接続されるように、スイッチ回路４２−１〜４２−Ｎの接続を制御する。

また、制御回路５０は、信号選択回路２０の出力信号の外部への出力を禁止する（Ｓ１３０）。具体的には、制御回路５０は、イネーブル信号ＥＮを非アクティブにする。

そして、制御回路５０は、シリアルインターフェース回路５０を介して外部から設定情報が入力されるまで待機する（Ｓ１４０のＮ）。

設定情報が入力されると（Ｓ１４０のＹ）、制御回路５０は、「選択状態」に設定されている発振回路に電源電圧Ｖａを供給し、「待機状態」に設定されている発振回路に電源電圧Ｖｂを供給し、「停止状態」に設定されている発振回路への電源電圧Ｖａ，Ｖｂの供給を停止する（Ｓ１５０）。具体的には、制御回路５０は、「選択状態」に設定されているすべての発振回路の電源端子が電源回路６２のＶａ出力端子と接続され、「待機状態」に設定されているすべての発振回路の電源端子が電源回路６２のＶｂ出力端子と接続され、「停止状態」に設定されているすべての発振回路の電源端子が接地されるように、スイッチ回路４２−１〜４２−Ｎの接続を制御する。

また、制御回路５０は、信号選択回路２０に、「選択状態」に設定されている発振回路が出力する発振信号を選択させ、信号選択回路２０の出力信号の外部への出力を許可する（Ｓ１６０）。具体的には、制御回路５０は、信号選択回路２０が「選択状態」に設定されている発振回路が出力する発振信号を選択するように選択信号ＳＥＬを生成するとともに、イネーブル信号ＥＮをアクティブにする。

その後、制御回路５０は、設定情報が入力される毎に（Ｓ１４０のＹ）、ステップＳ１５０及びＳ１６０の処理を繰り返し行う。

図６は、第２実施形態の発振器１の動作の一例を示すタイミングチャート図である。図６は、Ｎ＝４の場合の例である。

図６に示すように、時刻ｔ₁において電源が投入（電源電圧Ｖｃｃが入力）されると、
発振回路１０−１〜１０−４は、すべて「待機状態」に初期設定され、電源電圧Ｖｂが供給されて発振を開始し、Ｖｏｓｃ１〜Ｖｏｓｃ４の振幅が徐々に大きくなっていき、やがて低振幅での安定発振の状態となる。電源投入時に選択信号ＳＥＬは”００”に初期設定され、信号選択回路２０は発振信号Ｖｏｓｃ１を選択するが、イネーブル信号がローレベルに初期設定されるため、外部出力信号Ｖｏｓｃはローレベルになっている。

時刻ｔ₂において、発振回路１０−１を「待機状態」、発振回路１０−２を「選択状態」、発振回路１０−３及び発振回路１０−４を「停止状態」に設定する設定情報が入力されると、これに応じて、発振回路１０−１は、電源電圧Ｖｂが供給され続けて低振幅での安定発振状態を継続し、発振回路１０−２は、電源電圧Ｖａが供給されるようになり高振幅での安定発振状態になる。また、発振回路１０−３及び発振回路１０−４は、電源電圧Ｖｂが供給されなくなり発振を停止する。さらに、選択信号ＳＥＬが”０１”に変わるとともにイネーブル信号ＥＮがハイレベルに変わり、外部出力信号Ｖｏｓｃとして発振信号Ｖｏｓｃ２が出力されるようになっている。

時刻ｔ₃において、発振回路１０−１を「選択状態」、発振回路１０−２を「待機状態」、発振回路１０−３及び発振回路１０−４を「停止状態」に設定する設定情報が入力されると、これに応じて、発振回路１０−１は、電源電圧Ｖａが供給されるようになり高振幅での安定発振状態になり、発振回路１０−２は、電源電圧Ｖｂが供給されるようになり低振幅での安定発振状態になる。また、発振回路１０−３及び発振回路１０−４は、電源電圧Ｖａが供給されないため発振を停止したままである。さらに、選択信号ＳＥＬが”００”に変わり、外部出力信号Ｖｏｓｃとして発振信号Ｖｏｓｃ１が出力されるようになっている。

このように、図６の例では、発振回路１０−２を「選択状態」から「待機状態」にするとともに発振回路１０−１を「待機状態」から「選択状態」にすることで、発振信号Ｖｏｓｃ２からＶｏｃｓ１への高速切り替えを実現している。また、使用しない発振回路１０−３と発振回路１０−４は「停止状態」に設定しておくことで、無駄な消費電流を削減するとともに発振信号Ｖｏｓｃ３やＶｏｓｃ４の周波数成分がＶｏｃｓに重畳さることを防止している。さらに、「待機状態」の発振回路には発振動作を継続可能な低い電源電圧Ｖｂを供給するので、第１実施形態よりもさらに消費電力を削減することが可能である。

以上に説明した第２実施形態の発振器（周波数選択回路）によれば、第１実施形態の発振器（周波数選択回路）と同様の効果を奏することができる。

さらに、第２実施形態の発振器（周波数選択回路）によれば、次に選択される発振信号を出力する発振回路に電源電圧Ｖｂ（低電源電圧）を供給して発振動作を継続させておき、選択される直前に電源電圧Ｖａ（高電源電圧）を供給することで、高速な周波数切り替え動作と低消費電力動作を両立することができる。

また、第２実施形態の発振器（周波数選択回路）によれば、電源投入後、設定情報が書き込まれるまで、Ｎ個の発振回路が電源電圧Ｖｂ（低電源電圧）で発振動作をしている状態になるので、第１実施形態の発振器（周波数選択回路）と比較して低消費電力化を実現することができる。

１−３．第３実施形態
第３実施形態の発振器の構成は、第２実施形態（図４）と同様であるため、その図示を省略する。ただし、第３実施形態の発振器では、制御回路５０の機能が第２実施形態と異なる。

第３実施形態の制御回路５０は、第２実施形態の制御回路５０と同様に、選択信号ＳＥＬ及びイネーブル信号ＥＮを生成するとともに、スイッチ回路４２−１〜４２−Ｎの接続を制御して、発振回路１０−１〜１０−Ｎに電源電圧Ｖａ又はＶｂを供給することで発振動作をさせ、あるいは電源電圧Ｖａ及びＶｂを供給しないことで停止させる。ただし、第３実施形態の制御回路５０は、第２実施形態の制御回路５０と異なり、電源投入時には発振回路１０−１〜１０−Ｎに電源電圧Ｖａを供給して一旦高振幅で安定発振させた後、電源電圧Ｖｂに切り替えて低振幅での安定発振状態で待機させる。

第３実施形態の発振器１のその他の構成は、第２実施形態と同様であるため、その説明を省略する。

図７は、第３実施形態における制御回路５０の動作手順の一例を示すフローチャート図である。図７に示すように、制御回路５０は、電源投入（電源電圧Ｖｃｃが入力）されると、発振回路１０−１〜１０−Ｎを「待機状態」に初期設定する（Ｓ２１０）。

また、制御回路５０は、発振回路１０−１〜１０−Ｎに電源電圧Ｖａを供給する（Ｓ２２０）。具体的には、制御回路５０は、すべての発振回路の電源端子が電源回路６２のＶａ出力端子と接続されるように、スイッチ回路４２−１〜４２−Ｎの接続を制御する。

また、制御回路５０は、信号選択回路２０の出力信号の外部への出力を禁止する（２３０）。具体的には、制御回路５０は、イネーブル信号ＥＮを非アクティブにする。

そして、制御回路５０は、発振安定時間（発振回路１０−１〜１０−Ｎは発振を開始してから発振が安定するまでの時間）が経過するまで待機する（Ｓ２４０のＮ）。制御回路５０は、例えば、あらかじめ決められた時間（例えば、ＲＣ時定数回路の出力レベルが所定の閾値を超えるまでの時間）が経過すれば発振回路１０−１〜１０−Ｎの発振が安定したと判定してもよいし、あるいは、発振信号Ｖｏｓｃ１〜ＶｏｓｃＮの振幅が所定レベルに達したら発振回路１０−１〜１０−Ｎの発振が安定したと判定してもよい。

発振安定時間が経過すると（Ｓ２４０のＹ）、制御回路５０は、発振回路１０−１〜１０−Ｎに電源電圧Ｖｂを供給する（Ｓ２５０）。具体的には、制御回路５０は、すべての発振回路の電源端子が電源回路６２のＶｂ出力端子と接続されるように、スイッチ回路４２−１〜４２−Ｎの接続を制御する。

そして、制御回路５０は、シリアルインターフェース回路５０を介して外部から設定情報が入力されるまで待機する（Ｓ２６０のＮ）。

設定情報が入力されると（Ｓ２６０のＹ）、制御回路５０は、「選択状態」に設定されている発振回路に電源電圧Ｖａを供給し、「待機状態」に設定されている発振回路に電源電圧Ｖｂを供給し、「停止状態」に設定されている発振回路への電源電圧Ｖａ，Ｖｂの供給を停止する（Ｓ２７０）。具体的には、制御回路５０は、「選択状態」に設定されているすべての発振回路の電源端子が電源回路６２のＶａ出力端子と接続され、「待機状態」に設定されているすべての発振回路の電源端子が電源回路６２のＶｂ出力端子と接続され、「停止状態」に設定されているすべての発振回路の電源端子が接地されるように、スイッチ回路４２−１〜４２−Ｎの接続を制御する。

また、制御回路５０は、信号選択回路２０に、「選択状態」に設定されている発振回路が出力する発振信号を選択させ、信号選択回路２０の出力信号の外部への出力を許可する（Ｓ２８０）。具体的には、制御回路５０は、信号選択回路２０が「選択状態」に設定されている発振回路が出力する発振信号を選択するように選択信号ＳＥＬを生成するととも
に、イネーブル信号ＥＮをアクティブにする。

その後、制御回路５０は、設定情報が入力される毎に（Ｓ２６０のＹ）、ステップＳ２７０及びＳ２８０の処理を繰り返し行う。

図８は、第３実施形態の発振器１の動作の一例を示すタイミングチャート図である。図８は、Ｎ＝４の場合の例である。

図８に示すように、時刻ｔ₁において電源が投入（電源電圧Ｖｃｃが入力）されると、発振回路１０−１〜１０−４は、すべて「待機状態」に初期設定され、電源電圧Ｖａが供給されて発振を開始し、Ｖｏｓｃ１〜Ｖｏｓｃ４の振幅が徐々に大きくなっていき、やがて高振幅での安定発振の状態となる。電源投入時に選択信号ＳＥＬは”００”に初期設定され、信号選択回路２０は発振信号Ｖｏｓｃ１を選択するが、イネーブル信号がローレベルに初期設定されるため、外部出力信号Ｖｏｓｃはローレベルになっている。

時刻ｔ₂において、安定時間（ｔ₂−ｔ₁）が経過すると、発振回路１０−１〜１０−４は、電源電圧Ｖｂが供給されるようになり低振幅での安定発振状態になる。

時刻ｔ₃において、発振回路１０−１を「待機状態」、発振回路１０−２を「選択状態」、発振回路１０−３及び発振回路１０−４を「停止状態」に設定する設定情報が入力されると、これに応じて、発振回路１０−１は、電源電圧Ｖｂが供給され続けて低振幅での安定発振状態を継続し、発振回路１０−２は、電源電圧Ｖａが供給されるようになり高振幅での安定発振状態になる。また、発振回路１０−３及び発振回路１０−４は、電源電圧Ｖｂが供給されなくなり発振を停止する。さらに、選択信号ＳＥＬが”０１”に変わるとともにイネーブル信号ＥＮがハイレベルに変わり、外部出力信号Ｖｏｓｃとして発振信号Ｖｏｓｃ２が出力されるようになっている。

時刻ｔ₄において、発振回路１０−１を「選択状態」、発振回路１０−２を「待機状態」、発振回路１０−３及び発振回路１０−４を「停止状態」に設定する設定情報が入力されると、これに応じて、発振回路１０−１は、電源電圧Ｖａが供給されるようになり高振幅での安定発振状態になり、発振回路１０−２は、電源電圧Ｖｂが供給されるようになり低振幅での安定発振状態になる。また、発振回路１０−３及び発振回路１０−４は、電源電圧Ｖａが供給されないため発振を停止したままである。さらに、選択信号ＳＥＬが”００”に変わり、外部出力信号Ｖｏｓｃとして発振信号Ｖｏｓｃ１が出力されるようになっている。

このように、図８の例では、発振回路１０−２を「選択状態」から「待機状態」にするとともに発振回路１０−１を「待機状態」から「選択状態」にすることで、発振信号Ｖｏｓｃ２からＶｏｃｓ１への高速切り替えを実現している。また、使用しない発振回路１０−３と発振回路１０−４は「停止状態」に設定しておくことで、無駄な消費電流を削減するとともに発振信号Ｖｏｓｃ３やＶｏｓｃ４の周波数成分がＶｏｃｓに重畳さることを防止している。また、「待機状態」の発振回路には発振動作を継続可能な低い電源電圧Ｖｂを供給するので、第１実施形態よりもさらに消費電力を削減することが可能である。さらに、電源投入時、発振回路１０−１〜１０−４が安定発振するまでは高い電源電圧Ｖａを供給することで誤発振を防止し、発振回路１０−１〜１０−４が確実に正規の周波数で発振するようにしている。

以上に説明した第３実施形態の発振器（周波数選択回路）によれば、第２実施形態の発振器（周波数選択回路）と同様の効果を奏することができる。

さらに、第３実施形態の発振器（周波数選択回路）によれば、電源投入後、Ｎ個の発振回路を電源電圧Ｖａ（高電源電圧）で安定発振させた後、電源電圧Ｖｂ（低電源電圧）に切り替えて発振動作を継続させることで、Ｎ個の発振回路が誤った周波数で発振することを確実に防止することができる。

２．電子機器
図９は、本実施形態の電子機器の機能ブロック図である。また、図１０は、本実施形態の電子機器の一例であるスマートフォンの外観の一例を示す図である。

本実施形態の電子機器３００は、発振器３１０、ＣＰＵ（Central Processing Unit）３２０、操作部３３０、ＲＯＭ（Read Only Memory）３４０、ＲＡＭ（Random Access Memory）３５０、通信部３６０、表示部３７０、音出力部３８０を含んで構成されている。なお、本実施形態の電子機器は、図９の構成要素（各部）の一部を省略又は変更し、あるいは他の構成要素を付加した構成としてもよい。

発振器３１０は、周波数選択回路３１２を含み、複数の周波数から選択された周波数のクロック信号を出力する発振器である。発振器３１０として、上述の各実施形態の発振器１を適用することができる。

ＣＰＵ３２０は、ＲＯＭ３４０等に記憶されているプログラムに従い、発振器３１０が出力するクロック信号を用いて各種の計算処理や制御処理を行う。その他、ＣＰＵ３２０は、操作部３３０からの操作信号に応じた各種の処理、外部とデータ通信を行うために通信部３６０を制御する処理、表示部３７０に各種の情報を表示させるための表示信号を送信する処理、音出力部３８０に各種の音を出力させる処理等を行う。

操作部３３０は、操作キーやボタンスイッチ等により構成される入力装置であり、ユーザーによる操作に応じた操作信号をＣＰＵ３２０に出力する。

ＲＯＭ３４０は、ＣＰＵ３２０が各種の計算処理や制御処理を行うためのプログラムやデータ等を記憶している。

ＲＡＭ３５０は、ＣＰＵ３２０の作業領域として用いられ、ＲＯＭ３４０から読み出されたプログラムやデータ、操作部３３０から入力されたデータ、ＣＰＵ３２０が各種プログラムに従って実行した演算結果等を一時的に記憶する。

通信部３６０は、ＣＰＵ３２０と外部装置との間のデータ通信を成立させるための各種制御を行う。

表示部３７０は、ＬＣＤ（Liquid Crystal Display）、あるいは有機ＥＬディスプレイ等により構成される表示装置であり、ＣＰＵ３２０から入力される表示信号に基づいて各種の情報を表示する。表示部３７０には操作部３３０として機能するタッチパネルが設けられていてもよい。

音出力部３８０は、スピーカー等の音を出力する装置である。

発振器３１０として上述した本実施形態の発振器１を組み込むことにより、より信頼性の高い電子機器を実現することができる。

このような電子機器３００としては種々の電子機器が考えられ、例えば、パーソナルコンピューター（例えば、モバイル型パーソナルコンピューター、ラップトップ型パーソナ
ルコンピューター、ノート型パーソナルコンピューター、タブレット型パーソナルコンピューター）、携帯電話機などの移動体端末、ディジタルスチールカメラ、インクジェット式吐出装置（例えば、インクジェットプリンター）、ルーターやスイッチなどのストレージエリアネットワーク機器、ローカルエリアネットワーク機器、テレビ、ビデオカメラ、ビデオレコーダー、カーナビゲーション装置、ページャー、電子手帳（通信機能付も含む）、電子辞書、電卓、電子ゲーム機器、ゲーム用コントローラー、ワードプロセッサー、ワークステーション、テレビ電話、防犯用テレビモニター、電子双眼鏡、ＰＯＳ端末、医療機器（例えば、電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡）、魚群探知機、各種測定機器、計器類（例えば、車両、航空機、船舶の計器類）、フライトシミュレーター、ヘッドマウントディスプレイ、モーショントレース、モーショントラッキング、モーションコントローラー、ＰＤＲ（歩行者位置方位計測）等が挙げられる。

３．移動体
図１１は、本実施形態の移動体の一例を示す図（上面図）である。図１１に示す移動体４００は、発振器４１０、コントローラー４２０，４３０，４４０、バッテリー４５０、バックアップ用バッテリー４６０を含んで構成されている。なお、本実施形態の移動体は、図１１の構成要素（各部）の一部を省略又は変更してもよいし、他の構成要素を付加した構成としてもよい。

発振器４１０、コントローラー４２０，４３０，４４０は、バッテリー４５０から供給される電源電圧で動作し、あるいは、バッテリー４５０の電源電圧が低下した場合はバックアップ用バッテリー４６０から供給される電源電圧で動作する。

発振器４１０は、不図示の周波数選択回路を含み、複数の周波数から選択された周波数のクロック信号を出力する発振器である。

コントローラー４２０，４３０，４４０は、発振器４１０が出力するクロック信号を用いてエンジンシステム、ブレーキシステム、キーレスエントリーシステム、姿勢制御システム、横転防止システム等の各種の制御を行う
例えば、発振器４１０として、上述の各実施形態の発振器１を適用することができ、これにより高い信頼性を確保することができる。

このような移動体４００としては種々の移動体が考えられ、例えば、自動車（電気自動車も含む）、ジェット機やヘリコプター等の航空機、船舶、ロケット、人工衛星等が挙げられる。

なお、本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。

上述した実施形態は一例であって、これらに限定されるわけではない。例えば、各実施形態を適宜組み合わせることも可能である。

本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。

１ 発振器、２ 周波数選択回路、３−１〜３−Ｎ 共振子、１０−１〜１０−Ｎ 発振回路、２０ 信号選択回路、３０ 出力回路、４０−１〜４０−Ｎ スイッチ回路、４２−１〜４２−Ｎ スイッチ回路、５０ 制御回路、６０ 電源回路、６２ 電源回路、７０ シリアルインターフェース回路、３００ 電子機器、３１０ 発振器、３１２ 周波数選択回路、３２０ ＣＰＵ、３３０ 操作部、３４０ ＲＯＭ、３５０ ＲＡＭ、３６０ 通信部、３７０ 表示部、３８０ 音出力部、４００ 移動体、４１０ 発振器、４２０，４３０，４４０ コントローラー、４５０ バッテリー、４６０ バックアップ用バッテリー

Claims (12)

1. 複数の発振回路がそれぞれ出力する複数の発振信号から少なくとも１つを選択する信号選択回路と、
   設定情報に基づいて、前記信号選択回路の動作を制御するとともに前記複数の発振回路の動作を制御する制御回路と、を含む、周波数選択回路。
2. 前記複数の発振回路をさらに含む、周波数選択回路。
3. 請求項１又は２において、
   前記制御回路は、
   前記設定情報に基づいて、前記複数の発振回路のそれぞれに供給する電源電圧を制御する、周波数選択回路。
4. 請求項３において、
   前記制御回路は、
   前記複数の発振回路のそれぞれに供給する電源電圧を、前記設定情報に基づいて、第１の電源電圧と、前記第１の電源電圧よりも低く、かつ、発振動作を継続可能な第２の電源電圧とのいずれかに制御する、周波数選択回路。
5. 請求項４において、
   前記制御回路は、
   電源投入後、前記複数の発振回路の全てに前記第２の電源電圧を供給する、周波数選択回路。
6. 請求項５において、
   前記制御回路は、
   電源投入後、前記複数の発振回路の全てに前記第２の電源電圧を供給する前に、前記複数の発振回路の全てに前記第１の電源電圧を供給する、周波数選択回路。
7. 請求項１乃至６のいずれか一項において、
   前記設定情報は、外部から変更可能である、周波数選択回路。
8. 請求項１乃至７のいずれか一項に記載の周波数選択回路と、
   前記複数の発振回路の各々と接続される複数の共振子と、を含む、発振器。
9. 請求項１乃至７のいずれか一項に記載の周波数選択回路を含む、電子機器。
10. 請求項１乃至７のいずれか一項に記載の周波数選択回路を含む、移動体。
11. 複数の発振回路がそれぞれ出力する複数の発振信号から少なくとも１つを選択するとともに前記複数の発振回路の動作を制御する周波数選択回路の動作方法であって、
    電源投入後、前記複数の発振回路の全てに、第１の電源電圧よりも低く、かつ、発振動作を継続可能な第２の電源電圧を供給するステップと、
    少なくとも１つの前記発振回路に前記第１の電源電圧を供給するステップと、
    前記第１の電源電圧が供給されている少なくとも１つの前記発振回路が出力する発振信号を選択するステップと、を含む、周波数選択回路の動作方法。
12. 請求項１１において、
    電源投入後、前記複数の発振回路に前記第２の電源電圧を供給する前に、前記複数の発
    振回路に前記第１の電源電圧を供給するステップをさらに含む、周波数選択回路の動作方法。

Images