以下、本発明の好適な実施形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。
1.発振器
1−1.第1実施形態
図1は、第1実施形態の発振器の構成例を示す図である。図1に示すように、本実施形態の発振器1は、発振回路10、発振回路20、選択回路30、レギュレーター40、レギュレーター50、スイッチ回路60を含んで構成されている。ただし、本実施形態の発振器1は、これらの要素の一部を省略又は変更したり、他の要素を追加した構成としてもよい。
スイッチ回路60は、選択信号SELの電圧レベル(ローレベルかハイレベルか)に応じて、外部から供給される電源電圧Vccを2つの出力のいずれか一方にのみ伝搬させる回路である。本実施形態では、選択信号SELがローレベルであれば、出力電圧Vcc1が電源電圧Vccになるとともに出力電圧Vcc2がグランド電位(0V)になる。一方、選択信号SELがハイレベルであれば、出力電圧Vcc1がグランド電位(0V)になるとともに出力電圧Vcc2が電源電圧Vccになる。
レギュレーター40は、電源電圧Vccをイネーブル信号として動作し、電源電圧(入力電圧)Vcc1が供給される(Vcc2が0VからVccになる)と、Vcc1を低電圧化して一定電圧Vreg1を発生させる。
同様に、レギュレーター50は、電源電圧Vccをイネーブル信号として動作し、電源電圧(入力電圧)Vcc2が供給される(Vcc2が0VからVccになる)と、Vcc2を低電圧化して一定電圧Vreg2を発生させる。
発振回路10は、発振素子(水晶振動子等)と、当該発振素子の一端から他端に至る発振ループ(帰還経路)上に増幅素子とが設けられた任意のタイプの発振回路であり、レギュレーター40が生成する電源電圧Vreg1が供給される(Vreg1が0Vから所定の一定電圧になる)と、発振動作を開始し、所定の周波数で発振する。
同様に、発振回路20は、発振素子(水晶振動子等)と、当該発振素子の一端から他端に至る発振ループ(帰還経路)上に増幅素子とが設けられた任意のタイプの発振回路であり、レギュレーター50が生成する電源電圧Vreg2が供給される(Vreg2が0Vから所定の一定電圧になる)と、発振動作を開始し、発振回路10の発振周波数と異なる所定の周波数で発振する。
選択回路30は、選択信号SELの電圧レベル(ローレベルかハイレベルか)に応じて、発振回路10の発振信号Vosc1又は発振回路20の発振信号Vosc2を選択し、選択した発振信号Voscを出力する。本実施形態では、選択信号SELがローレベルであれば発振信号Voscとして発振回路10の発振信号Vosc1が選択され、選択信号SELがハイレベルであれば発振信号Voscとして発振回路20の発振信号Vosc2が選択される。
図2は、電源起動時の信号波形の一例を示す図である。図2に示すように、時刻t1において、電源電圧Vccが立ち上がると、選択信号SELがローレベルなので、スイッチ回路60により、Vcc1が立ち上がる(0VからVccになる)。一方、Vcc2は0Vのままである。
Vcc1が立ち上がると、レギュレーター40が動作し、時刻t1〜t2にかけてVreg1が緩やかに立ち上がる(0VからVccになる)。一方、Vcc2は立ち上がっていないため、レギュレーター50は動作せず、Vreg2は0Vのままである。
時刻t2において、Vreg1が立ち上がると、発振回路10が発振動作を開始し、Vosc1の振幅が徐々に大きくなり一定振幅に到達する。一方、Vreg2は立ち上がっていないため、発振回路20は発振動作を行わず、Vosc2は0Vのままである。
そして、選択信号SELがローレベルなので、選択回路30により、出力信号Voscとして発振信号Vosc1が選択される。
その後、電源電圧Vccが立ち下がり、時刻t3において、再び電源電圧Vccが立ち上がるとともに選択信号SELがハイレベルになると、スイッチ回路60により、Vcc2が立ち上がる(0VからVccになる)。一方、Vcc1は0Vのままである。
Vcc2が立ち上がると、レギュレーター50が動作し、時刻t3〜t4にかけてVreg2が緩やかに立ち上がる(0VからVccになる)。一方、Vcc1は立ち上がっていないため、レギュレーター40は動作せず、Vreg1は0Vのままである。
時刻t4において、Vreg2が立ち上がると、発振回路20が発振動作を開始し、Vosc2の振幅が徐々に大きくなり一定振幅に到達する。一方、Vreg1は立ち上がっていないため、発振回路10は発振動作を行わず、Vosc1は0Vのままである。
そして、選択信号SELがハイレベルなので、選択回路30により、出力信号Voscとして発振信号Vosc2が選択される。
このように、電源電圧Vccが立ち上がる時、選択信号SELがローレベルであれば、発振回路10のみが動作し、その電源電圧Vreg1は緩やかに立ち上がるので、発振回路10は異常発振を起こしにくい。また、電源電圧Vccが立ち上がる時、選択信号SELがハイレベルであれば、発振回路20のみが動作し、その電源電圧Vreg2は緩やかに立ち上がるので、発振回路20は異常発振を起こしにくい。
図3は、周波数切り替え時の信号波形の一例を示す図である。図3に示すように、時刻t1までは選択信号SELがローレベルであり、発振回路10のみが発振動作を行っており、発振信号Vosc1のみが発生している。そして、選択信号SELがローレベルなので、選択回路30により、出力信号Voscとして発振信号Vosc1が選択されている。
時刻t1において、周波数の切り替え操作が行われ、選択信号SELがローレベルからハイレベルに変化すると、スイッチ回路60により、Vcc1が立ち下がる(Vccから0Vになる)とともに、Vcc2が立ち上がる(0VからVccになる)。
Vcc1が立ち下がると、レギュレーター40の動作が停止し、時刻t1〜t2にかけてVreg1が緩やかに立ち下がる(Vccから0Vになる)。また、Vcc2が立ち上がると、レギュレーター50が動作し、時刻t1〜t2にかけてVreg2が緩やかに立ち上がる(0VからVccになる)。
時刻t2において、Vreg1が立ち下がると、発振回路10が発振動作を停止し、Vosc1が0Vになる。また、Vreg2が立ち上がると、発振回路20が発振動作を開始し、Vosc2の振幅が徐々に大きくなり一定振幅に到達する。
そして、時刻t1〜t3では、選択信号SELがハイレベルなので、選択回路30により、出力信号Voscとして発振信号Vosc2が選択される。
時刻t3において、再び周波数の切り替え操作が行われ、選択信号SELがハイレベルからローレベルに変化すると、スイッチ回路60により、Vcc2が立ち下がる(Vccから0Vになる)とともに、Vcc1が立ち上がる(0VからVccになる)。
Vcc2が立ち下がると、レギュレーター50の動作が停止し、時刻t3〜t4にかけてVreg2が緩やかに立ち下がる(Vccから0Vになる)。また、Vcc1が立ち上がると、レギュレーター40が動作し、時刻t3〜t4にかけてVreg1が緩やかに立ち上がる(0VからVccになる)。
時刻t4において、Vreg2が立ち下がると、発振回路20が発振動作を停止し、Vosc2が0Vになる。また、Vreg1が立ち上がると、発振回路10が発振動作を開始し、Vosc1の振幅が徐々に大きくなり一定振幅に到達する。
そして、時刻t3以降は、選択信号SELがローレベルなので、選択回路30により、出力信号Voscとして発振信号Vosc1が選択される。
このように、周波数の切り替え操作により選択信号SELがローレベルからハイレベルに変化すると、発振回路10が発振動作を停止するとともに発振回路20が発振動作を開始する。この時、発振回路20の電源電圧Vreg2は緩やかに立ち上がるので、発振回路20は異常発振を起こしにくい。一方、周波数の切り替え操作により選択信号SELがハイレベルからローレベルに変化すると、発振回路20が発振動作を停止するとともに発振回路10が発振動作を開始する。この時、発振回路10の電源電圧Vreg1は緩やかに立ち上がるので、発振回路10は異常発振を起こしにくい。
以上に説明したように、第1実施形態の発振器によれば、電源起動時も周波数切り替え時も、発振動作を行う発振回路10又は発振回路20の電源電圧が緩やかに立ち上がるので、異常発振を抑制することができる。特に、発振回路10や発振回路20が、伸長コイルを有する電圧制御型の圧電発振回路の場合、伸長コイルのLと圧電発振素子(水晶振動子等)の並列容量C0によるLC発振が起こりやすいので、特に有効である。
また、実施形態の発振器によれば、発振回路10と発振回路20が排他的に動作するので、出力される発振信号に干渉によるスプリアスが発生しないようにできるとともに、低電力化にも有利である。
また、本実施形態の発振器によれば、発振回路10と発振回路20の前段にそれぞれ(2つのRC回路ではなく)レギュレーター40とレギュレーター50を設けたことで、発振回路10と発振回路20に一定の電源電圧を供給することができる。従って、発振回路10と発振回路20の前段に2つのRC回路を設けた場合と比較して電源電圧Vccの低電圧化に有利である。また、発振器1をディスクリートに組んで構成した場合、発振回路10と発振回路20の前段に2つのRC回路を設けた場合と比較して、部品点数を削減することができる。
1−2.第2実施形態
第1実施形態では、電源電圧Vccは、スイッチ回路60を介してレギュレーター40の入力電圧Vcc1又はレギュレーター50の入力電圧Vcc2に伝搬する。従って、スイッチ回路60をアナログスイッチで構成する等、スイッチ回路60の構成によっては、その抵抗値により電圧降下が生じ、Vcc1やVcc2がVccよりも低い電圧になる場合がある。そのため、電源電圧Vccの低電圧化に不利になる場合もある。そこで、第2実施形態では、レギュレーター40の入力電圧及びレギュレーター50の入力電圧がVccになるような構成とする。
図4は、第2実施形態の発振器の構成例を示す図である。図4において、図1と同じ構成要素には同じ符号を付している。図4に示すように、第2実施形態の発振器1は、発振回路10、発振回路20、選択回路30、レギュレーター40、レギュレーター50、デコード回路70を含んで構成されている。ただし、本実施形態の発振器1は、これらの要素の一部を省略又は変更したり、他の要素を追加した構成としてもよい。
デコード回路70は、選択信号SELをデコードし、2つのデコード信号を生成する回路である。本実施形態では、デコード回路70は、電源電圧Vccで動作するCMOSインバーター72とCMOSバッファー74を含む。従って、選択信号SELがローレベルであればデコード信号SEL1とSEL2がそれぞれVccとグランド電位(0V)になり、選択信号SELがハイレベルであればデコード信号SEL1とSEL2がそれぞれグランド電位(0V)とVccになる。
レギュレーター40は、デコード信号SEL1を入力電圧、電源電圧Vccをイネーブル信号として動作する。すなわち、電源電圧Vccが立ち上がっている状態でデコード信号SEL1の電圧が0VからVccになると、Vccを低電圧化して一定電圧Vreg1を発生させる。
同様に、レギュレーター50は、デコード信号SEL2を入力電圧、電源電圧Vccをイネーブル信号として動作する。すなわち、電源電圧Vccが立ち上がっている状態でデコード信号SEL2の電圧が0VからVccになると、Vccを低電圧化して一定電圧Vreg2を発生させる。
第2実施形態の発振器における以降の構成(発振回路10、発振回路20、選択回路30の各構成及び接続関係)は、第1実施形態と同様であるので、その説明を省略する。
図5は、第2実施形態における電源起動時の信号波形の一例を示す図である。図5に示すように、時刻t1において、電源電圧Vccが立ち上がると、選択信号SELがローレベルなので、デコード回路70により、SEL1がローレベル(0V)からハイレベル(Vcc)に変化する。一方、SEL2はローレベル(0V)のままである。
SEL1がハイレベル(Vcc)になると、レギュレーター40が動作し、時刻t1〜t2にかけてVreg1が緩やかに立ち上がる(0VからVccになる)。一方、SEL2はローレベル(0V)なので、レギュレーター50は動作せず、Vreg2は0Vのままである。
時刻t2において、Vreg1が立ち上がると、発振回路10が発振動作を開始し、Vosc1の振幅が徐々に大きくなり一定振幅に到達する。一方、Vreg2は立ち上がっていないため、発振回路20は発振動作を行わず、Vosc2は0Vのままである。
そして、選択信号SELがローレベルなので、選択回路30により、出力信号Voscとして発振信号Vosc1が選択される。
その後、電源電圧Vccが立ち下がり、時刻t3において、再び電源電圧Vccが立ち上がるとともに選択信号SELがハイレベルになると、デコード回路70により、SEL2がローレベル(0V)からハイレベル(Vcc)に変化する。一方、SEL1はローレベル(0V)のままである。
SEL2がハイレベル(Vcc)になると、レギュレーター50が動作し、時刻t3〜t4にかけてVreg2が緩やかに立ち上がる(0VからVccになる)。一方、SEL1はローレベル(0V)なので、レギュレーター40は動作せず、Vreg1は0Vのままである。
時刻t4において、Vreg2が立ち上がると、発振回路20が発振動作を開始し、Vosc2の振幅が徐々に大きくなり一定振幅に到達する。一方、Vreg1は立ち上がっていないため、発振回路10は発振動作を行わず、Vosc1は0Vのままである。
そして、選択信号SELがハイレベルなので、選択回路30により、出力信号Voscとして発振信号Vosc2が選択される。
このように、電源電圧Vccが立ち上がる時、選択信号SELがローレベルであれば、発振回路10のみが動作し、その電源電圧Vreg1は緩やかに立ち上がるので、発振回路10は異常発振を起こしにくい。また、電源電圧Vccが立ち上がる時、選択信号SELがハイレベルであれば、発振回路20のみが動作し、その電源電圧Vreg2は緩やかに立ち上がるので、発振回路20は異常発振を起こしにくい。
図6は、第2実施形態における周波数切り替え時の信号波形の一例を示す図である。図6に示すように、時刻t1までは選択信号SELがローレベルであり、発振回路10のみが発振動作を行っており、発振信号Vosc1のみが発生している。そして、選択信号SELがローレベルなので、選択回路30により、出力信号Voscとして発振信号Vosc1が選択されている。
時刻t1において、周波数の切り替え操作が行われ、選択信号SELがローレベルからハイレベルに変化すると、デコード回路70により、SEL1がハイレベル(Vcc)からローレベル(0V)に変化するとともに、SEL2がローレベル(0V)からハイレベル(Vcc)に変化する。
SEL1がローレベル(0V)になると、レギュレーター40の動作が停止し、時刻t1〜t2にかけてVreg1が緩やかに立ち下がる(Vccから0Vになる)。また、SEL2がハイレベル(Vcc)になると、レギュレーター50が動作し、時刻t1〜t2にかけてVreg2が緩やかに立ち上がる(0VからVccになる)。
時刻t2において、Vreg1が立ち下がると、発振回路10が発振動作を停止し、Vosc1が0Vになる。また、Vreg2が立ち上がると、発振回路20が発振動作を開始し、Vosc2の振幅が徐々に大きくなり一定振幅に到達する。
そして、時刻t1〜t3では、選択信号SELがハイレベルなので、選択回路30により、出力信号Voscとして発振信号Vosc2が選択される。
時刻t3において、再び周波数の切り替え操作が行われ、選択信号SELがハイレベルからローレベルに変化すると、デコード回路70により、SEL2がハイレベル(Vcc)からローレベル(0V)に変化するとともに、SEL1がローレベル(0V)からハイレベル(Vcc)に変化する。
SEL2がローレベル(0V)になると、レギュレーター50の動作が停止し、時刻t3〜t4にかけてVreg2が緩やかに立ち下がる(Vccから0Vになる)。また、SEL1がハイレベル(Vcc)になると、レギュレーター40が動作し、時刻t3〜t4にかけてVreg1が緩やかに立ち上がる(0VからVccになる)。
時刻t4において、Vreg2が立ち下がると、発振回路20が発振動作を停止し、Vosc2が0Vになる。また、Vreg1が立ち上がると、発振回路10が発振動作を開始し、Vosc1の振幅が徐々に大きくなり一定振幅に到達する。
そして、時刻t3以降は、選択信号SELがローレベルなので、選択回路30により、出力信号Voscとして発振信号Vosc1が選択される。
このように、周波数の切り替え操作により選択信号SELがローレベルからハイレベルに変化すると、発振回路10が発振動作を停止するとともに発振回路20が発振動作を開始する。この時、発振回路20の電源電圧Vreg2は緩やかに立ち上がるので、発振回路20は異常発振を起こしにくい。一方、周波数の切り替え操作により選択信号SELがハイレベルからローレベルに変化すると、発振回路20が発振動作を停止するとともに発振回路10が発振動作を開始する。この時、発振回路10の電源電圧Vreg1は緩やかに立ち上がるので、発振回路10は異常発振を起こしにくい。
以上に説明した第2実施形態の発振器によれば、第1実施形態の発振器と同様の効果を奏することができる。
さらに、第2実施形態の発振器によれば、デコード回路70により、レギュレーター40の入力電圧及びレギュレーター50の入力電圧が電圧降下することなく電源電圧Vccになるので、第1実施形態よりも電源電圧Vccの低電圧化に有利である。
1−3.第3実施形態
第2実施形態では、レギュレーター40とレギュレーター50は排他的に動作するが、イネーブル端子には常に電源電圧Vccが供給されている。そのため、動作していないレギュレーターでも、イネーブル端子からグランドに流れる電流が発生する場合もあり、低消費電力化に不利である。そこで、第3実施形態では、動作していないレギュレーターのイネーブル信号が0Vになる構成とする。
図7は、第3実施形態の発振器の構成例を示す図である。図7において、図4と同じ構成要素には同じ符号を付している。図7に示すように、第3実施形態の発振器1は、発振回路10、発振回路20、選択回路30、レギュレーター40、レギュレーター50、スイッチ回路60、デコード回路70を含んで構成されている。ただし、本実施形態の発振器1は、これらの要素の一部を省略又は変更したり、他の要素を追加した構成としてもよい。
スイッチ回路60は、選択信号SELがローレベルであれば、出力電圧Ven1が電源電圧Vccになるとともに出力電圧Ven2がグランド電位(0V)になる。一方、選択信号SELがハイレベルであれば、出力電圧Ven1がグランド電位(0V)になるとともに出力電圧Ven2が電源電圧Vccになる。
デコード回路70は、第2実施形態と同様の構成であり、選択信号SELがローレベルであればデコード信号SEL1とSEL2がそれぞれVccとグランド電位(0V)になり、選択信号SELがハイレベルであればデコード信号SEL1とSEL2がそれぞれグランド電位(0V)とVccになる。
レギュレーター40は、デコード信号SEL1を入力電圧、Ven1をイネーブル信号として動作する。すなわち、Ven1がVccの状態でデコード信号SEL1の電圧が0VからVccになると、Vccを低電圧化して一定電圧Vreg1を発生させる。
同様に、レギュレーター50は、デコード信号SEL2を入力電圧、Ven2をイネーブル信号として動作する。すなわち、Ven2がVccの状態でデコード信号SEL2の電圧が0VからVccになると、Vccを低電圧化して一定電圧Vreg2を発生させる。
第3実施形態の発振器における以降の構成(発振回路10、発振回路20、選択回路30の各構成及び接続関係)は、第1実施形態及び第2実施形態と同様であるので、その説明を省略する。
図8は、第3実施形態における電源起動時の信号波形の一例を示す図である。図8に示すように、時刻t1において、電源電圧Vccが立ち上がると、選択信号SELがローレベルなので、スイッチ回路60によりVen1が立ち上がる(0VからVccになる)とともに、デコード回路70によりSEL1がローレベル(0V)からハイレベル(Vcc)に変化する。一方、Ven2は0Vのままであり、SEL2はローレベル(0V)のままである。
Ven1が立ち上がるとともにSEL1がハイレベル(Vcc)になると、レギュレーター40が動作し、時刻t1〜t2にかけてVreg1が緩やかに立ち上がる(0VからVccになる)。一方、SEL2はローレベル(0V)なので、レギュレーター50は動作せず、Vreg2は0Vのままである。また、この時、Ven2が0Vなので、レギュレーター50の消費電流はほぼ0である。
時刻t2において、Vreg1が立ち上がると、発振回路10が発振動作を開始し、Vosc1の振幅が徐々に大きくなり一定振幅に到達する。一方、Vreg2は立ち上がっていないため、発振回路20は発振動作を行わず、Vosc2は0Vのままである。
そして、選択信号SELがローレベルなので、選択回路30により、出力信号Voscとして発振信号Vosc1が選択される。
その後、電源電圧Vccが立ち下がり、時刻t3において、再び電源電圧Vccが立ち上がるとともに選択信号SELがハイレベルになると、スイッチ回路60によりVen2が立ち上がる(0VからVccになる)とともに、デコード回路70によりSEL2がローレベル(0V)からハイレベル(Vcc)に変化する。一方、Ven1は0Vのままであり、SEL1はローレベル(0V)のままである。
Ven2が立ち上がるとともにSEL2がハイレベル(Vcc)になると、レギュレーター50が動作し、時刻t3〜t4にかけてVreg2が緩やかに立ち上がる(0VからVccになる)。一方、SEL1はローレベル(0V)なので、レギュレーター50は動作せず、Vreg1は0Vのままである。また、この時、Ven1が0Vなので、レギュレーター40の消費電流はほぼ0である。
時刻t4において、Vreg2が立ち上がると、発振回路20が発振動作を開始し、Vosc2の振幅が徐々に大きくなり一定振幅に到達する。一方、Vreg1は立ち上がっていないため、発振回路10は発振動作を行わず、Vosc1は0Vのままである。
そして、選択信号SELがハイレベルなので、選択回路30により、出力信号Voscとして発振信号Vosc2が選択される。
このように、電源電圧Vccが立ち上がる時、選択信号SELがローレベルであれば、発振回路10のみが動作し、その電源電圧Vreg1は緩やかに立ち上がるので、発振回路10は異常発振を起こしにくい。また、電源電圧Vccが立ち上がる時、選択信号SELがハイレベルであれば、発振回路20のみが動作し、その電源電圧Vreg2は緩やかに立ち上がるので、発振回路20は異常発振を起こしにくい。
図9は、第3実施形態における周波数切り替え時の信号波形の一例を示す図である。図9に示すように、時刻t1までは選択信号SELがローレベルであり、発振回路10のみが発振動作を行っており、発振信号Vosc1のみが発生している。そして、選択信号SELがローレベルなので、選択回路30により、出力信号Voscとして発振信号Vosc1が選択されている。
時刻t1において、周波数の切り替え操作が行われ、選択信号SELがローレベルからハイレベルに変化すると、スイッチ回路60により、Ven1が立ち下がる(Vccから0Vになる)とともに、Ven2が立ち上がる(0VからVccになる)。また、デコード回路70により、SEL1がハイレベル(Vcc)からローレベル(0V)に変化するとともに、SEL2がローレベル(0V)からハイレベル(Vcc)に変化する。
Ven1が立ち下がるとともにSEL1がローレベル(0V)になると、レギュレーター40の動作が停止し、時刻t1〜t2にかけてVreg1が緩やかに立ち下がる(Vccから0Vになる)。また、Ven2が立ち上がるとともにSEL2がハイレベル(Vcc)になると、レギュレーター50が動作し、時刻t1〜t2にかけてVreg2が緩やかに立ち上がる(0VからVccになる)。
時刻t2において、Vreg1が立ち下がると、発振回路10が発振動作を停止し、Vosc1が0Vになる。また、Vreg2が立ち上がると、発振回路20が発振動作を開始し、Vosc2の振幅が徐々に大きくなり一定振幅に到達する。
そして、時刻t1〜t3では、選択信号SELがハイレベルなので、選択回路30により、出力信号Voscとして発振信号Vosc2が選択される。なお、時刻t1〜t3において、レギュレーター40は動作を停止しているが、この時、Ven1が0Vなので、レギュレーター40の消費電流はほぼ0である。
時刻t3において、再び周波数の切り替え操作が行われ、選択信号SELがハイレベルからローレベルに変化すると、スイッチ回路60により、Ven2が立ち下がる(Vccから0Vになる)とともに、Ven1が立ち上がる(0VからVccになる)。また、デコード回路70により、SEL2がハイレベル(Vcc)からローレベル(0V)に変化するとともに、SEL1がローレベル(0V)からハイレベル(Vcc)に変化する。
Ven2が立ち下がるとともにSEL2がローレベル(0V)になると、レギュレーター50の動作が停止し、時刻t3〜t4にかけてVreg2が緩やかに立ち下がる(Vccから0Vになる)。また、Ven1が立ち上がるとともにSEL1がハイレベル(Vcc)になると、レギュレーター40が動作し、時刻t3〜t4にかけてVreg1が緩やかに立ち上がる(0VからVccになる)。
時刻t4において、Vreg2が立ち下がると、発振回路20が発振動作を停止し、Vosc2が0Vになる。また、Vreg1が立ち上がると、発振回路10が発振動作を開始し、Vosc1の振幅が徐々に大きくなり一定振幅に到達する。
そして、時刻t3以降は、選択信号SELがローレベルなので、選択回路30により、出力信号Voscとして発振信号Vosc1が選択される。なお、時刻t3以降において、レギュレーター50は動作を停止しているが、この時、Ven2が0Vなので、レギュレーター50の消費電流はほぼ0である。
このように、周波数の切り替え操作により選択信号SELがローレベルからハイレベルに変化すると、発振回路10が発振動作を停止するとともに発振回路20が発振動作を開始する。この時、発振回路20の電源電圧Vreg2は緩やかに立ち上がるので、発振回路20は異常発振を起こしにくい。一方、周波数の切り替え操作により選択信号SELがハイレベルからローレベルに変化すると、発振回路20が発振動作を停止するとともに発振回路10が発振動作を開始する。この時、発振回路10の電源電圧Vreg1は緩やかに立ち上がるので、発振回路10は異常発振を起こしにくい。
以上に説明した第3実施形態の発振器によれば、第2実施形態の発振器と同様の効果を奏することができる。
さらに、第3実施形態の発振器によれば、スイッチ回路60により、動作していないレギュレーターのイネーブル信号が0Vになるので、低消費電力化にさらに有利である。
2.電子機器
図10は、本実施形態の電子機器の機能ブロック図である。また、図11は、本実施形態の電子機器の一例であるスマートフォンの外観の一例を示す図である。
本実施形態の電子機器200は、クロック生成部210、CPU(Central Processing Unit)220、操作部230、ROM(Read Only Memory)240、RAM(Random Access Memory)250、通信部260、表示部270、音出力部280を含んで構成されている。なお、本実施形態の電子機器は、図10の構成要素(各部)の一部を省略又は変更したり、他の構成要素を付加した構成としてもよい。
クロック生成部210は、発振器212の発振信号を原振クロックとして、各種のクロック信号を生成する。発振器212は、例えば、前述した第1〜第3実施形態の発振器1のいずれかである。
CPU220は、ROM240等に記憶されているプログラムに従い、クロック生成部210が生成する各種のクロック信号を用いて各種の計算処理や制御処理を行う。具体的には、CPU220は、操作部230からの操作信号に応じた各種の処理、外部とデータ通信を行うために通信部260を制御する処理、表示部270に各種の情報を表示させるための表示信号を送信する処理、音出力部280に各種の音を出力させる処理等を行う。
操作部230は、操作キーやボタンスイッチ等により構成される入力装置であり、ユーザーによる操作に応じた操作信号をCPU220に出力する。
ROM240は、CPU220が各種の計算処理や制御処理を行うためのプログラムやデータ等を記憶している。
RAM250は、CPU220の作業領域として用いられ、ROM240から読み出されたプログラムやデータ、操作部230から入力されたデータ、CPU220が各種プログラムに従って実行した演算結果等を一時的に記憶する。
通信部260は、CPU220と外部装置との間のデータ通信を成立させるための各種制御を行う。
表示部270は、LCD(Liquid Crystal Display)等により構成される表示装置であり、CPU220から入力される表示信号に基づいて各種の情報を表示する。
音出力部280は、スピーカー等の音を出力する装置である。
発振器212として本実施形態の発振器1を組み込むことにより、より信頼性の高い電子機器を実現することができる。
このような電子機器200としては種々の電子機器が考えられ、例えば、パーソナルコンピューター(例えば、モバイル型パーソナルコンピューター、ラップトップ型パーソナルコンピューター、タブレット型パーソナルコンピューター)、携帯電話機などの移動体端末、ディジタルスチールカメラ、インクジェット式吐出装置(例えば、インクジェットプリンター)、ルーターやスイッチなどのストレージエリアネットワーク機器、ローカルエリアネットワーク機器、テレビ、ビデオカメラ、ビデオテープレコーダー、カーナビゲーション装置、ページャー、電子手帳(通信機能付も含む)、電子辞書、電卓、電子ゲーム機器、ゲーム用コントローラー、ワードプロセッサー、ワークステーション、テレビ電話、防犯用テレビモニター、電子双眼鏡、POS端末、医療機器(例えば電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡)、魚群探知機、各種測定機器、計器類(例えば、車両、航空機、船舶の計器類)、フライトシュミレーター、ヘッドマウントディスプレイ、モーショントレース、モーショントラッキング、モーションコントローラー、PDR(歩行者位置方位計測)等が挙げられる。
3.変形例
本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。
本発明の発振器は、圧電発振器(水晶発振器等)、SAW発振器、電圧制御型発振器(VCXOやVCSO等)、温度補償型発振器(TCXO等)、恒温型発振器(OCXO等)、シリコン発振器、原子発振器等であってもよい。
発振回路10,20に含まれる発振素子としては、例えば、SAW(Surface Acoustic Wave)共振子、ATカット水晶振動子、SCカット水晶振動子、音叉型水晶振動子、その他の圧電振動子やMEMS(Micro Electro Mechanical Systems)振動子などを用いることができる。
この発振素子の基板材料としては、水晶、タンタル酸リチウム、ニオブ酸リチウム等の圧電単結晶や、ジルコン酸チタン酸鉛等の圧電セラミックス等の圧電材料、又はシリコン半導体材料等を用いることができる。
この発振素子の励振手段としては、圧電効果によるものを用いてもよいし、クーロン力による静電駆動を用いてもよい。
発振回路10,20に含まれる増幅素子としては、バイポーラトランジスター、電界効果トランジスター(FET:Field Effect Transistor)、金属酸化膜型電界効果トランジスター(MOSFET:Metal Oxide Semiconductor Field Effect Transistor)、サイリスター等を用いることができる。
また、本実施形態では、2周波切り替え機能付きの発振器を例に挙げて説明したが、本発明は、3周波以上の切り替え機能付きの発振器にも適用できる。
また、本実施形態では、イネーブル端子付きのレギュレーター40,50を用いているが、第1実施形態と第2実施形態では、イネーブル端子のないレギュレーター(常にイネーブルのレギュレーター)を用いてもよい。
また、第3実施形態では、スイッチ回路60を用いてレギュレーター40のイネーブル信号Ven1とレギュレーター50のイネーブル信号Ven2を生成しているが、デコード回路70が生成するデコード信号SEL1及びSEL2をそれぞれVen1及びVen2と兼用してもよい。
また、本実施形態の発振器において、レギュレーター40と発振回路10の間にRC回路(ローパスフィルター)をさらに設けてもよい。同様に、レギュレーター50と発振回路20の間にRC回路(ローパスフィルター)をさらに設けてもよい。このようにすれば、発振回路10や発振回路20の電源電圧の立ち上がりがさらに緩やかになるので、異常発振をより確実に抑制することができる。
上述した実施形態および変形例は一例であって、これらに限定されるわけではない。例えば、各実施形態および各変形例を適宜組み合わせることも可能である。
本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。