JP2011188305A - Pll装置 - Google Patents

Pll装置 Download PDF

Info

Publication number
JP2011188305A
JP2011188305A JP2010052250A JP2010052250A JP2011188305A JP 2011188305 A JP2011188305 A JP 2011188305A JP 2010052250 A JP2010052250 A JP 2010052250A JP 2010052250 A JP2010052250 A JP 2010052250A JP 2011188305 A JP2011188305 A JP 2011188305A
Authority
JP
Japan
Prior art keywords
temperature
unit
signal
voltage
amplitude level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010052250A
Other languages
English (en)
Other versions
JP5027265B2 (ja
Inventor
Hiroki Kimura
弘樹 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nihon Dempa Kogyo Co Ltd
Original Assignee
Nihon Dempa Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nihon Dempa Kogyo Co Ltd filed Critical Nihon Dempa Kogyo Co Ltd
Priority to JP2010052250A priority Critical patent/JP5027265B2/ja
Priority to US12/931,779 priority patent/US8115527B2/en
Priority to BRPI1100980-2A priority patent/BRPI1100980A2/pt
Priority to CN2011100588950A priority patent/CN102195643B/zh
Publication of JP2011188305A publication Critical patent/JP2011188305A/ja
Application granted granted Critical
Publication of JP5027265B2 publication Critical patent/JP5027265B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/14Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

【課題】外部からの基準周波数信号の振幅レベルの適正範囲内を特定し、その適正範囲の内外に応じて電圧制御発振器に制御電圧を供給するPLL装置において、温度により動作が不安定になることを防ぐこと。
【解決手段】制御電圧出力部に供給される信号を位相比較部と予備信号供給部との間で切り替える切り替え部と、前記基準周波数信号の信号路とアースとの間に設けられ、当該基準周波数信号の振幅レベルを規制するために、ダイオードを逆並列に接続した保護回路と、この保護回路の雰囲気温度を検出する温度検出部と、外部からの前記基準周波数信号の振幅レベルを検出するレベル検出部と、を備えるようにPLL装置を構成し、検出温度に応じて前記切り替えの基準となるしきい値を設定し、前記ダイオードの温度特性により前記振幅レベルが変わることに対応する。
【選択図】図1

Description

本発明は、外部からの基準周波数信号の振幅レベルに応じて電圧制御発振器に制御電圧が供給されるPLL装置に関する。
次世代移動体通信及び地上デジタル放送などの基地局では、周波数基準信号に対する要求精度は益々高まっている。周波数基準信号として、セシウム周波数基準発振器、ルビシウム周波数基準発振器、GPS信号による周波数同期型の基準発振器などが、放送、通信分野のシステムで利用されている。
しかしながら、これらの発振器は、一般的に高価であるため、それら発振器からの基準信号は分配されて、各種の通信システムの基準クロックとして使用される。このように基準信号(外部基準信号)を利用し、各種の通信システム内にて使用する装置として、本発明者は、例えば図8に示すような装置構成とすることを検討しており、このPLL装置100は特許文献1に示されている。なお、PLL装置100を構成する各部については、本発明の実施の形態で説明するため、ここでは詳しい説明を省略する。
PLL装置100の動作の概略を説明すると、検波回路17により外部基準信号の振幅レベル(検波電圧)を測定し、その検波電圧に基づいてCPU41が、当該外部基準基準信号レベルが適正範囲内か、適正範囲外であるかを判定する。そして、適正範囲内であると判定した場合は、電圧制御発振器33から他の装置に出力される信号(内部基準信号)が前記外部基準信号に同期するように、選択スイッチ15の切り替えが行われる。また、適正範囲外であると判定した場合は、そのような同期が行われず、固定電圧供給部31からの出力が電圧制御発振器33に供給されるように選択スイッチ15の切り替えが行われる。
ところで、ユーザにより外部基準信号の入力レベルの許容範囲は0dBm±3dBであったり、10dBm±3dBであったりと様々である。そこで、外部基準信号が広い範囲例えば−3dBm〜+13dBmの範囲で入力できるようにPLL装置100を設計する要請がある。そのような要請に対応するために、検波回路16への入力電圧を所定の範囲にシフトさせる電圧シフト回路を設けることが考えられる。しかし、そのように広い範囲のレベルの外部基準信号がPLL装置100に入力される場合、比較的高いレベルの信号が装置に入力される蓋然性が高くなる。その結果として、位相比較器14の前段のインバータ13への入力電力が当該インバータ13の定格を超えた過入力になってしまう。または増幅器12への入力電力が当該増幅器12の定格を超えた過入力になってしまい、装置100が故障してしまうおそれがある。
そこで、本発明者はフィルタ11と増幅器12との間に、図9に示すような過入力保護回路21を設けることを検討している。この過入力保護回路21を設けることで、外部基準信号の発振源10から所定の振幅レベルを超える信号が入力されたときに、当該過入力保護回路21を構成する各ダイオード22、23へと電流が流れ、インバータ13へ入力される周波数信号の振幅レベルを規制することができる。図10(a)は過入力保護回路21を設けていない場合の増幅器12へ入力される電圧波形の例を示しており、図10(b)は過入力保護回路21を設けた場合の増幅器12へ入力される電圧波形の例を示している。
しかし、過入力保護回路21を構成するダイオード22、23は温度特性を有しており、温度に応じてその降伏電圧が変動し、その変動に応じて検波電圧の特性も変動する。具体的に、外部基準信号のPLL装置100への入力レベルが一定であっても、温度が高くなるとダイオード22、23に多くの電流が流れるため、検波電圧が小さくなる。図11は温度毎に外部基準信号入力レベルと、検波電圧との関係が変化する様子を示したグラフである。このように温度によって外部基準信号入力レベルと検波電圧との関係がシフトすると、本来なら外部基準信号の振幅レベルが許容範囲であるのに固定電圧供給部31への切り替えが行われてしまったり、許容範囲外であるのに固定電圧供給部31への切り替えが行われなくなってしまう。
2009−124600
本発明は上記実情に鑑みて為されたもので、外部からの基準周波数信号の振幅レベルの適正範囲内を特定し、その適正範囲の内外に応じて電圧制御発振器に制御電圧を供給するPLL装置において、温度により動作が不安定になることを防ぐことができる技術を提供することを目的とする。
本発明のPLL(phase locked loop)装置は、外部からの基準周波数信号の位相と電圧制御発振器から分周部を介して出力された周波数信号の位相との位相差を位相比較部にて取り出し、前記位相差に対応する制御電圧を制御電圧出力部を介して前記電圧制御発振器に供給するPLL装置において、
前記位相差に対応する信号の代替用として、予め作成された予備信号を出力するための予備信号出力部と
前記制御電圧出力部に供給される信号を位相比較部と予備信号供給部との間で切り替える切り替え部と、
前記基準周波数信号の信号路とアースとの間に設けられ、当該基準周波数信号の振幅レベルを規制するために、ダイオードを逆並列に接続した保護回路と、
この保護回路の雰囲気温度を検出する温度検出部と、
外部からの前記基準周波数信号の振幅レベルを検出するレベル検出部と、
前記ダイオードの温度特性により前記振幅レベルが変わることに対応するために、前記雰囲気温度と前記振幅レベルの上限側しきい値及び下限側しきい値とを対応付けて記憶される記憶部と、
前記温度検出部の温度検出値に対応する、前記振幅レベルの上限側しきい値及び下限側しきい値を読み出し、前記レベル検出部にて検出された振幅レベルがこれらしきい値の範囲内に収まっているか否かを判断し、収まっていれば前記切り替え部を前記位相比較部側に切り替え、収まっていなければ前記切り替え部を前記予備信号出力部側に切り替える切り替え制御部と、を備えたことを特徴とする。前記分周部の分周比は「1」であってもよく、この場合は分周部は導電路に相当する。
前記レベル検出部の雰囲気温度を検出する温度検出部を設け、
前記記憶部には、前記ダイオードの温度特性に加えてレベル検出部の温度特性により前記振幅レベルが変わることに対応するために、保護回路の雰囲気温度及びレベル検出部の雰囲気温度の組と、前記振幅レベルの上限側しきい値及び下限側しきい値と、を対応付けて記憶されており、その場合は例えば前記保護回路の雰囲気温度を検出する温度検出部は、前記レベル検出部の雰囲気温度を検出する温度検出部を兼用していてもよい。
本発明のPLL装置は、ダイオードを逆並列に接続した保護回路の雰囲気温度を検出し、検出した雰囲気温度に応じて、外部からの基準周波数信号の振幅レベルがその範囲内に収まるか否か判断するためのしきい値が設定される。従って、前記基準周波数信号の位相と電圧制御発振器から分周部を介して出力された周波数信号の位相との位相差に対応する信号と、予め作成された予備信号との切り替えを精度高く行うことができるため、温度による装置の切り替え動作の誤動作を抑えることができる。
本発明の実施の形態に係るPLL装置のブロック図である。 外部基準信号レベル検出の概要を示す図である。 しきい値を示すグラフ図である。 しきい値の変動を示すグラフ図である。 しきい値の変動を示すグラフ図である。 温度特性に応じたステータス特定処理のフローチャートである。 選択スイッチ切替制御処理のフローチャートである。 従来の実施の形態に係るPLL装置のブロック図である。 過入力保護回路の回路図である。 過入力保護回路の作用を説明するグラフ図である。 検波電圧の温度特性を説明するグラフ図である。
本発明の実施の形態に係るPLL装置1について図1を参照しながら説明する。PLL装置1は、外部基準信号発振源10に接続されており、この発振源10から例えば10MHzの基準周波数信号(外部REF)が、当該PLL装置1を構成するフィルタ11に出力される。外部基準信号発振源10の出力レベルとしては例えば−3dBm〜+13dBmである。
前記フィルタ11は、例えば前記外部基準信号(外部REF)の高調波成分を除去する。フィルタ11の後段には過入力保護回路21が設けられている。過入力保護回路21は、互いに逆方向に並列接続されたダイオード22、23を備えている。ダイオード22、23は、ダイオードの動作点設定の役割を有する抵抗24、25を夫々介して接地されている。背景技術の項目で説明したように外部基準信号発振源10からの外部基準信号の振幅レベルが大きくなると、各ダイオード22、23に電流が流れ、後段側へ出力される信号の振幅レベルを規制できるように構成されている。
過入力保護回路21の後段には、増幅器12が設けられている。増幅器12は、過入力保護回路21からの出力信号を増幅して、後段側のインバータ13と検波回路31とに夫々出力する。インバータ13は、サイン波の入力信号を矩形波に変換して、その後段に設けられた位相比較器14に出力する。位相比較器14は、インバータ13から出力された信号と、後述の分周器34で分周された信号の位相を比較し、その位相差に対応した位相差信号を出力する。また、位相比較器12は、外部基準信号と分周信号との位相を比較して同期(ロック)を検出した場合は、CPU41にロック検出信号を出力し、非同期(アンロック)を検出した場合は、CPU41にアンロック検出信号を出力する。
PLL装置1は、予備信号出力部をなす固定電圧供給部31、制御電圧出力部をなすループフィルタ32、切り替え部をなす選択スイッチ15及び切り替え制御部をなすCPU41を備えている。選択スイッチ15は、CPU41からの切替制御信号により、ループフィルタ32と位相比較器14または固定電圧供給部31との接続の切り替えを行う。つまり、CPU41から位相比較器12とループフィルタ32とを接続して外部基準信号で動作させる外部基準同期モード(B)を選択する切替制御信号(外部基準同期モード選択信号)が入力されると、選択スイッチ15は位相比較器12とループフィルタ32とを接続する。また、CPU41から固定電圧供給部31とループフィルタ32とを接続して固定電圧供給部31からの固定電圧で動作させる固定電圧モード(A)を選択する切替制御信号(固定電圧モード選択信号)が入力されると、固定電圧供給部31とループフィルタ32とを接続する。
固定電圧供給部31は、前記位相差信号の代替用として、例えば可変抵抗器により調整された一定電圧の信号を出力する。ループフィルタ32は、位相比較器14からの出力電圧、つまり、電圧制御発振器33に入力される制御電圧を平滑化する。ループフィルタ32の後段には電圧制御発振器33が設けられており、この電圧制御発振器としては、ループフィルタ32からの制御電圧によって周波数を変更して希望する周波数(内部基準信号)を発振出力する。上記のように選択スイッチ15の切り替えにより、ループフィルタ32から入力される信号が切り替えられることで、電圧制御発振器33の発振出力が制御される。尚、電圧制御発振器としては、電圧制御付き水晶発振器(VCXO)、電圧制御機能付き恒温槽水晶発振器(VC−OCXO)等を用いる。電圧制御発振器33には分周器(分周部)34が接続されており、電圧制御発振器33から出力される内部基準信号を1/Nに分周して、既述のように位相比較器に出力する。
増幅器12とインバータ13との間にはレベル検出部をなす検波回路16が設けられ、検波回路16の後段には増幅器17が設けられている。増幅器17は前記CPU41に接続されている。
検波回路16は、増幅器12からの出力信号の振幅レベルを検出するために、その出力信号を直流電圧に変換する回路である。増幅器17は、検波回路16で検波された信号を逓倍し、CPU41に出力する。この増幅器17から出力された検波電圧信号に基づいてCPU41が、外部基準信号の振幅レベルを検出する。
また、PLL装置1は温度センサ42を備えている。当該温度センサ42は、前記外部基準信号の振幅レベルを検出するための検波特性に影響する過入力保護回路21、フィルタ11、検波回路17、増幅器12,17の近傍に設けられ、測定した温度に応じて、CPU41に検出信号を出力する。CPU41にはメモリ(記憶部)43が接続されており、このメモリ43には、後述のように検出温度がどの温度範囲に属するかを判定するための温度設定値Ta、Tb、Tc、Tdが格納されている。また、メモリ43には、選択スイッチ15を切り替える基準となる常温範囲での検波電圧のしきい値V(HH、HL、LH、LL)と、検出温度により前記検波しきい値Vを補正するためのオフセット値(Va、Vb、Vc、Vd)と、が記憶されている。
続いて、前記固定電圧供給部31からの予備信号を用いる固定電圧モードAと、外部基準信号を用いる外部基準モードBとの切り替え制御の概要について、図2を参照しながら説明する。図2では、所定の温度例えば常温において、外部基準信号のPLL装置1への入力レベル[dBm]に対する外部基準信号レベル検出電圧(検波電圧)[V]の特性を表すグラフ線51を記載している。この特性に対してシミュレーション及び実験等によって前記検波電圧の適正範囲が設定される。
前記適正範囲内では、外部基準同期モード(B)を採用して、電圧制御発振器33の出力が外部基準信号の出力に同期される。適正範囲外では、固定電圧モード(A)を採用して、固定電圧に切り替えるようになっている。そして、このようなモード切り替えの基準となるしきい値である上限許容値HH、上限適正値HL、下限適正値LH及び下限許容値LLが設定されている。LH以上HL以下の範囲では、検波電圧が適正範囲内であるものとして、外部基準同期モード(B)による動作が行われる。
また、検波電圧が上昇してHLを超えてHHになるまでの間及び当該検出電圧が下降して電圧LHを超えて電圧LLになるまでの間は、外部基準同期モード(B)が維持される。そして、検波電圧がHHを上回った場合、及び電圧LLを下回った場合には、CPU41は検波電圧が適正範囲外であるとして固定電圧モード(A)に切り替える。
更に、検波電圧がHH以上であって、徐々に下降してHHとなっても固定電圧モード(A)を維持し、HLまで下降すると外部基準同期モード(B)に切り替える。また、検波電圧がLL以下であって、徐々に上昇してLLとなっても固定電圧モード(A)を維持し、LHまで上昇すると外部基準同期モード(B)に切り替える。このようなモード切り替え制御が行われることで、適正範囲周辺で検波電圧が変動することによる、外部基準同期モード(B)と固定電圧モード(A)との切替が頻繁に起こり、PLL装置1からの出力が不安定になることを防いでいる。
検波電圧が上記のように適正範囲(LH≦検波電圧≦HL)であるときをステータス2とする。また、HH<検波電圧である場合及び検波電圧<LLである場合は許容範囲外であり、このときをステータス3とする。また、LL≦検波電圧<LHである場合及びHL<検波電圧≦HHである場合、即ち適正範囲ではないが許容範囲である場合をステータス1とする。
ところで、背景技術の項目で説明したように、過入力保護回路21を構成するダイオード22,23やフィルタ11、検波回路16及び増幅器12、17には温度特性がある。従って、温度に応じて図2に示した外部基準信号入力レベル[dBm]に対する検波電圧[V]の特性は変化する。そこで、このPLL装置1では既述のようにPLL装置1の各部の雰囲気温度を検出し、その検出温度が、常温範囲、第1の低温範囲、第2の低温範囲、第1の高温範囲、第2の高温範囲のいずれに属するかを判定する。ここでは第2の低温範囲<第1の低温範囲<常温範囲<第1の高温範囲<第2の高温範囲の順に温度が高いものとする。
予め設定した設定温度Td<検出温度であるときに第2の高温範囲、設定温度Tb<検出温度≦設定温度Tdであるときに第1の高温範囲とCPU41が判定する。また、設定温度Ta≦検出温度≦設定温度Tbであるときに常温範囲、設定温度Tc≦検出温度<設定温度Taであるときに第1の低温範囲、設定温度検出温度<Tcであるときに第2の低温範囲であるものとCPU41が判定する。
そして、メモリ43には常温範囲についてのHH、HL、LH、LL(これらをまとめて検波しきい値Vと記載する)と、第1の低温範囲、第1の高温範囲、第2の低温範囲、第2の高温範囲に夫々対応するオフセット値Va、Vb、Vc、Vdが記憶されている。CPU41は、検出温度が常温範囲に属すると判定した場合には検波しきい値Vに基づいて検波電圧の状態を判定し、判定に応じて固定電圧モード(A)と外部基準同期モード(B)との切り替えを行う。そして、CPU41は、検出温度が常温範囲に属すると判定した場合には検波しきい値Vと、検出温度に対応するオフセット値とから、その検出温度に対応するしきい値を設定し、このしきい値に基づいて検波電圧の状態を判定し、判定に応じて固定電圧モード(A)と外部基準同期モード(B)との切り替えを行う。このように温度に応じて検波しきい値を補正し、温度による検波電圧の変動を相殺して、モードの切り替えができるようになっている。
図3には前記常温範囲の検波しきい値Vを構成するLH、LLを示している。図4(a)(b)には夫々第1の高温範囲、第2の高温範囲のしきい値LH,LLを示しており、図5(a)(b)には夫々第1の低温範囲、第2の低温範囲のしきい値LH,LLを示している。これら図3〜図5ではLHを一点鎖線で、LLを点線で夫々表示しており、また実線のグラフ線により各温度範囲に含まれる所定の温度での検波電圧の温度特性を示している。また、図4、図5では比較のために常温範囲のLHを二点差線で示している。
第1の低温範囲では、前記常温範囲の検波しきい値V−オフセット値Vbが演算されて、補正された各HH、HL、LH、LLが設定される。第2の低温範囲では、前記常温範囲の検波しきい値V−オフセット値Vdが演算されて、補正された各HH、HL、LH、LLが設定される。第1の高温範囲では、常温範囲の検波しきい値V+オフセット値Vaが演算されて、補正された各HH、HL、LH、LLが設定される。第2の低温範囲では、前記常温範囲の検波しきい値V−オフセット値Vcが演算されて、補正された各HH、HL、LH、LLが設定される。図4(a)(b)及び図5(a)(b)では、図が煩雑になることを防ぐため、HH、HL、LH、LLのうち、代表してLHにオフセットがかけられて変動する様子を示しているが、他のHH、HL、LLについてもLHと同様にオフセットがかけられて変動する。
続いて、PLL装置1の動作について図6及び図7のフローチャートを参照しながら説明する。図6のフローは、検波電圧が上記のどのステータスにあるかをCPU21が決定するフローであり、図7のフローは、その決定されたステータスに応じたモードの切り替えを示したフローである。
PLL装置1を起動すると、CPU41は固定電圧モード(A)を選択するよう切替制御信号を選択スイッチ15に出力し(ステップS21)、選択スイッチ13は、固定電圧供給部23とループフィルタ32とを接続した状態となる。これにより、固定電圧供給部23から供給される固定電圧がループフィルタ32を介して電圧制御発振器15に入力され、電圧制御発振器15から信号が出力される(ステップS22)。
そして、温度センサ42の検出信号がCPU41に出力され、CPU41はPLL装置1の雰囲気温度が常温範囲、第1の低温範囲、第1の高温範囲、第2の低温範囲、第2の高温範囲のいずれに含まれるか判定を行う(ステップS1)。常温範囲と判定した場合には、検波しきい値Vを読み出し、検波しきい値Vの各HH、HL、LH、LLをしきい値として決定する(ステップS2)。
第2の高温範囲と判定した場合には、検波しきい値Vとオフセット値Vdとを読み出し、V−Vdを演算し、演算した各HH、HL、LH、LLをしきい値として決定する(ステップS3)。第1の高温範囲と判定した場合には、検波しきい値Vとオフセット値Vbとを読み出し、V−Vbを演算し、演算した各HH、HL、LH、LLをしきい値として決定する(ステップS4)。第1の高温範囲と判定した場合には、検波しきい値Vとオフセット値Vaとを読み出し、V+Vaを演算し、演算した各HH、HL、LH、LLをしきい値として決定する(ステップS5)。第2の高温範囲と判定した場合には、検波しきい値Vとオフセット値Vcとを読み出し、V+Vcを演算し、演算した各HH、HL、LH、LLをしきい値として決定する(ステップS6)。
また、外部基準信号が、検波回路16で検波され、増幅器17で増幅されて、CPU41に出力される。CPU41はその出力に基づき、外部基準信号の検波電圧のレベル(振幅レベル)を検出する(ステップS7)。続いて、決定したしきい値と検出した検波電圧のレベルとがLH≦検波電圧≦HLの関係にあるか否かを判定する(ステップS8)。
LH≦検波電圧≦HLの関係にあると判定した場合、検波電圧が適正範囲(ステータス2)にあると判定する(ステップS9)。LH≦検波電圧≦HLの関係にない、と判定した場合、続いて、決定したしきい値と検出した検波電圧のレベルとがHH<検波電圧の関係にあるか、または検波電圧<LLの関係にあるか否かを判定する(ステップS10)。HH<検波電圧の関係にあるか、または検波電圧<LLの関係にあると判定した場合には検波電圧が許容範囲に無い(ステータス3)と判定する(ステップS11)。HH<検波電圧の関係にも、または検波電圧<LLの関係にもない判定した場合には適正範囲ではないが許容範囲にある(ステータス1)と判定する。
このようなステータスの判定が行われると、CPU41はステータス2であるか否かを判定し(ステップS23)、ステータス2と判定したならCPU41は、外部基準同期モード(B)を実行するように切替制御信号を選択スイッチ15に出力し、位相比較器14からの信号がループフィルタ32に出力される(S24)。ステータス2ではないと判定した場合、固定電圧モード(A)を実行するように切替制御信号が選択スイッチ15に出力され、固定電圧がループフィルタ32に出力される。このような温度検出及び検波電圧のレベル検出は装置1の起動中は常時行われており、CPU41は上記のフローに従い、選択スイッチ15の切り替えを行う。
このPLL装置1によれば、過入力保護回路2を含む各部の温度特性を相殺するように温度に応じて検波しきい値Vを補正し、補正したしきい値と検波電圧のレベルとを比較して、固定モード(A)と外部基準同期モード(b)との切り替えを行っている。従って、外部基準信号の振幅レベルに応じて、正確にモードの切り替えを行うことができ、電圧制御発振器33を安定して発振制御できる。
なお、メモリ43には検出温度範囲毎に個別にオフセット値を格納する代わりに、例えば検出温度とオフセット値とを対応させた関係式が格納されていても良く、温度を検出すると、その関係式に基づいてオフセット値が演算され、そのオフセット値を用いてしきい値が補正されるようにしても良い。
また、上記の例では予備信号出力部を固定電圧供給部31として、一定の予備電圧が出力されるように構成したが、この予備電圧としては、パルス幅変調されたパルス電圧であってもよい。更にはまた外部基準信号の信号レベルが正常であるときに、位相差データを例えば予め設定した時間内で順次メモリに取り込み(先に取り込んだ位相差データは順次消去される)、選択スイッチ15を予備電圧側に切り替えたときに、当該位相差データの時系列データをサイクリックに読み出し、読み出したデータに対応する電圧を予備電圧出力部から出力するようにしてもよい。
上記の例では一つの温度センサ42により検波回路16及び過入力保護回路21が置かれる雰囲気の温度を検出しているが、互いに別体の第1の温度センサ、第2の温度センサを設け、検波回路16が置かれる雰囲気、過入力保護回路21が置かれる雰囲気の温度を夫々検出してもよい。その場合、メモリ43には第1の温度センサにより検出される上記の各温度範囲に対応する第1のオフセット値と、第2の温度センサにより検出される各温度範囲に対応する第2のオフセット値とが記憶される。これら第1及び第2のオフセット値により既述の常温範囲の検波しきい値Vが補正され、検波電圧の上限側しきい値と下限側しきい値とが決定されるようにしてもよい。第1の温度センサにより、検波回路16以外の検波電圧に影響を与える既述の装置各部の雰囲気を測定するようにしてもよい。
1 PLL装置
11 フィルタ
13 インバータ
15 選択スイッチ
16 検波回路
21 過入力保護回路
22、23 ダイオード
31 固定電圧供給部
33 電圧制御発振器
41 CPU
42 温度センサ
43 メモリ

Claims (3)

  1. 外部からの基準周波数信号の位相と電圧制御発振器から分周部を介して出力された周波数信号の位相との位相差を位相比較部にて取り出し、前記位相差に対応する制御電圧を制御電圧出力部を介して前記電圧制御発振器に供給するPLL装置において、
    前記位相差に対応する信号の代替用として、予め作成された予備信号を出力するための予備信号出力部と
    前記制御電圧出力部に供給される信号を位相比較部と予備信号供給部との間で切り替える切り替え部と、
    前記基準周波数信号の信号路とアースとの間に設けられ、当該基準周波数信号の振幅レベルを規制するために、ダイオードを逆並列に接続した保護回路と、
    この保護回路の雰囲気温度を検出する温度検出部と、
    外部からの前記基準周波数信号の振幅レベルを検出するレベル検出部と、
    前記ダイオードの温度特性により前記振幅レベルが変わることに対応するために、前記雰囲気温度と前記振幅レベルの上限側しきい値及び下限側しきい値とを対応付けて記憶される記憶部と、
    前記温度検出部の温度検出値に対応する、前記振幅レベルの上限側しきい値及び下限側しきい値を読み出し、前記レベル検出部にて検出された振幅レベルがこれらしきい値の範囲内に収まっているか否かを判断し、収まっていれば前記切り替え部を前記位相比較部側に切り替え、収まっていなければ前記切り替え部を前記予備信号出力部側に切り替える切り替え制御部と、を備えたことを特徴とするPLL装置。
  2. 前記レベル検出部の雰囲気温度を検出する温度検出部を設け、
    前記記憶部には、前記ダイオードの温度特性に加えてレベル検出部の温度特性により前記振幅レベルが変わることに対応するために、保護回路の雰囲気温度及びレベル検出部の雰囲気温度の組と、前記振幅レベルの上限側しきい値及び下限側しきい値と、を対応付けて記憶されることを特徴とする請求項1記載のPLL装置。
  3. 前記保護回路の雰囲気温度を検出する温度検出部は、前記レベル検出部の雰囲気温度を検出する温度検出部を兼用していることを特徴とする請求項2記載のPLL装置。
JP2010052250A 2010-03-09 2010-03-09 Pll装置 Active JP5027265B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010052250A JP5027265B2 (ja) 2010-03-09 2010-03-09 Pll装置
US12/931,779 US8115527B2 (en) 2010-03-09 2011-02-10 PLL apparatus
BRPI1100980-2A BRPI1100980A2 (pt) 2010-03-09 2011-03-03 aparelho pll
CN2011100588950A CN102195643B (zh) 2010-03-09 2011-03-09 Pll装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010052250A JP5027265B2 (ja) 2010-03-09 2010-03-09 Pll装置

Publications (2)

Publication Number Publication Date
JP2011188305A true JP2011188305A (ja) 2011-09-22
JP5027265B2 JP5027265B2 (ja) 2012-09-19

Family

ID=44559391

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010052250A Active JP5027265B2 (ja) 2010-03-09 2010-03-09 Pll装置

Country Status (4)

Country Link
US (1) US8115527B2 (ja)
JP (1) JP5027265B2 (ja)
CN (1) CN102195643B (ja)
BR (1) BRPI1100980A2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109474272A (zh) * 2017-09-07 2019-03-15 江汉大学 一种带同步信号输出的时域频率信号源
JP2019198025A (ja) * 2018-05-10 2019-11-14 三菱電機エンジニアリング株式会社 基準信号選択回路

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016072912A (ja) * 2014-10-01 2016-05-09 富士通株式会社 クロック信号生成装置の制御装置、クロック信号生成装置の制御方法、制御プログラム、及び、クロック信号生成装置
CN104811195B (zh) * 2015-05-26 2017-09-19 成都西蒙电子技术有限公司 一种频率校准装置及频率综合器
CN108092689B (zh) * 2018-01-30 2024-08-09 中国人民解放军陆军工程大学 一种参考源自动切换装置
US10693474B1 (en) 2019-02-14 2020-06-23 Infineon Technologies Ag PLL filter having a capacitive voltage divider

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS644117A (en) * 1987-06-26 1989-01-09 Hitachi Ltd Phase locked loop oscillator
JPH11308102A (ja) * 1998-04-20 1999-11-05 Nec Corp 位相同期回路
JP2009124600A (ja) * 2007-11-16 2009-06-04 Nippon Dempa Kogyo Co Ltd 発振周波数制御回路

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000201072A (ja) * 1999-01-06 2000-07-18 Nec Corp 温度補償vcoを用いたpll回路
JP3972091B2 (ja) * 2001-10-18 2007-09-05 株式会社ルネサステクノロジ 変調用半導体集積回路
JP2005303582A (ja) * 2004-04-09 2005-10-27 Matsushita Electric Ind Co Ltd Pllシンセサイザおよびpllシンセサイザ制御方法
JP2006025040A (ja) * 2004-07-06 2006-01-26 Murata Mfg Co Ltd Pllシンセサイザー
US7355464B2 (en) * 2005-05-09 2008-04-08 Micron Technology, Inc. Apparatus and method for controlling a delay- or phase-locked loop as a function of loop frequency
KR100693895B1 (ko) * 2005-08-16 2007-03-12 삼성전자주식회사 위상동기루프 회로를 구비한 클럭 체배기
JP4942990B2 (ja) * 2005-12-12 2012-05-30 パナソニック株式会社 半導体記憶装置
US7936203B2 (en) * 2006-02-08 2011-05-03 Micron Technology, Inc. Temperature compensation via power supply modification to produce a temperature-independent delay in an integrated circuit
JP2008016983A (ja) * 2006-07-04 2008-01-24 Renesas Technology Corp 無線lan集積回路装置と無線lanシステム
EP2187523A1 (en) * 2008-11-14 2010-05-19 Fujitsu Microelectronics Limited Phase-locked loop control circuitry
US8766736B2 (en) * 2010-02-01 2014-07-01 Tacettin Isik Methods of frequency versus temperature compensation of existing crystal oscillators
WO2011100475A1 (en) * 2010-02-10 2011-08-18 Maxlinear, Inc. Tcxo replacement for gps
US8781428B2 (en) * 2010-03-02 2014-07-15 Silicon Laboratories Inc. Frequency synthesizer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS644117A (en) * 1987-06-26 1989-01-09 Hitachi Ltd Phase locked loop oscillator
JPH11308102A (ja) * 1998-04-20 1999-11-05 Nec Corp 位相同期回路
JP2009124600A (ja) * 2007-11-16 2009-06-04 Nippon Dempa Kogyo Co Ltd 発振周波数制御回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109474272A (zh) * 2017-09-07 2019-03-15 江汉大学 一种带同步信号输出的时域频率信号源
JP2019198025A (ja) * 2018-05-10 2019-11-14 三菱電機エンジニアリング株式会社 基準信号選択回路
JP7128026B2 (ja) 2018-05-10 2022-08-30 三菱電機エンジニアリング株式会社 基準信号選択回路

Also Published As

Publication number Publication date
JP5027265B2 (ja) 2012-09-19
US20110221490A1 (en) 2011-09-15
CN102195643B (zh) 2013-09-25
US8115527B2 (en) 2012-02-14
CN102195643A (zh) 2011-09-21
BRPI1100980A2 (pt) 2012-08-07

Similar Documents

Publication Publication Date Title
JP5027265B2 (ja) Pll装置
US8013682B2 (en) Frequency synthesizer and method for controlling same
US7994867B2 (en) Oscillator control apparatus
KR101077730B1 (ko) 발진 주파수 제어 회로
JP4625494B2 (ja) 発振周波数制御回路
JP4355350B2 (ja) 発振周波数制御回路
US9154139B2 (en) Crystal controlled oscillator and oscillating device
US8237511B2 (en) Local oscillator and phase adjusting method for the same
WO2010104891A1 (en) Vco tuning with temperature compensation
JP2011040967A (ja) Pll回路
JPWO2010134287A1 (ja) Pll周波数シンセサイザ
JP5145398B2 (ja) 発振周波数制御回路
US8125284B2 (en) Temperature compensation method and apparatus for an output frequency signal based on successive approximation
US11829198B2 (en) Clock circuit portions
JP2017157921A (ja) 位相同期回路
JP2009212995A (ja) 位相同期発振回路
KR100861966B1 (ko) 위상고정루프의 이트륨발진기 안정화장치
KR20130052468A (ko) 전압 제어 발진기의 보상 회로, 전압 제어 발진기 및 전압 제어 발진기의 제어 방법
JP2013074604A (ja) 周波数シンセサイザ
JP2014082613A (ja) 半導体集積回路及びその制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120306

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120612

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120621

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150629

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5027265

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150629

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250