CN104811195B - 一种频率校准装置及频率综合器 - Google Patents

一种频率校准装置及频率综合器 Download PDF

Info

Publication number
CN104811195B
CN104811195B CN201510275459.7A CN201510275459A CN104811195B CN 104811195 B CN104811195 B CN 104811195B CN 201510275459 A CN201510275459 A CN 201510275459A CN 104811195 B CN104811195 B CN 104811195B
Authority
CN
China
Prior art keywords
frequency
crystal oscillator
output
built
reference signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510275459.7A
Other languages
English (en)
Other versions
CN104811195A (zh
Inventor
王崔州
张泉
杨晓东
吴洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Xi Meng Electron Technology Co Ltd
Original Assignee
Chengdu Xi Meng Electron Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Xi Meng Electron Technology Co Ltd filed Critical Chengdu Xi Meng Electron Technology Co Ltd
Priority to CN201510275459.7A priority Critical patent/CN104811195B/zh
Publication of CN104811195A publication Critical patent/CN104811195A/zh
Application granted granted Critical
Publication of CN104811195B publication Critical patent/CN104811195B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了一种频率校准装置,包括:输入端口,用于接收参考信号并输出;其中所述参考信号为经过频率准确度计量过的预定信号;锁相电路,用于接收所述输入端口输出的所述参考信号,将频率综合器的内置晶振的输出信号频率锁定到所述参考信号的频率。本发明的一种频率校准装置通过锁相的方式,只需要输入一个经过频率准确度计量过的预定信号到校准电路中便能完成晶振的频率校准,本装置成本低、使用方法简单、快速,使得校准工作能够高效的完成。

Description

一种频率校准装置及频率综合器
技术领域
本发明涉及微波领域,特别是涉及一种频率校准装置及频率综合器。
技术背景
随着电子设备的发展,电子系统对频率源提出了愈来愈高的要求,通过锁相技术得到高质量的微波频率综合发生器的微波锁相频率源技术也得到很大发展。
一般的锁相频率源均采用内置一个恒温晶振作为时钟基准,输出的微波频率信号采用锁相的方式与该基准相关,其频率是该基准频率的N倍(N为大于0的实数)。通过锁相方式获得的输出频率的准确度也等于时钟基准的频率准确度。当恒温晶振由于长期老化或者环境变化导致了频率发生漂移时,频率综合器的输出频率也会同时发生漂移,这时就需要对频率综合器进行频率校准。校准都是对频综的内置晶振进行的。通常采用两种方法,一是采用补偿的方法,二是通过对恒温晶振的频率进行测量,并调谐电压进行调节校准。
补偿的方法是通过对恒温晶振的长期老化数据进行测试统计,并拟合出其长期频率老化曲线,再根据晶振的运行时间对晶振调谐电压进行控制,通过已知的调谐电压和频率的对应关系,来计算补偿出正确的输出频率。
这种方法对恒温晶振的批量一致性要求很高。另外,恒温晶振的长期老化情况涉及到很多因数,包括晶体本身,封装形式,使用环境等,都是不可预计且各不相同的。因此按照一种曲线是不能完全预计和补偿其频率漂移,很可能对校准准确度产生影响。
测量的方法是通过高精度的频率计来直接对晶振输出频率进行测量,通过测量值与正确的频率值的差值,来手动或者自动调节晶振的调谐电压,使其回到正确的输出频率。
而这种方法成本较高,需要一台精度高的测试仪器,而且也需要搭建一个测试调节环境,使用麻烦、效率较低。
综上所述,现有的测试装置或方法无法同时达到校准准确度高、成本低、使用方便、使用效率高的目的。
发明内容
为了解决这些潜在问题,本发明的目的在于克服现有技术中所存在的上述不足,提供一种校准准确度较高 、成本低廉、使用简单、高效的频率校准装置及频率综合器。
为了实现上述发明目的,本发明采用的技术方案是:
一种频率校准装置,其特征在于,包括:
输入端口,用于接收参考信号并输出;其中所述参考信号为经过频率准确度计量过的预定信号;
锁相电路,用于接收所述输入端口输出的所述参考信号,将频率综合器的内置晶振的输出信号频率锁定到所述参考信号的频率。
进一步地,所述锁相电路包括鉴相器,所述鉴相器的输入端连接所述输入端口,所述鉴相器的输出端连接环路滤波器的输入端,所述环路滤波器的输出端连接所述内置晶振,所述内置晶振还通过分频器连接所述鉴相器;
所述分频器用于将所述内置晶振的输出信号频率降低N倍后输出到所述鉴相器中,其中N为正整数。
进一步地,所述参考信号的频率为5MHz、10MHz、50MHz、100MHz中个任一个频率值。
一种频率校准装置,还包括:
开关单元、MCU,
所述开关单元第一动端连接所述环路滤波器,第二动端连接所述MCU信号输出端,固定端连接所述内置晶振。
所述MCU信号接收端与所述环路滤波器的输出端连接,用于连续接收I个所述环路滤波器输出端输出的电压值,若所述电压值连续J次均相同,所述MCU存储所述连续J次均相同的电压值,作为锁定电压,其中,I≥5,4≤J≤I;
否则,所述MCU根据所述内置晶振的频率与所述参考信号的频率计算得到相应的N值,控制所述分频器改变N值,
如果所述任一个频率值均不能得到所述锁定电压,则所述MCU控制所述开关单元切换到所述第二动端。
优选的,所述开关单元为单刀双掷开关。
进一步地,当校准失败时,所述MCU信号输出端将存储的校准前的锁定电压施加到所述内置晶振上,用于恢复所述晶振的输出频率。
一种频率校准装置,还包括检波单元,所述检波单元输入端连接所述输入端口,输出端连接所述MCU,用于接收所述参考信号,将所述参考信号转换为检波电压输出;
所述MCU还用于接收所述检波电压信号,与预定的门限电压做比较,判断所述检波电压信号是否可以输入到所述锁相电路中,若是,则控制所述开关单元切换到所述第一动端。
所述MCU中存储有所述预定的门限电压。
本发明同时提供一种频率综合器,包括内置晶振,还包括所述的频率校准装置,用于校准所述内置晶振。
进一步地,所述频率综合器中的MCU在出厂时存储有出厂锁定电压,用于在初次开机时向所述内置晶振施加所述出厂锁定电压,所述出厂锁定电压值与所述内置晶振的输出频率相匹配。
与现有技术相比,本发明的有益效果
1、本发明的频率校准装置,通过使用锁相电路完成对晶振频率准确度的校准,达到校准准确度较高 、成本低廉的目的。
2、本发明的频率校准装置,锁相电路能够判断参考信号是否准确,能够自动调节N值,以适应频率不同的参考信号输入频率;在校准失败时,还能够及时恢复到校准前的状态,从而达到校准效率高、可靠性高的目的。
3、本发明的频率校准装置,加入检波电路,用于判断参考信号是否满足输入要求,从而达到对参考信号的筛选,进一步的提高了校准效率与校准准确度。
附图说明
图1是本发明实施例1的一种频率校准装置原理模块图。
图2是本发明实施例1的一种频率校准装置的电路结构图。
图3是本发明实施例2的一种频率校准装置原理模块图。
图4是本发明实施例2的一种频率校准装置的电路结构图。
图5是本发明实施例3的一种频率校准装置原理模块图。
图6是本发明实施例3的一种频率校准装置的电路结构图。
图7是本发明一个实施例4的一种频率校准装置的实施流程图。
具体实施方式
下面结合具体实施方式对本发明作进一步的详细描述。但不应将此理解为本发明上述主题的范围仅限于以下的实施例,凡基于本发明内容所实现的技术均属于本发明的范围。
实施例1:
图1所示为本发明实施例1示出的一种频率校准装置,包括:
输入端口1,用于接收参考信号并输出;其中所述参考信号为经过频率准确度计量过的预定信号;
锁相电路2,用于接收所述输入端口输出的所述参考信号,将频率综合器的内置晶振的输出信号频率锁定到所述参考信号的频率。
在一个实施例中,具体地,参看图2,所述锁相电路包括鉴相器21,所述鉴相器21的输入端连接所述输入端口1,所述鉴相器21的输出端连接环路滤波器22的输入端,所述环路滤波器22的输出端连接所述内置晶振3,所述内置晶振还通过分频器23连接所述鉴相器21;
所述分频器23用于将所述内置晶振3的输出信号频率降低N倍后输出到所述鉴相器21中,其中N为正整数。
装置工作时,参考信号输出到鉴相器中,内置晶振输出的信号经过分频器分频输出到鉴相器中,根据锁相环工作原理可知,经过一段时间后,内置晶振的输出频率就是参考信号频率的N倍了,即内置晶振的输出信号频率锁定到了所述参考信号的频率。
本发明的频率校准装置,通过使用锁相电路完成对晶振频率准确度的校准,达到校准准确度较高 、成本低廉的目的。
实施例2:
图3所示为本发明实施例2示出的一种频率校准装置,包括实施例1中的内容,还包括开关单元5、MCU4,
所述开关单元5第一动端连接所述环路滤波器22,第二动端连接所述MCU4信号输出端,固定端连接所述内置晶振3。
所述MCU4信号接收端与所述环路滤波器22的输出端连接,用于连续接收I个所述环路滤波器22输出端输出的电压值,若所述电压值连续J次均相同,所述MCU4存储所述连续J次均相同的电压值,作为锁定电压,其中,I≥5,4≤J≤I;
否则,所述MCU4根据所述内置晶振3的频率与所述参考信号的频率计算得到相应的N值,控制所述分频器23改变N值,
如果所述任一个频率值均不能得到所述锁定电压,则所述MCU4控制所述开关单元15切换到所述第二动端。
在一个实施例中,具体的,参看图4,所述开关单元5为单刀双掷开关。
在一个实施例中,具体的,参看图4,MCU4采用型号为8031F310的单片机,单片机根据工作流程进行条件判断,通过改变一位控制线的高低电平来控制单刀双掷开关向所述第一动端或所述第二动端进行切换。
在一个实施例中,具体的,参看图4,由于型号为8031F310的单片机没有自带A/D、D/A信号转换功能,因此需要外接A/D转换器与D/A转换器,所述A/D转换器7连接于所述MCU4与所述环路滤波器22之间,所述D/A转换器8连接于所述MCU4与所述内置晶振3之间,所述A/D转换器7与所述D/A转换器8分别与所述MCU4之间通过总线连接。
由于晶振都是窄带可调频率的,对应其调节电压一般为0~12V范围,根据锁相环原理,当环路锁定时,晶振的调谐电压是0~12V之间的一个固定电压。当不锁定时,调谐电压是0~12V的一个扫描电压,也就是调谐电压从0扫到12V,反复的扫描,形成锯齿波电压。此时,通过图2中的A/D转换器7对这个调谐电压进行采样检测5次,如果连续4次都是同一个电压值,那么说明环路已经锁定了,判断校准完成,MCU存储所述同一个电压值,作为所述锁定电压;如果连续多次采样的是不同的电压值,那么说明环路没有锁定。
具体地,所述参考信号的频率为5MHz、10MHz、50MHz、100MHz中个任一个频率值。
调节N值的过程是这样的:参考信号是一个比较标准的频率,就是5MHz、10MHz、50MHz、100MHz这4种频率,根据锁相环原理,输出频率=N*输入频率。由于晶振的输出频率是一个固定的非常窄带的频率(比如100M),对应不同的输入频率就必须要有不同的N值(20,10,2,1)才能保证环路锁定。所以通过判断环路锁定与否,来判断N值是否恰当,最多可以通过MCU4来改变4次N值,一次不行就换一个值,总有一个N值能使环路锁定。如果这4个值都不能锁定环路,那么说明该参考信号是错误的,MCU4可以报错,校准失败并终止。
当校准失败时,所述MCU4信号输出端将存储的校准前的锁定电压施加到所述内置晶振3上,用于恢复所述内置晶振3的输出频率到校准前的状态。
本发明的频率校准装置,锁相电路能够判断参考信号是否准确,能够自动调节N值,以适应频率不同的参考信号输入频率;在校准失败时,还能够及时恢复到校准前的状态,从而达到校准效率高、可靠性高的目的。
实施例3:
图5所示为本发明实施例3示出的一种频率校准装置,包括实施例2中的内容,还包括检波单元6,所述检波单元6输入端连接所述输入端口,输出端连接于所述MCU4,用于接收所述参考信号,将所述参考信号转换为检波电压输出;
所述MCU4还用于接收所述检波电压信号,与预设的门限电压做比较,判断所述检波电压信号是否可以输入到所述锁相电路2中,若是,则控制所述开关单元5切换到所述第一动端。
所述MCU4存储有所述预设的门限电压。
在一个实施例中,具体的,参看图6,所述检波器61输出端连接所述A/D转换器7输入端,由于参考信号一般是一个功率比较大的信号,有外部信号输入时,检波器61会有一个对应的检波电压输出,通过检波电压与一个门限电压做比较,如果检波电压大于门限电压,就说明有参考信号输入,MCU4判断这一条件满足时,控制开关单元5切换到第一动端,进入校准状态。如果检波电压小于门限电压,就说明没有参考信号输入,开关单元保持原状态(即处于第二动端)。
本发明的频率校准装置,检波电路,用于判断参考信号是否满足输入要求,从而达到对参考信号的筛选,进一步的提高了校准效率与校准准确度。
本发明同时提供一种频率综合器,包括内置晶振,还包括所述的频率校准装置,用于校准所述内置晶振。
所述频率综合器中的MCU在出厂时存储有出厂锁定电压,用于在初次开机时向所述内置晶振施加所述出厂锁定电压,所述出厂锁定电压值与所述内置晶振的输出频率相匹配。
实施例4:
图7是本发明实施例4中示出的一种频率校准方法,该方法的实现基于本发明所述的一种频率综合器。
具体实施如下:
频率综合器上电,单刀双掷开关处于第二动端,晶体振荡器接收MCU通过D/A转换器发送的锁定电压,晶体振荡器开始工作。
步骤1:检波器等待参考信号输入,当有参考信号输入时,检波器将所述参考信号转换为检波电压信号经过A/D转换器输出到MCU中。
步骤2:MCU根据输入的检波电压值与存储的门限电压值做对比,如果检波电压值小于门限电压值,则控制单刀双掷开关不动作,跳至步骤1;如果检波电压值大于门限电压值,则控制单刀双掷开关切换到第一动端。
步骤3,MCU每隔1秒读取1次校准电路输出的校准电压值,读取5次校准电路输出的校准电压值后,判断校准电压值是否连续4次或者连续5次均为同一电压值,若是,则MCU将此刻电压值作为锁定电压,并进行存储,同时等待参考信号撤出,当参考信号撤出后,单片机控制单刀双掷开关切换到第二动端,完成一次校准;若否,则跳至步骤4。
步骤4,MCU判断是否已经尝试完所有的N值(20,10,2,1中任一个),若否,控制分频器改变不同N值,跳至步骤3;若是,表明参考信号不正确,校准失败,MCU控制单刀双掷开关切换到第二动端,MCU将前一次的锁定电压输出并经D/A转换器输出到晶体振荡器上。
上面结合附图对本发明的具体实施方式进行了详细说明,但本发明并不限制于上述实施方式,在不脱离本申请的权利要求的精神和范围情况下,本领域的技术人员可以作出各种修改或改型。

Claims (6)

1.一种频率校准装置,其特征在于,包括:
输入端口,用于接收参考信号并输出;其中所述参考信号为经过频率准确度计量过的预定信号;
锁相电路,用于接收所述输入端口输出的所述参考信号,将频率综合器的内置晶振的输出信号频率锁定到所述参考信号的频率;
所述锁相电路包括鉴相器,所述鉴相器的输入端连接所述输入端口,所述鉴相器的输出端连接环路滤波器的输入端,所述环路滤波器的输出端连接所述内置晶振,所述内置晶振还通过分频器连接所述鉴相器;
所述分频器用于将所述内置晶振的输出信号频率降低N倍后输出到所述鉴相器中,其中N为正整数;
所述参考信号的频率为5MHz、10MHz、50MHz、100MHz中个任一个频率值;
所述装置还包括:
开关单元、MCU,
所述开关单元第一动端连接所述环路滤波器,第二动端连接所述MCU信号输出端,固定端连接所述内置晶振;
所述MCU信号接收端与所述环路滤波器的输出端连接,用于连续接收I个所述环路滤波器输出端输出的电压值,若所述电压值连续J次均相同,所述MCU存储所述连续J次均相同的电压值,作为锁定电压,其中,I≥5,4≤J≤I;
否则,所述MCU根据所述内置晶振的频率与所述参考信号的频率计算得到相应的N值,控制所述分频器改变N值,
如果所述5MHz、10MHz、50MHz、100MHz四个频率值均不能得到所述锁定电压,则所述MCU控制所述开关单元切换到所述第二动端。
2.根据权利要求1所述的一种频率校准装置,其特征在于,所述开关单元为单刀双掷开关。
3.根据权利要求1所述的一种频率校准装置,其特征在于,当校准失败时,所述MCU信号输出端将存储的校准前的锁定电压施加到所述内置晶振上,用于恢复所述晶振的输出频率。
4.根据权利要求2所述的一种频率校准装置,其特征在于,还包括检波单元,所述检波单元输入端连接所述输入端口,输出端连接所述MCU,用于接收所述参考信号,将所述参考信号转换为检波电压输出;
所述MCU还用于接收所述检波电压信号,与预定的门限电压做比较,判断所述检波电压信号是否可以输入到所述锁相电路中,若是,则控制所述开关单元切换到所述第一动端。
5.一种频率综合器,包括内置晶振,其特征在于,还包括如权利要求1-4任一项所述的频率校准装置,用于校准所述内置晶振。
6.根据权利要求5所述的一种频率综合器,所述频率综合器中的MCU在出厂时存储有出厂锁定电压,用于在初次开机时向所述内置晶振施加所述出厂锁定电压,所述出厂锁定电压值与所述内置晶振的输出频率相匹配。
CN201510275459.7A 2015-05-26 2015-05-26 一种频率校准装置及频率综合器 Active CN104811195B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510275459.7A CN104811195B (zh) 2015-05-26 2015-05-26 一种频率校准装置及频率综合器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510275459.7A CN104811195B (zh) 2015-05-26 2015-05-26 一种频率校准装置及频率综合器

Publications (2)

Publication Number Publication Date
CN104811195A CN104811195A (zh) 2015-07-29
CN104811195B true CN104811195B (zh) 2017-09-19

Family

ID=53695743

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510275459.7A Active CN104811195B (zh) 2015-05-26 2015-05-26 一种频率校准装置及频率综合器

Country Status (1)

Country Link
CN (1) CN104811195B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108761413B (zh) * 2018-05-22 2020-05-12 中国电子科技集团公司第四十一研究所 用于大功率rcs测试的射频开关保护装置及方法
CN112595890B (zh) * 2020-11-26 2024-04-02 成都恒晶科技有限公司 一种压控晶振频率测试系统及方案

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1574888A (zh) * 1997-10-29 2005-02-02 日本胜利株式会社 时钟生成装置
CN1859006A (zh) * 2005-10-21 2006-11-08 华为技术有限公司 一种模拟锁相环实现保持功能的系统和方法
CN101145837A (zh) * 2006-09-13 2008-03-19 中兴通讯股份有限公司 一种可自动恢复可用业务时钟的电路系统及方法
CN101645718A (zh) * 2008-08-07 2010-02-10 中兴通讯股份有限公司 时钟保持方法和装置
CN102195643A (zh) * 2010-03-09 2011-09-21 日本电波工业株式会社 Pll装置
US8760202B1 (en) * 2013-05-15 2014-06-24 Freescale Semiconductor, Inc. System for generating clock signal
CN204498107U (zh) * 2015-05-26 2015-07-22 成都西蒙电子技术有限公司 一种频率校准装置及频率综合器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1574888A (zh) * 1997-10-29 2005-02-02 日本胜利株式会社 时钟生成装置
CN1859006A (zh) * 2005-10-21 2006-11-08 华为技术有限公司 一种模拟锁相环实现保持功能的系统和方法
CN101145837A (zh) * 2006-09-13 2008-03-19 中兴通讯股份有限公司 一种可自动恢复可用业务时钟的电路系统及方法
CN101645718A (zh) * 2008-08-07 2010-02-10 中兴通讯股份有限公司 时钟保持方法和装置
CN102195643A (zh) * 2010-03-09 2011-09-21 日本电波工业株式会社 Pll装置
US8760202B1 (en) * 2013-05-15 2014-06-24 Freescale Semiconductor, Inc. System for generating clock signal
CN204498107U (zh) * 2015-05-26 2015-07-22 成都西蒙电子技术有限公司 一种频率校准装置及频率综合器

Also Published As

Publication number Publication date
CN104811195A (zh) 2015-07-29

Similar Documents

Publication Publication Date Title
US9738166B2 (en) Method for the contactless charging of a battery of an electric motor vehicle
CN104811195B (zh) 一种频率校准装置及频率综合器
WO2007062577A1 (fr) Boucle a phase asservie et methode d'amelioration de precision d'horloge
US11070218B2 (en) Real time counter-based method for the determination and measurement of frequency lock time in phase-locked loops
US6147475A (en) Prediction of harmonic distortion and application of power-factor correction in AC power systems
CN204498107U (zh) 一种频率校准装置及频率综合器
JP2002016557A (ja) 周波数変調無線信号を受信するための受信機構成及び受信機構成の受信ブランチを適合させテストする方法
US7705581B2 (en) Electronic device and method for on chip jitter measurement
CN104849547B (zh) 一种提高yto预置准确度的校准方法及校准系统
CN107860973B (zh) 一种应用于频谱分析仪的频响补偿方法及系统
US7259547B1 (en) System and method to use dynamic feedback of analog to digital converter sample rate to adaptively lock the sample rate to input frequency
CN106027044B (zh) 一种多环频率合成器预置频率自动校准系统及方法
CN107733369A (zh) 温度补偿晶体振荡器
CN105548932A (zh) 实现微波测试仪器近杂散自动校准的系统及方法
CN107515332B (zh) 一种基于频谱分析和同步采样的直流电能计量装置及方法
US8169211B2 (en) Method for verifying the bandwidth and phase of a digital power control system
RU2310874C1 (ru) Устройство для наблюдения и измерения амплитудно-частотных и фазочастотных характеристик четырехполюсников с преобразователем частоты
CN103326717A (zh) 一种铷钟扫描捕获辅助锁定方法
US10483991B2 (en) Semiconductor device and test method
US7627027B2 (en) Method for measuring locking time and frequency error in RF receiver
US8249137B2 (en) In-situ jitter tolerance testing for serial input output
US9654124B1 (en) Coherent signal source
JP2003018001A (ja) 位相ロック検出回路およびパワー測定装置
RU1799474C (ru) Анализатор спектра
CN103941214A (zh) 一种基于tdc的电子式互感器校验系统及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant