BRPI1100980A2

BRPI1100980A2 - aparelho pll

Info

Publication number: BRPI1100980A2
Application number: BRPI1100980-2A
Authority: BR
Inventors: Hiroki Kimura
Original assignee: Nihon Dempa Kogyo Co
Priority date: 2010-03-09
Filing date: 2011-03-03
Publication date: 2012-08-07
Also published as: CN102195643B; US8115527B2; CN102195643A; JP2011188305A; JP5027265B2; US20110221490A1

Abstract

APARELHO PLL. É apresentada uma arte para impedir uma operação instável devido à temperatura em um aparelho PLL, onde uma faixa adequada de um nível de amplitude de um sinal de frequência de referência externa é especificada, e uma tensão de controle é alimentada a um oscilador de tensão controlada, dependendo do nível de amplitude incidir, ou não, na faixa adequada. O aparelho PLL inclui: uma unidade de chaveamento comutando um sinal, que deve ser alimentado a uma unidade de saida da tensão de controle, entre um sinal de uma unidade comparadora de fases e um sinal pré-ajustado de uma unidade de saída do sinal pré-ajustado; um circuito de proteção previsto entre um trajeto de sinal de um sinal de frequência de referência e um aterramento, e tendo diodos, que são conectados em reverso paralelo, a fim de regular um nível de amplitude do sinal de frequência de referência; uma unidade detectora de temperatura detectando uma temperatura atmosférica do circuito de proteção; e uma unidade detectora de nível detectando o nível de amplitude do sinal de frequência de referência externa, e valores limite como referência para o chaveamento são definidos, de acordo com a temperatura detectada, se adaptando assim a uma variação no nível de amplitude, devido a uma característica de temperatura dos diodos.

Description

APARELHO PLL

Fundamentos da Invenção

1. Campo da invenção

A presente invenção se refere a um aparelho PLL, onde uma tensão de controle é alimentada a um oscilador de tensão controlada, de acordo com um nivel de amplitude de um sinal de freqüência de referência externa.

2. Descrição da Técnica Relacionada

Em estações base de comunicação móvel da próxima geração, transmissão digital terrestre e assim por diante, a precisão demandada de um sinal de freqüência de referência está se tornando maior. Para osciladores do sinal de freqüência de referência, um oscilador de freqüência de referência de césio, um oscilador de freqüência de referência de rubídio, um oscilador de freqüência sincrona de referência baseada em um sinal de GPS e semelhantes são usados em sistemas nos campos da transmissão e comunicação.

No entanto, visto que esses osciladores são geralmente caros, sinais de referência desses osciladores são distribuídos e usados como relógios de referência de várias espécies de sistemas de comunicação. Como um aparelho assim utilizando o sinal de referência (sinal de referência externa), para usá-lo em várias espécies de sistemas de comunicação, o presente inventor considerou um aparelho tendo a estrutura mostrada na fig. 8, por exemplo, e esse aparelho PLL 100 é divulgado no Documento de Patente 1. Componentes formando o aparelho PLL 100 serão descritos em uma modalidade da presente invenção e, portanto, sua descrição detalhada será aqui omitida.

Linhas gerais da operação do aparelho PLL 100 serão descritas. Um circuito detector 16 mede um nivel de amplitude (tensão de detecção) de um sinal de referência externa, e baseado na tensão de detecção, uma CPU 41 determina se o nivel do sinal de referência externa incide, ou não, numa faixa adequada. A seguir, que for determinado que o nivel de sinal incide na faixa adequada, uma chave seletora 15 é comutada, de modo que uma saida de sinal de um oscilador de tensão controlada 33 aos dispositivos (sinal de referência interna) seja sincronizada com o sinal de referência externa. Por outro lado, quando for determinado que o nivel de sinal está fora da faixa adequada, esse sincronismo não ocorre, e a chave seletora 15 é comutada, de modo que uma saida de uma unidade alimentadora de tensão fixa 31 seja alimentada ao oscilador de tensão controlada 33.

Uma faixa admissível do nível de entrada do sinal de referência externa varia, dependendo do usuário, de 0 dBm ± 3dB, em alguns casos, ou de 10 dBm ± 3 dB, em outros casos. Assim, existe uma demanda de que o aparelho PLL 100 seja projetado, de forma a permitir a entrada dos sinais de referência externa com uma ampla faixa de níveis, p. ex., variando de - 3 dBm a + 13 dBm. Uma solução possível para satisfazer a essa demanda pode ser a provisão de um circuito comutador de tensão, comutando uma tensão de entrada ao circuito detector 16 para uma faixa predeterminada. No entanto, a alimentação de sinais de referência externa nessa ampla faixa de níveis ao aparelho PLL 100 envolve uma alta probabilidade, de que um sinal de nível relativamente alto seja alimentado ao aparelho. Como resultado, uma tensão de entrada a um inversor 13 em um estágio precedente de um comparador de fases 14 se torna uma entrada excessiva excedendo a capacidade do amplificador 12, que envolve o risco de que o aparelho 100 não funcione.

Assim, o presente inventor considerou a provisão de um circuito protetor contra entrada excessiva 21, mostrado na fig. 9, entre um filtro 11 e o amplificador 12. Com o circuito protetor contra entrada excessiva 21 sendo previsto, uma corrente flui para os diodos 22, 23 incluídos no circuito protetor contra entrada excessiva 21, quando um sinal, tendo um nível de amplitude acima de um nível predeterminado, é emitido por uma fonte de oscilação 10 do sinal de referência externa, o que torna possível regular o nível de amplitude da entrada do sinal de freqüência para o inversor 13. A fig 10 (a) mostra um exemplo de uma entrada de forma de onda de tensão ao amplificador 12, quando o circuito protetor contra entrada excessiva 21 não for previsto, e a fig. 10(b) mostra um exemplo de uma entrada de forma de onda de tensão ao amplificador 12, quando o circuito protetor contra entrada excessiva 21 for previsto.

No entanto, os diodos 22, 23 incluídos no circuito protetor contra entrada excessiva 21 possuem características de temperatura, e suas tensões de ruptura variam de acordo com a temperatura, e de acordo com essa variação, uma característica de uma tensão de detecção também varia. Em termos concretos, mesmo sob o nível de entrada constante do sinal de referência externa do aparelho PLL 100, quando a temperatura se torna alta, uma grande quantidade de corrente flui para os diodos 22, 23 e, por conseguinte, a tensão de detecção diminui. A fig. 11 é um gráfico, mostrando como uma correlação entre o nível de entrada do sinal de referência externa e a tensão de detecção varia em cada temperatura. Quando a correlação entre o nível de entrada do sinal de referência externa e a tensão de detecção varia, assim, de acordo com a temperatura, a comutação para a unidade alimentadora de tensão fixa 31 ocorre, apesar do nível de amplitude do sinal de referência externa estar dentro da faixa admissível, ou a comutação para a unidade alimentadora de tensão fixa 31 não ocorre, apesar do nível de amplitude estar fora da faixa admissível. Sumário da Invenção

A presente invenção foi feita, de acordo com as circunstâncias acima, e seu objetivo é apresentar uma arte capaz de impedir uma operação instável, devido à temperatura em um aparelho PLL, onde uma faixa adequada de um nível de amplitude de um sinal de freqüência de referência externa é especificada, e uma tensão de controle é alimentada a um oscilador de tensão controlada, de acordo com a condição do nível de amplitude incidir, ou não, na faixa adequada.

Um aparelho PLL (circuito com fase bloqueada) da presente invenção é um aparelho PLL, onde uma diferença de fases entre uma fase de um sinal de freqüência de referência externa e uma fase de uma saída do sinal de freqüência de um oscilador de tensão controlada, através de uma unidade divisora de freqüências, é extraída em uma unidade comparadora de fases, e uma tensão de controle correspondente à diferença de fases é alimentada ao oscilador de tensão controlada através de uma unidade de saída da tensão de controle, o aparelho compreendendo:

unidade de saída do sinal pré-ajustado, emitindo um sinal pré-ajustado, previamente criado, como um substituto para o sinal correspondente à diferença de fases;

unidade de chaveamento comutando um sinal, que deve ser alimentado à unidade de saída da tensão de controle, entre o sinal da unidade comparadora de fases e o sinal pré-ajustado da unidade de saida do sinal pré-ajustado;

circuito de proteção previsto entre um trajeto de sinal do sinal de freqüência de referência e um aterramento, e tendo diodos, que são conectados em reverso paralelo, a fim de regular um nivel de amplitude do sinal de freqüência de referência;

unidade detectora de temperatura detectando uma temperatura atmosférica do circuito de proteção;

unidade detectora de nivel detectando o nivel de amplitude do sinal de freqüência de referência externa;

unidade de armazenamento, armazenando a temperatura atmosférica e um valor limite superior e um valor limite inferior do nivel de amplitude de maneira correlata, a fim de se adaptar a uma variação no nivel de amplitude, devido a uma característica de temperatura dos diodos; e

unidade controladora de chaveamento lendo o valor limite superior e o valor limite inferior do nível de amplitude, correspondente a um valor detector de temperatura da unidade detectora de temperatura, e determinação se o nível de amplitude detectado pela unidade detectora de nível incide numa faixa dos valores limite, para comutar a unidade de armazenamento para o lado da unidade comparadora de fases, quando o nível de amplitude incidir dentro da faixa, e para comutar a unidade de chaveamento para o lado da unidade de saída do sinal pré- ajustado, quando o nível de amplitude não incidir na faixa. Uma relação de divisão de freqüência da unidade divisora de freqüências pode ser "1" e, nesse caso, a unidade divisora de freqüências corresponde a um trajeto condutor.

0 aparelho pode ser estruturado, de forma que ele ainda inclua uma unidade detectora de temperatura, detectando uma temperatura atmosférica da unidade detectora de nível, onde a unidade de armazenamento armazena um ajuste da temperatura atmosférica do circuito de proteção e da temperatura atmosférica da unidade detectora de nível, e o valor limite superior e o valor limite inferior do nível de amplitude de maneira correlata, a fim de se adaptar a uma variação no nível de amplitude, devido a uma característica de temperatura da unidade detectora de nível, além da característica de temperatura dos diodos. Nesse caso, a unidade detectora de temperatura, detectando a temperatura atmosférica do circuito de proteção, serve como a unidade detectora de temperatura detectando a temperatura atmosférica da unidade detectora de nível.

No aparelho PLL da presente invenção, a temperatura atmosférica do circuito de proteção, no qual os diodos são conectados em reverso paralelo, é detectada e, de acordo com a temperatura atmosférica detectada, os valores limite, baseado nos quais é determinado se o nível de amplitude do sinal de freqüência de referência externa incide na sua faixa, são definidos. Isso permite a comutação de alta precisão, quer para o sinal correspondente à diferença de fases entre a fase do sinal de freqüência de referência e a fase de saida do sinal de freqüência do oscilador de tensão controlada, através da unidade divisora de freqüências, ou ao sinal pré-ajustado previamente criado, o que torna possível evitar um mau funcionamento da operação de chaveamento do aparelho, devido à temperatura.

Breve Descrição dos Desenhos

A fig. 1 é um diagrama de blocos de um aparelho PLL, de acordo com uma modalidade da presente invenção;

a fig. 2 é um gráfico, mostrando um traçado da detecção de nivel de um sinal de referência externa;

a fig. 3 é um gráfico, mostrando valores limite;

a fig. 4 (a) e a fig. 4 (b) são gráficos, mostrando variações nos valores limite;

a fig. 5 (a) e 5 (b) são gráficos, mostrando variações nos valores limite;

a fig. 6 é um fluxograma de um processo especificador de status, de acordo com uma característica de temperatura;

a fig. 7 é um fluxograma de um processo controlador de chaveamento da chave seletora;

a fig. 8 é um diagrama de blocos de um aparelho PLL, de acordo com uma modalidade convencional;

a fig. 9 é um diagrama de circuitos de um circuito de proteção contra entrada excessiva; a fig. 10 (a) e a fig. 10 (b) são gráficos usados para explicar operações do circuito de proteção contra entrada excessiva; e

a fig. 11 é um gráfico usado para explicar uma característica de temperatura de uma tensão de detecção.

Descrição Detalhada da Modalidade Preferida Um aparelho PLL 1, de acordo com uma modalidade da presente invenção, será descrito com referencia à fig. 1. O aparelho PLL 1 é conectado a uma fonte de oscilação do sinal de referência externa 10, e um sinal de freqüência de referência (REF externa) de, p. ex. , 10 MHz é emitido pela fonte de oscilação 10 a um filtro 11 incluído no aparelho PLL 1. Um nível de saída da fonte de oscilação do sinal de referência externa 10 é, p. ex., de -3 dBm a +13 dBm.

O filtro 11 filtra, p. ex., componentes harmônicos do sinal de referência externa (REF externa). Um circuito protetor contra entrada excessiva 21 é previsto em um estágio subsequente do filtro 11. O circuito protetor contra entrada excessiva 21 inclui os diodos 22, 23 conectados em paralelo, em direções invertidas entre si. Os diodos 22, 23 são aterrados, respectivamente, através dos resistores 24, 25, cada qual tendo uma função de ajustar um ponto operativo do diodo. Como descrito na Descrição da Técnica Relacionada, quando um nível de amplitude do sinal de referência externa da fonte de oscilação do sinal de referência externa 10 se torna alto, uma corrente flui para os diodos 22, 23, o que torna possível regular o nível de amplitude da saída de sinal para um estágio subsequente.

No estágio subsequente do circuito protetor contra entrada excessiva 21, um amplificador 12 é previsto. 0 amplificador 12 amplifica o sinal de saída do circuito protetor contra entrada excessiva 21, para emitir o sinal resultante a um inversor 13, e a um circuito detector 16 em estágio subsequente. 0 inversor 13 converte o sinal de entrada com uma onda senoidal em um sinal com uma onda retangular, e emite o sinal resultante a um comparador de fases previsto em seu estágio subsequente. 0 comparador de fases 14 compara as fases da saída de sinal do inversor 13 e de uma saída de sinal de freqüência dividido de um divisor de freqüências 34 descrito a seguir, e emite um sinal de diferença de fases correspondente a uma diferença de fases entre eles. Além disso, ao detectar um sincronismo (bloqueio) como resultado da comparação de fases do sinal de referência externa e do sinal de freqüência dividido, o comparador de fases 14 emite um sinal detector de bloqueio para uma CPU 41, e ao detectar falta de sincronismo (desbloqueio), o comparador de fases 14 emite um sinal detector de desbloqueio para a CPU 41.

0 aparelho PLL 1 inclui uma unidade alimentadora de tensão fixa 31 servindo como uma unidade de saída do sinal pré-ajustado, um filtro de circuito 32 servindo como uma unidade de saída da tensão de controle, uma chave seletora 15 servindo como uma unidade de chaveamento, e a CPU 41 servindo como uma unidade controladora de chaveamento. A chave seletora 15 comuta um destino de conexão do filtro de circuito 32 entre o comparador de fases 14 e a unidade alimentadora de tensão fixa 31, de acordo com um sinal controlador de chaveamento da CPU 41. De modo especifico, quando um sinal controlador de chaveamento selecionando um modo de sincronismo de referência externa (B), onde o comparador de fases 14 e o filtro de circuito 32 são conectados, e o sinal de referência externa é usado como base da operação (sinal de seleção do modo de sincronismo de referência externa) é emitido pela CPU 41, a chave seletora 15 conecta o comparador de fases 14 e o filtro de circuito 32. Por outro lado, quando um sinal controlador de chaveamento selecionando um modo de tensão fixa (A), onde a unidade alimentadora de tensão fixa 31 e o filtro de circuito 32 são conectados, e uma tensão fixa da unidade alimentadora de tensão fixa 31 é usada como base da operação (sinal seletor do modo de tensão fixa) é emitido pela CPU 41, a chave seletora 15 conecta a unidade alimentadora de tensão fixa 31 e o filtro de circuito 32.

A unidade alimentadora de tensão fixa 31 emite um sinal com uma tensão fixa ajustada, p. ex., por um resistor variável, como um substituto para o sinal da diferença de fases. O filtro de circuito 32 atenua uma tensão de saida do comparador de fases 14, isto é, uma tensão de controle, que deve ser alimentada a um oscilador de tensão controlada 33. Em um estágio subsequente do filtro de circuito 32, o oscilador de tensão controlada 33 é previsto, e o oscilador de tensão controlada 33 comuta uma freqüência, com base na tensão de controle do filtro de circuito 32, e oscila e emite um sinal com uma freqüência desejada (sinal de referência interna). Como acima descrito, devido ao chaveamento da chave seletora 15, o sinal alimentado pelo filtro de circuito 32 é comutado, de forma que a oscilação e a saida do oscilador de tensão controlada 33 sejam controladas. Como o oscilador de tensão controlada, um oscilador de cristal com tensão controlada (VCXO), um oscilador de cristal controlado em estufa, com tensão controlada (VC-OCXO), ou semelhante são usados. 0 divisor de freqüências (unidade divisora de freqüências) 34 é conectado ao oscilador de tensão controlada 33, e o divisor de freqüências 34 divide a freqüência da saida do sinal de referência interna do oscilador de tensão controlada 33, e emite o sinal resultante para o comparador de fases 14, como previamente descrito.

0 circuito detector 16, servindo como uma unidade detectora de nível, é previsto entre o amplificador 12 e o inversor 13, e um amplificador 17 é previsto em um estágio subsequente do circuito detector 16. 0 amplificador 17 é conectado à CPU 41 acima citada. O circuito detector 16 é um circuito que converte o sinal de saida do amplificador 12 em uma tensão de corrente continua, a fim de detectar um nível de amplitude do sinal de saída do amplificador 12. 0 amplificador 17 multiplica o sinal, tendo sido submetido à detecção no circuito detector 16, para emitir o sinal resultante à CPU 41. Com base na saída do sinal da tensão de detecção do amplificador 17, a CPU 41 detecta o nível de amplitude do sinal de referência externa.

O aparelho PLL 1 ainda inclui um sensor de temperatura 42. 0 sensor de temperatura 42 é previsto próximo ao circuito protetor contra entrada excessiva 21, ao filtro 11, ao circuito detector 16, e aos amplificadores 12, 17, que exercem influência sob uma característica de detecção, baseado em que o nível de amplitude do sinal de referência externa é detectado, e emite um sinal de detecção para a CPU 41, de acordo com a temperatura medida. Uma memória (unidade de armazenamento) 43 é conectada à CPU 41, e valores de ajuste da temperatura Ta, Tb, Tc, Td, baseado nos quais é determinado à qual faixa de temperaturas a temperatura detectada pertence, conforme serão mais tarde descritos, são armazenados na memória 43. Além disso, valores limite V (HH, HL, LH, LL) da tensão de detecção para uma faixa de temperaturas ambientes, que servem como referências para o chaveamento da chave seletora 15, e valores de decalagem (Va, Vb, Vc, Vd) para corrigir os valores limites de detecção V, de acordo com a temperatura detectada, são armazenados na memória 43.

Em seguida, um esboço do controle de chaveamento entre o modo de tensão fixa A, usando o sinal pré-ajustado da unidade alimentadora de tensão fixa 31, e o modo de referencia externa B, usando o sinal de referência externa, será descrito com referencia à fig. 2. A fig. 2 mostra uma linha gráfica 51 representando uma característica de uma tensão de detecção do nível de sinal de referência externa (tensão de detecção) [V], com relação a um nível de entrada [dBm] do sinal de referência externa para o aparelho PLL 1, em uma temperatura predeterminada, p. ex., em temperatura ambiente. Uma faixa adequada da tensão de detecção é ajustada para essa característica, de acordo com estímulos, experimentos e assim por diante.

Na faixa adequada, o modo de sincronismo da ref. externa (B) é adotado, e a saída do oscilador de tensão controlada 33 é sincronizada com a saída do sinal de referência externa. Fora da faixa adequada, o modo de tensão fixa (A) é adotado, e o chaveamento para a tensão fixa ocorre. 0 valor admissível do limite superior HH, o valor adequado do limite superior HL, o valor adequado do limite inferior LH, e o valor admissível do limite inferior LL, que são os valores limite como referencias para tal chaveamento de modos, são ajustados. Quando a tensão de detecção incidir numa faixa não inferior a LH, nem superior a HL, é determinado que a tensão de detecção incide na faixa adequada, e a operação no modo de sincronismo da ref. externa (B) é realizada.

Além disso, durante um período em que a tensão de detecção aumenta acima de HL para se tornar HH, e durante um período em que tensão de detecção diminui abaixo de LH para se tornar LL, o modo de sincronismo da ref. externa (B) é mantido. A seguir, quando a tensão de detecção exceder HH e quando a tensão de detecção se tornar inferior a LL, a CPU 41 determina que a tensão de detecção está fora da faixa adequada, e comuta o modo para o modo de tensão fixa (A).

Além disso, mesmo quando a tensão de detecção diminuir gradualmente para HH a partir de um valor superior a HH, o modo de tensão fixa (A) é mantido, e quando a tensão de detecção diminuir para HL, o modo é comutado para o modo de sincronismo da ref. externa (B). Além disso, mesmo quando a tensão de detecção aumentar gradualmente para LL a partir de um valor inferior a LL, o modo de tensão fixa (A) é mantido, e quando a tensão de detecção aumentar para LH, o modo é comutado para o sincronismo da ref. externa (B). Devido a esse controle de chaveamento do modo, o chaveamento entre o sincronismo da ref. externa (B) e o modo de tensão fixa (A), devido a uma variação na tensão de detecção próxima à faixa adequada, ocorre com freqüência, impedindo assim que a saída do aparelho PLL 1 se torne instável.

Um status, quando a tensão de detecção estiver dentro da faixa adequada (LH ≤ tensão de detecção ≤ HL) , como acima descrito, será chamado de Status 2. Além disso, um status de HH < a tensão de detecção e um status da tensão de detecção < LL, em cujos casos a tensão de detecção está fora da faixa admissível, será chamado de Status 3. Além disso, um status de LL ≤ a tensão de detecção < LH e um status de HL < a tensão de detecção ≤ HH, isto é, um status quando a tensão de detecção não estiver dentro da faixa adequada, mas estiver dentro da faixa admissível, será chamado de Status 1.

A propósito, como descrito na Descrição da Técnica Relacionada, os diodos 22, 23 incluídos no circuito protetor contra entrada excessiva 21, filtro 11, circuito detector 16, e amplificadores 12, 17 possuem características de temperatura. Assim, a característica da tensão de detecção [V], com relação ao nível de entrada do sinal de referência externa [dBm] mostrado na fig. 2, varia de acordo com a temperatura. Assim, como previamente descrito no aparelho PLL 1, as temperaturas atmosféricas destas unidades do aparelho PLL 1 são detectadas, e é determinado à qual faixa de temperaturas ambientes, a saber, uma primeira faixa de baixas temperaturas, uma segunda faixa de baixas temperaturas, uma primeira faixa de altas temperaturas, e uma segunda faixa de altas temperaturas, pertence cada uma das temperaturas detectadas. Aqui, a temperatura se torna maior na seqüência da segunda faixa de baixas temperaturas < primeira faixa de baixas temperaturas < faixa de temperaturas ambientes < primeira faixa de altas temperaturas < segunda faixa de altas temperaturas.

A CPU 41 determina que a temperatura está na segunda faixa de altas temperaturas, no caso da temperatura pré-ajustada Td < a temperatura detectada, e está na primeira faixa de altas temperaturas, no caso da temperatura ajustada Tb < a temperatura detectada ≤ a temperatura ajustada Td. Além disso, a CPU 41 determina que a temperatura está na faixa de temperaturas ambientes, no caso da temperatura ajustada Ta ≤ a temperatura detectada ≤ a temperatura ajustada Tb, está na primeira faixa de baixas temperaturas, no caso da temperatura ajustada Tc ≤ a temperatura detectada ≤ a temperatura ajustada Ta, e está na segunda faixa de baixas temperaturas, no caso da temperatura detectada ≤ a temperatura ajustada Tc.

Na memória 43, HH, HL, LH, e LL (elas serão coletivamente descritas como um valor limite de detecção V) para a faixa de temperaturas ambientes e os valores de decalagem Va, Vb, Vc, Vd, correspondentes à primeira faixa de baixas temperaturas, à primeira faixa de altas temperaturas, à segunda faixa de baixas temperaturas, e à segunda faixa de altas temperaturas, respectivamente, são armazenados. Ao determinar que a temperatura detectada pertence à faixa de temperaturas ambientes, a CPU 41 determina o status da tensão de detecção, baseado no valor limite de detecção B e comuta o modo para o modo de tensão fixa (A), ou para o sincronismo da ref. externa (B), de acordo com a determinação. Ao determinar que a temperatura detectada pertence à primeira faixa de baixas temperaturas, à primeira faixa de altas temperaturas, à segunda faixa de baixas temperaturas, ou à segunda faixa de altas temperaturas, a CPU 41 ajusta os valores limites correspondentes à temperatura detectada, de acordo com o valor limite de detecção Veo valor de decalagem correspondente à temperatura detectada, determina o status da tensão de detecção baseado nos valores limite, e comuta o modo para o modo de tensão fixa (A), ou para o sincronismo da ref. externa (B), de acordo com a determinação. Dessa maneira, na comutação do modo, é possível cancelar uma variação na tensão de detecção devido à temperatura, pela correção dos valores limites de detecção, de acordo com a temperatura.

A fig. 3 mostra LH e LL incluídos no valor limite de detecção V para a faixa de temperaturas ambientes. A fig. 4 (a) e a fig. 4 (b) mostram os valores limites LH e LL para a primeira faixa de altas temperaturas e aqueles para a segunda faixa de altas temperaturas, respectivamente, e a fig. 5 (a) e a fig. 5 (b) mostram os valores limites LH e LL para a primeira faixa de baixas temperaturas e aqueles para a segunda de baixas temperaturas, respectivamente. Na fig. 3 às figs. 5 (a), (b), a linha tracejada representa LH, e a linha pontilhada representa LL, e a linha gráfica cheia representa a característica de temperatura da tensão de detecção em uma temperatura predeterminada incluída em cada uma das faixas de temperatura. Além disso, nas figs. 4 (a), (b) e nas figs. 5(a), (b), LH para a faixa de temperaturas ambientes é mostrada pela linha pontilhada dupla, para fins de comparação.

Na primeira faixa de altas temperaturas, o valor limite de detecção V para a faixa de temperaturas ambientes - o valor de decalagem Vb é calculado, e os HH, HL, LH, e LL corrigidos são ajustados. Na segunda faixa de altas temperaturas, o valor limite de detecção V para a faixa de temperaturas ambientes - o valor de decalagem Vd é calculado, e os HH, HL, LH, e LL corrigidos são ajustados.

Na primeira faixa de baixas temperaturas, o valor limite de detecção V para a faixa de temperaturas ambientes + o valor de decalagem Va é calculado, e os HH, HL, LH, e LL corrigidos são ajustados. Na segunda faixa de baixas temperaturas, o valor limite de detecção V para a faixa de temperaturas ambientes + o valor de decalagem Vc é calculado, e os HH, HL, LH, e LL corrigidos são ajustados.

A fim de evitar a complicação do desenho, as figs. 4 (a), (b) e as figs. 5 (a), (b) mostram como LH, na qualidade de representante de HH, HL, LH, e LL, varia em função da decalagem, mas os outros HH, HL, e LL também variam em função da decalagem, da mesma forma que LH.

Em seguida, a operação do aparelho PLL 1 será descrita com referência aos fluxogramas das figs. 6 e 7. 0 fluxo na fig. 6 é um fluxo, onde a CPU 41 decide em qual dos status acima citados se encontra a tensão de detecção, e o fluxo na fig. 7 é um fluxo mostrando a comutação de modo, de acordo com o status decidido.

Após a ativação do aparelho PLL 1, a CPU 41 emite o sinal de controle de chaveamento para a chave seletora 15, de forma que o modo de tensão fixa (A) seja selecionado (Etapa S21), e a chave seletora 15 entre em um estado de conexão da unidade alimentadora de tensão fixa 31 e do filtro de circuito 32. Por conseguinte, a tensão fixa alimentada pela unidade alimentadora de tensão fixa 31 é fornecida ao oscilador de tensão controlada 33 através do filtro de circuito 32, e um sinal é emitido pelo oscilador de tensão controlada 33 (Etapa S22).

A seguir, o sinal de detecção do sensor de temperatura 42 é emitido para a CPU 41, e a CPU 41 determina à qual da faixa de temperaturas ambientes, ou seja, a primeira faixa de baixas temperaturas, a primeira faixa de altas temperaturas, a segunda faixa de baixas temperaturas, e a segunda faixa de altas temperaturas, pertence a temperatura atmosférica do aparelho PLL 1 (Etapa S1). Quando for determinado que a temperatura atmosférica incide na faixa de temperaturas ambientes, o valor limite de detecção V é lido, e HH, HL, LH, e LL do valor limite de detecção V são decididos como os valores limites (Etapa S2).

Quando for determinado que a temperatura atmosférica incide na segunda faixa de altas temperaturas, o valor limite de detecção Veo valor de decalagem Vd são lidos, V - Vd é calculado, e os HH, HL, LH, LL calculados são decididos como os valores limites (Etapa S3). Quando for determinado que a temperatura atmosférica incide na primeira faixa de altas temperaturas, o valor limite de detecção Veo valor de decalagem Vd são lidos, V - Vd é calculado, e os HH, HL, LH, LL calculados são decididos como os valores limites (Etapa S4). Quando for determinado que a temperatura atmosférica incide na primeira faixa de baixas temperaturas, o valor limite de detecção V e o valor de decalagem Va são lidos, V - Va é calculado, e os HH, HL, LH, LL calculados são decididos como os valores limites (Etapa S5). Quando for determinado que a temperatura atmosférica incide na segunda faixa de baixas temperaturas, o valor limite de detecção Veo valor de decalagem Vc são lidos, V + Vc é calculado, e os HH, HL, LH, LL calculados são decididos como os valores limites (Etapa S6). Além disso, o sinal de referência externa é submetido à detecção no circuito detector 16, e o sinal resultante é amplificado pelo amplificador 17, que emite o sinal amplificado para a CPU 41. Baseado nessa saida, a CPU 41 detecta o nivel (nivel de amplitude) da tensão de detecção do sinal de referência externa (Etapa S7). Em seguida, é determinado se os valores limites decididos e o nivel detectado da tensão de detecção estão na relação de LH ≤ a tensão de detecção ≤ HL (Etapa S8).

Quando for determinado que a relação de LH ≤ a tensão de detecção ≤ HL se mantém, é determinado que a tensão de detecção está na faixa adequada (Status 2) (Etapa S9). Quando for determinado que a relação de LH ≤ a tensão de detecção ≤ HL não se mantém, é a seguir determinado se a relação entre os valores limites decididos e o nivel detectado da tensão de detecção é HH < a tensão de detecção, ou a tensão de detecção < LL (Etapa S10). Quando for determinado que a relação de HH < a tensão de detecção se mantém, ou a relação da tensão de detecção < LL se mantém, é determinado que a tensão de detecção não está na faixa admissível (Status 3) (Etapa Sll). Quando for determinado que, nem a relação de HH < a tensão de detecção, nem a relação da tensão de detecção < LL se mantém, é determinado que a tensão de detecção está na faixa admissível, embora não na faixa adequada (Status 1). Após tal determinação do status, a CPU 41 determina se a tensão de detecção está, ou não, no Status 2 (Etapa S23), e ao determinar que a tensão de detecção está no Status 2, a CPU 41 emite o sinal controlador de chaveamento para a chave seletora 15, de forma que o sincronismo da ref. externa (B) seja executado, e o sinal do comparador de fases 14 seja emitido ao filtro de circuito 32 (S24) . Quando for determinado, que a tensão de detecção não está no Status 2, o sinal controlador de chaveamento é emitido para a chave seletora 15, de forma que o modo de tensão fixa (A) seja executado, e a tensão fixa seja emitida para o filtro de circuito 32. Tal detecção de temperatura e detecção de nivel da tensão de detecção são constantemente realizadas durante a ativação do aparelho 1, e a CPU 41 realiza o chaveamento da chave seletora 15, de acordo com o fluxo acima descrito.

De acordo com o aparelho PLL 1, o valor limite de detecção V é corrigido, de acordo com a temperatura, de forma que as características de temperatura das respectivas unidades, incluindo o circuito protetor contra entrada excessiva 2, sejam canceladas, os valores limites corrigidos e o nível da tensão de detecção sejam comparados, e o modo seja comutado entre o modo fixo (A) e o sincronismo da ref. externa (B). Assim, é possível comutar o modo com precisão, de acordo com o nível de amplitude do sinal de referência externa, o que permite o controle de oscilação estável do oscilador de tensão controlada 33.

A propósito, a memória 43 pode armazenar, p. ex. , uma expressão relacionai referente à temperatura detectada e ao valor da decalagem, ao invés de armazenar os valores de decalagem para as respectivas faixas de temperatura detectadas, e quando a temperatura for detectada, o valor da decalagem pode ser calculado com base na expressão relacional, e o valor limite pode ser corrigido, usando o valor da decalagem.

Além disso, no exemplo acima descrito, a unidade de saida do sinal pré-ajustado é estruturada como a unidade alimentadora de tensão fixa 31, para emitir a tensão pré- ajustada fixa, mas a tensão pré-ajustada pode ser uma tensão de pulso, cuja amplitude de pulso é modulada. Outra possível estrutura pode ser recuperar, em seqüência, os dados de diferença de fases durante, p. ex., um tempo pré- ajustado, quando o nivel de sinal do sinal de referência externa estiver normal (os dados da diferença de fases previamente recuperados são apagados em seqüência), ler em ciclos os dados em séries temporais dos dados da diferença de fases, quando a chave seletora 15 for comutada para o lado da tensão pré-ajustada, e emitir uma tensão correspondente aos dados lidos pela unidade de saída da tensão pré-ajustada. No exemplo acima descrito, o sensor de temperatura unitário 42 detecta as temperaturas das atmosferas, em que o circuito detector 16 e o circuito protetor contra entrada excessiva 21 são colocados, mas um primeiro sensor de temperatura e segundo sensor de temperatura distintos podem ser previstos, para detectar a temperatura da atmosfera, em que o circuito detector 16 é colocado, e a temperatura da atmosfera, em que o circuito protetor contra entrada excessiva 21 é colocado, respectivamente. Nesse caso, um primeiro valor da decalagem correspondente a cada uma das faixas de temperatura acima citadas, detectado pelo primeiro sensor de temperatura, e um segundo valor da decalagem correspondente a cada uma das faixas de temperatura, detectado pelo segundo sensor de temperatura, são armazenados na memória 43. 0 valor limite superior e o valor limite inferior da tensão de detecção podem ser decididos, por correção do valor limite de detecção V acima citado para a faixa de temperaturas ambientes, através desses primeiro e segundo valores de decalagem. O primeiro sensor de temperatura pode medir as temperaturas das atmosferas das unidades acima citadas do aparelho, que influenciam na tensão de detecção, exceto o circuito de detecção 16.

Claims

1. APARELHO PLL, caracterizado pelo fato de uma diferença de fases entre uma fase de um sinal de freqüência de referência externa e uma fase de uma saída do sinal de freqüência de um oscilador de tensão controlada, através de uma unidade divisora de freqüências, ser extraída em uma unidade comparadora de fases, e de uma tensão de controle correspondente à diferença de fases ser alimentada ao oscilador de tensão controlada através de uma unidade de saída da tensão de controle, o aparelho compreendendo: unidade de saída do sinal pré-ajustado, emitindo um sinal pré-ajustado, previamente criado, como um substituto para o sinal correspondente à diferença de fases; unidade de chaveamento comutando um sinal, que deve ser alimentado à unidade de saída da tensão de controle, entre um sinal da unidade comparadora de fases e o sinal pré-ajustado da unidade de saída do sinal pré- ajustado; circuito de proteção previsto entre um trajeto de sinal do sinal de freqüência de referência e um aterramento, e tendo diodos, que são conectados em reverso paralelo, a fim de regular um nível de amplitude do sinal de freqüência de referência; unidade detectora de temperatura detectando uma temperatura atmosférica do circuito de proteção; unidade detectora de nível detectando o nível de amplitude do sinal de freqüência de referência externa; unidade de armazenamento armazenando a temperatura atmosférica e um valor limite superior e um valor limite inferior do nível de amplitude de maneira correlata, a fim de se adaptar a uma variação no nível de amplitude, devido a uma característica de temperatura dos diodos; e unidade controladora de chaveamento lendo o valor limite superior e o valor limite inferior do nível de amplitude, correspondente a um valor detector de temperatura da unidade detectora de temperatura, e determinação se o nível de amplitude detectado pela unidade detectora de nível incide numa faixa dos valores limite, para comutar a unidade de armazenamento para o lado da unidade comparadora de fases, quando o nível de amplitude incidir dentro da faixa, e para comutar a unidade de chaveamento para o lado da unidade de saída do sinal pré- ajustado, quando o nível de amplitude não incidir na faixa.

2. Aparelho PLL, de acordo com a reivindicação 1, caracterizado pelo fato de ainda compreender: unidade detectora de temperatura detectando uma temperatura atmosférica da unidade detectora de nível, onde a unidade de armazenamento armazena um ajuste da temperatura atmosférica do circuito de proteção e da temperatura atmosférica da unidade detectora de nível, e o valor limite superior e o valor limite inferior do nivel de amplitude de maneira correlata, a fim de se adaptar a uma variação no nivel de amplitude, devido a uma característica de temperatura da unidade detectora de nível, além da característica de temperatura dos diodos.

3. Aparelho PLL, de acordo com a reivindicação 2, caracterizado pelo fato da unidade detectora de temperatura detectando a temperatura atmosférica do circuito de proteção servir como a unidade detectora de temperatura detectando a temperatura atmosférica da unidade detectora de nível.