JP6045961B2 - 水晶発振器及び発振装置 - Google Patents

Description

本発明は、水晶振動子が置かれる雰囲気の温度を検出し、温度の検出結果に基づいて加熱部を制御して前記雰囲気の温度を一定にする水晶発振器及びこの水晶発振器を用いた発振装置に関する。

水晶発振器は、極めて高い周波数安定度が要求されるアプリケーションに組み込まれる場合には、通常ＯＣＸＯ（oven controlled crystal oscillator）が一般的に用いられている。ＯＣＸＯにおける温度制御は、サーミスタを温度検出器として用い、オペアンプ、抵抗、コンデンサなどのディスクリート部品を用いて構成されていたが、アナログ部品の個々のばらつきや経年変化により、例えば±２０ｍ℃もの温度制御を行うことはできなかった。

しかしながら基地局や中継局などにおいて、極めて高い安定度のクロック信号を安価に用いることが要求されており、このため従来のＯＣＸＯでは対応が困難な状況が予想される。
特許文献１には、２つの水晶振動子の発振周波数差に応じた値を温度検出値として捉え、この温度検出値により発振装置の設定周波数を補正するＴＣＸＯ（Temperature Compensated Crystal Oscillator）が記載されている。この手法は、温度検出に基づいて発振周波数を補正するＴＣＸＯ（temperature compensated crystal oscillator）に関するものであり、ＯＣＸＯに関するものではない。

特開２０１２−１７００５０号公報

本発明はこのような事情の下になされたものであり、その目的は、水晶振動子が置かれる雰囲気の温度を検出し、温度の検出結果に基づいて加熱部を制御して前記雰囲気の温度を一定にする水晶発振器（ＯＣＸＯ）において、周波数の安定度の高い発振出力を得ることができ、しかも水晶振動子の歩留まりの低下を抑えることができる技術を提供することにある。

本発明の水晶発振器は、
発振器出力用の水晶振動子に接続された発振器出力用の発振回路と、
温度検出用の第１の水晶振動子及び第２の水晶振動子に夫々接続された第１の発振回路及び第２の発振回路と、
前記各水晶振動子が置かれる雰囲気の温度の一定化を図るための加熱部と、
第１の発振回路の発振周波数をｆ１、基準温度における第１の発振回路の発振周波数をｆ１ｒ、第２の発振回路の発振周波数をｆ２、基準温度における第２の発振回路の発振周波数をｆ２ｒとすると、
前記ｆ１とｆ２との一方により他方をラッチしたタイミングでパルスを出力するパルス作成部と、前記パルスの列に基づいてＰＬＬにより、ｆ１とｆ１ｒとの差分に対応する値と、ｆ２とｆ２ｒとの差分に対応する値と、の差分値に対応する直流電圧を温度検出値として求める周波数差検出部と、
水晶振動子が置かれる雰囲気の温度の温度設定値と前記温度検出値との偏差分を取り出す加算部と、
この加算部にて取り出された偏差分に基づいて前記加熱部に供給される電力を制御する加熱電力制御用の回路部と、
前記パルスの列における設定時間内の周波数が検出範囲内、高温側の検出範囲外及び低温側の検出範囲外のいずれに含まれるかを判定する判定部と、
前記パルスの列における設定時間内の周波数が高温側の検出範囲外にあれば、前記加熱部に供給される電力が前記検出範囲内における供給電力よりも小さくなる制御信号を選択し、低温側の検出範囲外にあれば、前記加熱部に供給される電力が事前に設定された大きさとなる制御信号を選択するための信号選択部と、を備えたことを特徴とする。

本発明は、水晶振動子が置かれる雰囲気の温度を検出し、温度の検出結果に基づいて加熱部を制御して前記雰囲気の温度を一定にする水晶発振器（ＯＣＸＯ）であって、２つの水晶振動子の発振周波数の差分に対応する値を温度検出値として取り扱う装置を対象としている。そして一方の水晶振動子の発振周波数を他方の水晶振動子の発振周波数によりラッチして得られたパルスの列をＰＬＬに取り込んで温度検出値を生成している。このような回路において、前記パルスの列の設定時間における周波数がＰＬＬに引き込めるか否かを判定し、パルスの列における設定時間内の周波数が高温側の検出範囲外にあれば、加熱部に供給される電力を例えばゼロとし、低温側の検出範囲外にあれば、前記電力を例えば最大値にしている。

従って、温度検出値が不定値になると正常なヒータ制御が行われなくなるという課題を解決でき、周波数の安定度の高い発振出力を得ることができる。このことは、第１の水晶振動子及び第２の水晶振動子の各々に対する周波数−温度特性の要求を緩和できることにつながり、結果として水晶振動子の歩留まりの低下が抑えられる。

本発明の実施形態の全体構成を示すブロック図である。 本発明の実施形態の一部を示すブロック図である。 図２に示す一部の出力の波形図である。 図２に示す、ＤＤＳ回路部を含むループにおいてロックしていない状態を模式的に示す各部の波形図である。 図２に示す、ＤＤＳ回路部を含むループにおいてロックしている状態を模式的に示す各部の波形図である。 上記の実施形態に対応する実際の装置について前記ループにおける各部の波形図である。 第１の発振回路の周波数ｆ１及び第２の発振回路の周波数ｆ２と温度との関係を示す周波数温度特性図である。 ｆ１の変化率及びｆ２の変化率の各々を基準温度における値で正規化した値と温度との関係を示す周波数温度特性図である。 図８に示すＯＳＣ１とＯＳＣ２との差分と温度との関係を示す周波数温度特性図である。 周波数差検出部のディジタル出力値と温度との関係を示す特性図である。 加熱部をなすヒータ回路を示す回路図である。 上記実施形態にかかる発振装置の構造を示す概略縦断側面図である。 第１の水晶振動子及び第２の水晶振動子の各周波数温度特性の一例を示す特性図である。 第１の水晶振動子及び第２の水晶振動子の各周波数温度特性の一例を示す特性図である。 周波数検出部のＰＬＬに入力される信号に対応する値と、ＰＬＬから取り出されるディジタル値との対応関係を示すグラフ、及び前記グラフとヒータ制御との関係を示す説明図である。 検出範囲外判定部の詳細を示す回路図である。 前記ＰＬＬに挿入された論理回路を示す回路図である。 図１６に示す検出範囲外判定部の各部の信号または値を示すタイムチャート図である。

[実施形態の概要]
本発明の実施形態の詳細を説明する前に、この実施形態の概略を簡単に述べておく。図１にて符号２００にて示す部分は、この明細書では制御回路部と呼ぶが、実際には一般的にＰＬＬを利用した発振機能を有する回路である。符号２０１はＰＬＬに用いられるリファレンス信号を出力するＤＤＳ（Direct Digital Synthesizer）である。
このＤＤＳを動作させるためのクロック信号は、図１にて符号１で示す第１の発振回路の発振出力が用いられる。従って結果として電圧制御発振器１００からの出力（この出力がこの例では製品である発振出力に相当する）を安定させるためには、前記クロック信号を安定させることが必要である。

そこで、第１の発振回路１の発振出力を安定させるために、ヒータ回路５を用いて水晶振動子１０の雰囲気温度を一定化するようにしている。ヒータ回路５の発熱量を制御するための温度検出信号としては、２つの水晶振動子１０及び２０の発振周波数の差分に相当する値とが温度との関係を事前に把握しておくことで、この差分に相当する値を用いている。

前記発振周波数の差分に相当する値については後述するが、用語の煩雑さを避けるために、この値を求める部分を周波数差検出部３という用語を用いている。なお、この実施形態では、温度検出信号に相当する周波数差検出部３の出力ΔＦを、ヒータ回路５の制御に用いるだけにとどまらず、電圧制御発振器１００の出力周波数の設定値に相当する周波数設定値の補正に利用している。前記周波数設定値はコンピュータがメモリ３０内のデータを読み出して出力される。従って、この実施形態の発振装置は、ＯＣＸＯの機能とＴＣＸＯの機能とを備えていることになる。なお、本発明は、ＴＣＸＯの機能を備えていない場合にも適用できる。

そしてこの実施形態は、周波数差検出部３にて温度検出信号に相当する既述のΔＦを生成するにあたり、第１の発振回路１の発振周波数と第２の発振回路２の発振周波数との差が周波数差検出部３における検出範囲に入っているか否かを判定して、適切な対応をとる回路部分を備えている。この回路部分は、図１では検出範囲外判定部５及びセレクタ７に相当する。

[実施形態の全体説明]
次に本発明の実施形態の全体を詳しく説明する。図１は本発明の実施形態にかかる水晶発振器を適用して構成した発振装置の全体を示すブロック図である。この発振装置は、設定された周波数の周波数信号を出力する周波数シンセサイザとして構成され、水晶振動子を用いた電圧制御発振器１００と、この電圧制御発振器１００におけるＰＬＬを構成する制御回路部２００と、前記ＰＬＬの参照信号を生成するためのＤＤＳ２０１を動作させるためのクロック信号を生成する水晶発振器（符号は付していない）と、この水晶発振器における水晶振動子１０、２０の置かれる雰囲気の温度を調整するための加熱部であるヒータ５と、を備えている。

またこの発振装置は、制御回路部２００に入力される基準クロックの温度補償を行う温度補償部も備えている。温度補償部については符号を付していないが、図１における制御回路部２００よりも左側部分に相当し、前記ヒータ５を制御するための回路部分と共用化している。
制御回路部２００は、ＤＤＳ回路部２０１から出力するリファレンス（参照用）クロックと、電圧制御発振器１００の出力を分周器２０４で分周したクロックの位相とを位相周波数比較部２０５にて比較し、その比較結果である位相差がチャージポンプ２０４によりアナログ化される。アナログ化された信号はループフィルタ２０６に入力され、ＰＬＬ（Phase locked loop）が安定するように制御される。従って制御回路部２００は、ＰＬＬ部であると言うこともできる。ここでＤＤＳ回路部２０１は、後述の第１の発振回路１から出力される周波数信号を基準クロックとして用い、目的とする周波数の信号を出力するための周波数データ（ディジタル値）が入力されている。

しかし前記基準クロックの周波数が温度特性をもっているため、この温度特性をキャンセルするためにＤＤＳ回路部２０１に入力される前記周波数データに後述の周波数補正値に対応する信号を加算部６０にて加算している。ＤＤＳ回路部２０１に入力される周波数データを補正することで、基準クロックの温度特性変動分に基づくＤＤＳ回路部２０１の出力周波数の温度変動分がキャンセルされ、結果として温度変動に対して参照用クロックの周波数が安定し、以って電圧制御発振器１００からの出力周波数が安定することになる。

この実施の形態は、以下に述べるように基準クロックを作成する水晶発振器がＯＣＸＯとして構成されており、このため基準クロックの周波数は安定しているので、当該基準クロックの温度特性は見えてこないといえる。しかしヒータの不具合などが起こったときには、基準クロックの温度特性変動分に基づくＤＤＳ回路部２０１の出力周波数の温度変動分を補償するように構成しておくことにより、極めて信頼性の高い周波数シンセサイザを構成することができる利点がある。

次に本発明の水晶発振器に相当するＯＣＸＯの部分について説明する。この水晶発振器は、第１の水晶振動子１０及び第２の水晶振動子２０を備えており、これら第１の水晶振動子１０及び第２の水晶振動子２０は、共通の水晶片Ｘｂを用いて構成されている。即ち例えば短冊状の水晶片Ｘｂの領域を長さ方向に２分割し、各分割領域（振動領域）の表裏両面に励振用の電極を設ける。従って一方の分割領域と一対の電極１１、１２とにより第１の水晶振動子１０が構成され、他方の分割領域と一対の電極２１、２２とにより第２の水晶振動子２０が構成される。このため第１の水晶振動子１０及び第２の水晶振動子２０は熱的に結合されたものということができる。水晶片Ｘｂとしてはこの例ではＡＴカットが用いられている。

第１の水晶振動子１０及び第２の水晶振動子２０には夫々第１の発振回路１及び第２の発振回路２が接続されている。これら発振回路１、２の出力は、いずれについても例えば水晶振動子１０、２０のオーバートーン（高調波）であってもよいし、基本波であってもよい。オーバートーンの出力を得る場合には、例えば水晶振動子と増幅器とからなる発振ループ内にオーバートーンの同調回路を設けて、発振ループをオーバートーンで発振させてもよい。あるいは発振ループについては基本波で発振させ、発振段の後段、例えばコルピッツ回路の一部である増幅器の後段にＣ級増幅器を設けてこのＣ級増幅器により基本波を歪ませると共にＣ級増幅器の後段にオーバートーンに同調する同調回路を設けて、結果として発振回路１、２からいずれも例えば３次オーバートーンの発振周波数を出力するようにしてもよい。

ここで便宜上、第１の発振回路１から周波数ｆ１の周波数信号が出力され、第２の発振回路２から周波数ｆ２の周波数信号が出力されるものとすると、周波数ｆ１の周波数信号は、前記制御回路部２００に基準クロックとして供給される。３は周波数差検出部であり、この周波数差検出部３は概略的な言い方をすれば、ｆ１とｆ２との差分と、Δｆｒとの差分である、ｆ２−ｆ１−Δｆｒを取り出すための回路部である。Δｆｒは、基準温度例えば２５℃におけるｆ１（ｆ１ｒ）とｆ２（ｆ２ｒ）との差分である。ｆ１とｆ２との差分の一例を挙げれば、例えば数ＭＨｚである。本発明は、周波数差検出部３によりｆ１とｆ２との差分に対応する値と、基準温度例えば２５℃におけるｆ１とｆ２との差分に対応する値との差分であるΔＦを計算することにより成り立つ。この実施形態の場合、より詳しく言えば、周波数差検出部３で得られる値は、｛（ｆ２−ｆ１）／ｆ１｝−｛（ｆ２ｒ−ｆ１ｒ）／ｆ１ｒ｝である。ただし、図面では周波数差検出部３の出力の表示は略記している。

図２は、周波数差検出部３の具体例を示している。３１はフリップフロップ回路（Ｆ／Ｆ回路）であり、このフリップフロップ回路３１の一方の入力端に第１の発振回路１からの周波数ｆ１の周波数信号が入力され、他方の入力端に第２の発振回路２から周波数ｆ２の周波数信号が入力され、第１の発振回路１からの周波数ｆ１の周波数信号により第２の発振回路２からの周波数ｆ２の周波数信号をラッチする。以下において記載の冗長を避けるために、ｆ１、ｆ２は、周波数あるいは周波数信号そのものを表しているとして取り扱う。フリップフロップ回路３１は、ｆ１とｆ２との周波数差に対応する値である（ｆ２−ｆ１）の周波数をもつ信号が出力される。

フリップフロップ回路３１の後段には、ワンショット回路３２が設けられ、ワンショット回路３２では、フリップフロップ回路３１から得られたパルス信号における立ち上がりにてワンショットのパルスを出力する。図３はここまでの一連の信号を示したタイムチャートである。
ワンショット回路３２の後段にはＰＬＬ（Phase Locked Loop）が設けられ、このＰＬＬは、ラッチ回路３３、積分機能を有する第１のループフィルタ３４、加算部３５及びＤＤＳ回路部３６により構成されている。またラッチ回路３３とループフィルタ３４との間には、ラッチ回路３３の出力を一定の条件下でループフィルタ３４に入力することを阻止するための論理回路３８が設けられている。

ラッチ回路３３はＤＤＳ回路部３６から出力された鋸波をワンショット回路３２から出力されるパルスによりラッチするためのものであり、ラッチ回路３３の出力は、前記パルスが出力されるタイミングにおける前記鋸波の信号レベルである。ループフィルタ３４は、この信号レベルである直流電圧を積分し、第１の加算部３５はこの直流電圧とΔｆｒ（基準温度例えば２５℃におけるｆ１とｆ２との差分）に対応する直流電圧と加算する。Δｆｒに対応する直流電圧のデータは図２に示すメモリ３０に格納されている。

この例では第１の加算部３５における符号は、Δｆｒに対応する直流電圧の入力側が「＋」であり、ループフィルタ３４の出力電圧の入力側が「−」となっている。ＤＤＳ回路部３６には、第１の加算部３５にて演算された直流電圧、即ちΔｆｒに対応する直流電圧からループフィルタ３４の出力電圧を差し引いた電圧が入力され、この電圧値に応じた周波数の鋸波が出力される。ＰＬＬの動作の理解を容易にするために図４に極めて模式的に各部の出力の様子を示し、かつ直感的に把握できるようにするために極めて模式的な説明をしておく。装置の立ち上げ時には、Δｆｒに対応する直流電圧が第１の加算部３５を通じてＤＤＳ回路部３６に入力され、例えばΔｆｒが５ＭＨｚであるとすると、この周波数に応じた周波数の鋸波がＤＤＬ３６から出力される。

前記鋸波がラッチ回路３３により（ｆ２−ｆ１）に対応する周波数のパルスでラッチされるが、（ｆ２−ｆ１）が例えば６ＭＨｚであるとすると、鋸波よりもラッチ用のパルスの周期が短いことから、鋸波のラッチポイントは図４（ａ）に示すように徐々に下がっていき、ラッチ回路３３の出力及びループフィルタ３４の出力は図４（ｂ）、（ｃ）に示すように−側に徐々に下がっていく。第１の加算部３５におけるループフィルタ３４の出力側の符号が「−」であることから、第１の加算部３５からＤＤＳ回路部３６に入力される直流電圧が上昇する。このためＤＤＳ回路部３６から出力される鋸波の周波数が高くなり、ＤＤＳ回路部３６に６ＭＨｚに対応する直流電圧が入力されたときに、鋸波の周波数が６ＭＨｚとなって図５（ａ）〜（ｃ）に示すようにＰＬＬがロックされる。このときにループフィルタ３４から出力される直流電圧は、Δｆｒ−（ｆ２−ｆ１）＝−１ＭＨｚに対応した値となる。つまりループフィルタ３４の積分値は、５ＭＨｚから６ＭＨｚへ鋸波が変化するときの１ＭＨｚの変化分の積分値に相当するということができる。

この例とは逆に、Δｆｒが６ＭＨｚ、（ｆ２−ｆ１）が５ＭＨｚの場合には、鋸波よりもラッチ用のパルスの周期が長いためにことから、図４（ａ）に示すラッチポイントは徐々に高くなり、これに伴い、ラッチ回路３３の出力及びループフィルタ３４の出力も上昇する。このため第１の加算部３５において差し引かれる値が大きくなるので、鋸波の周波数が徐々に下がり、やがて（ｆ２−ｆ１）と同じ５ＭＨｚとなったときにＰＬＬがロックされる。このときにループフィルタ３４から出力される直流電圧は、Δｆｒ−（ｆ２−ｆ１）＝１ＭＨｚに対応した値となる。なお、図６は実測データであり、この例では時刻ｔ０にてＰＬＬがロックしている。

ところで既述のように実際には周波数差検出部３の出力、即ち図２に示す平均化回路３７の出力は、｛（ｆ２−ｆ１）／ｆ１｝−｛（ｆ２ｒ−ｆ１ｒ）／ｆ１ｒ｝の値を３４ビットのディジタル値で表した値である。−５０℃付近から１００℃付近までのこの値の集合は、（ｆ１−ｆ１ｒ）／ｆ１ｒ＝ＯＳＣ１（単位はｐｐｍあるいはｐｐｂ）、（ｆ２−ｆ２ｒ）／ｆ２ｒ＝ＯＳＣ２（単位はｐｐｍあるいはｐｐｂ）とすると、温度に対する変化はＯＳＣ２−ＯＳＣ１と実質同じカーブとなる。従って周波数差検出部３の出力は、ＯＳＣ２−ＯＳＣ１＝温度データとして取り扱うことができる。

またフリップフロップ３１においてｆ２をｆ１によりラッチする動作は非同期であることから、メタステーブル（入力データをクロックのエッジでラッチする際、ラッチするエッジの前後一定時間は入力データを保持する必要があるが、クロックと入力データとがほぼ同時に変化することで出力が不安定になる状態）など不定区間が生じる可能性もあり、ループフィルタ３４の出力には瞬間誤差が含まれる可能性がある。このためループフィルタ３４の出力側に、予め設定した時間における入力値の移動平均を求める平均化回路３７を設け、前記瞬間誤差が生じても取り除くようにしている。平均化回路３７を設けることにより、最終的に変動温度分の周波数ずれ情報を高精度に取得することができるが、平均化回路３７を設けない構成としてもよい。

ここでＰＬＬのループフィルタ３４にて得られた変動温度分の周波数ずれ情報であるＯＳＣ２−ＯＳＣ１に関して図７から図１０を参照して説明する。図７は、ｆ１及びｆ２を基準温度で正規化し、温度と周波数との関係を示す特性図である。ここでいう正規化とは、例えば２５℃を基準温度とし、温度と周波数との関係について基準温度における周波数をゼロとし、基準温度における周波数からの周波数のずれ分と温度との関係を求めることを意味している。第１の発振回路１における２５℃のときの周波数をｆ１ｒ、第２の発振回路２における２５℃のときの周波数をｆ２ｒとすると、つまり２５℃におけるｆ１、ｆ２の値を夫々ｆ１ｒ、ｆ２ｒとすると、図７の縦軸の値は（ｆ１−ｆ１ｒ）及び（ｆ２−ｆ２ｒ）ということになる。

また図８は、図７に示した各温度の周波数について、基準温度（２５℃）における周波数に対する変化率を表わしている。従って図８の縦軸の値は、（ｆ１−ｆ１ｒ）／ｆ１ｒ及び（ｆ２−ｆ２ｒ）／ｆ２ｒであり、即ち既述のようにＯＳＣ１及びＯＳＣ２である。なお図８の縦軸の値の単位はｐｐｍである。

図９は、ＯＳＣ１と温度との関係（図８と同じである）、及び（ＯＳＣ２−ＯＳＣ１）と温度との関係を示しており、（ＯＳＣ２−ＯＳＣ１）が温度に対して直線関係にあることが分かる。従って（ＯＳＣ２−ＯＳＣ１）は基準温度からの温度変動ずれ分に対応していることが分かる。そして一般的には水晶振動子の周波数温度特性は３次関数で表わされると言われていることから、この３次関数による周波数変動分を相殺する周波数補正値と（ＯＳＣ２−ＯＳＣ１）との関係を求めておけば、（ＯＳＣ２−ＯＳＣ１）の検出値に基づいて周波数補正値が求まることになる。
また図１０は周波数差検出部３の出力信号である３４ビットのディジタル値と温度との関係を示している。従って（ＯＳＣ２−ＯＳＣ１）は基準温度からの温度変動ずれ分に対応していることが分かる。

図１に説明を戻すと、周波数差検出部３の出力値は、実質（ＯＳＣ２−ＯＳＣ１）であり、この値は図９に示したように水晶振動子１０、２０が置かれている温度検出値ということができる。そこで周波数差検出部３の後段に第２の加算部（偏差分取り出し回路）６を設け、ディジタル信号である温度設定値（設定温度におけるＯＳＣ２−ＯＳＣ１の３４ビットのディジタル値）と周波数差検出部３の出力であるＯＳＣ２−ＯＳＣ１との差分を取り出すようにしている。温度設定値は、水晶発振器の出力を得るための第１の水晶振動子１０に対応するＯＳＣ１の値が温度変化により変動しにくい温度を選択することが好ましい。この温度は図８に示すＯＳＣ１と温度との関係カーブにおいて例えばボトム部分に対応する５０℃が選択される。なお、ＯＳＣ１の値が温度変化により変動しにくい温度という観点では１０度を設定温度としてもよく、この場合には室温よりも低い場合もあるので、加熱部及びペルチェ素子などの冷却部と組み合わせた温調部を設けることになる。

そして第２の加算部６の後段には、３つの入力ポートから選択されたディジタル信号が出力されるセレクタ７が設けられており、このセレクタ７の後段には、積分回路部に相当する第２のループフィルタ６１が設けられている。このセレクタ７は、既述の周波数検出部３に入力されるｆ１とｆ２との差分が検出範囲であれば、第２の加算部６の出力信号がそのままループフィルタ６１に出力される。セレクタ７については、検出範囲外判定部５とともに、後で説明することとし、ここではループフィルタ６１以降に関して述べる。

ループフィルタ６１の後段には、Ｄ／Ａ（ディジタル／アナログ）変換部６２が設けられている。Ｄ／Ａ変換部６２の後段には、加熱部に相当するヒータ回路５が設けられている。この例では、ループフィルタ６１と、Ｄ／Ａ（ディジタル／アナログ）変換部６２とは、加熱制御用の回路部に含まれる。

ヒータ回路５は、図１１に示すように、電源部Ｖｃとアースとの間に互いに並列に接続された、トランジスタ６３ａ（６３ｂ〜６３ｃ）及び抵抗６４ａ（６４ｂ〜６４ｃ）からなる直列回路を備えている。Ｄ／Ａ変換部６２の出力端は４つのトランジスタ６３ａ〜６３ｄのベースに接続されている。トランジスタ６３ａ〜６３ｄの各ベースに供給される電圧と、トランジスタ６３ａ〜６３ｄの消費電力及び抵抗６５の消費電力との合計電力と、の関係は直線関係になっている。従って既述の温度データと温度設定値との差分に応じて発熱温度が直線的に制御される。この例では、トランジスタ６３ａ〜６３ｄも発熱部の一部である。

図１２は、図１に示す発振装置の概略構造を示す図である。５１は容器、５２は容器５１内に設けられたプリント基板である。プリント基板５２の上面側には、水晶振動子１０、２０と、発振回路１、２及び周波数差検出部３などを含むディジタル処理を行う回路をワンチップ化した集積回路部３００及び制御回路部２００などが設けられている。またプリント基板５２の下面側には、例えば水晶振動子１０、２０と対向する位置にヒータ５が設けられ、このヒータ５の発熱により、水晶振動子１０、２０が設定温度に維持されている。

[実施形態の要部の説明]
周波数差検出部の課題
図１３（ａ）は、２つの水晶振動子の周波数について基準温度である例えば２５℃における値に対するある温度における値の周波数変化率を示しており、図１３（ｂ）は２本のカーブの周波数変化率の差分と温度との関係を示している。また図１４（ａ）、（ｂ）は、他の２つの水晶振動子について同様の関係をしめしている。これらグラフから分かるように、いわば温度検出部となる２つの水晶振動子の各周波数―温度特性は、２つの水晶振動子の組に応じてばらつきがある。

ところで、上記の式の値の演算値と温度との関係を示すカーブをとると、当該カーブは、上記の周波数変化率である、[｛（ｆ２−ｆ２ｒ）／ｆ２ｒ｝−｛（ｆ１−ｆ１ｒ）／ｆ１ｒ｝]と温度との関係を示すカーブと同じになる。従ってワンショット回路３２の後段に設けられたＰＬＬにて得られる値は、図１４（ｂ）及び図１４（ｂ）の縦軸を求めていることになる。ＰＬＬが正常に動作するためには、ＰＬＬの入力値であるワンショット回路３２の出力周波数（ｆ２−ｆ１）がＰＬＬの引き込み可能な周波数の範囲であることが必要である。

図１５の上段は、ワンショット回路３２の出力周波数を可変させたときの値を横軸にとり、第１のループフィルタ３４から実際に得られる値を縦軸にとったグラフである。図１５から分かるようにワンショット回路３２の出力周波数がＰＬＬの引き込み可能な範囲では直線関係になっている。しかしワンショット回路３２の出力周波数がＰＬＬの引き込み可能な範囲から外れると、第１のループフィルタ３４の値は不定値（ＰＬＬの入力値に対して概ねの傾向は見られるが、値が常に同じであるとは限らない状態）となる。

このようにループフィルタ３４の値つまり温度検出値が不定値になると正常なヒータ制御が行われなくなる。例えば水晶振動子の置かれている温度が高すぎるためにヒータ回路５をオフしなければならない状態であるにもかかわらずヒータ回路５がオンのままになってしまうという不具合がる。あるいは、水晶振動子の置かれている温度が低くなってヒータ回路５のパワーを大きくしなければならないのにヒータ回路５がオフあるいは適切なパワーがヒータ回路５に供給されないという不具合が生じる。このため第１の水晶振動子及び第２の水晶振動子として適切な周波数−温度特性を有するものを選定する必要があり、このことは、水晶振動子の歩留まりの低下につながる。

周波数差検出部に関連する工夫事項
この実施形態では、周波数差検出部３のＰＬＬに取り込まれるワンショット回路３２の出力周波数がＰＬＬの引き込み可能な範囲（検出範囲）内に収まっているか否かを判定するための判定部をなす検出範囲外判定部５を備えている。検出範囲外判定部５は、この判定機能に加えて、更に前記出力周波数が検出範囲内に収まっていないときには、検出範囲よりも大きな値であるのか、検出範囲よりも小さい値であるのかを判定する機能も備えている。

今、図１５の横軸における例えば「−５０」から「５０」までの範囲を検出範囲内と設定したとする。これらの値をワンショット回路３２の出力周波数の値に換算した値を説明の便宜上、夫々「ｆ_−５０」及び「ｆ_５０」と定義する。なお、「−５０」から「５０」までの範囲から少し外れていても実際には、ＰＬＬ内への周波数の引き込みが可能であるが、マージンをみて、検出範囲を設定している。

この場合、検出範囲外判定部５は、ワンショット回路３２からの出力周波数（出力パルスの周波数）の値を検出し、その前記出力周波数が「ｆ_−５０」と「ｆ_５０」との間（検出範囲）に収まっているか否かを判定する機能を備えている。更に検出範囲外判定部５は、前記出力周波数が検出範囲外であるときには、「ｆ_−５０」側に外れているのか(低温側に外れているのか)、「ｆ_５０」側に外れているのか(高温側に外れているのか)を判定する機能を備えている。前記出力周波数が検出範囲の高温側あるいは低温側のいずれに位置しているのかを判定する理由は、その位置に応じてヒータ制御の内容が変わってくるからである。

図１６は、このような機能を実現する検出範囲外判定部５の回路構成の一例を示している。ワンショット回路３２の出力パルスはカウンタ７１により、一定時間だけカウントされ、そのカウント値がラッチ回路７２にてラッチされる。タイマ７３は、カウンタ７１に対して一定時間間隔でカウント値をクリアすると共にラッチ回路７２にそのときまでのカウント値をラッチするための信号を出力するものである。例えば外部のコンピュータからメモリ３０にカウント区間を設定するための信号が入力され、この設定信号に応じてタイマ７３からの前記信号の出力のタイミング（前記一定時間間隔）が調整される。

以下では、説明を単純化するために便宜上タイマ７３からのタイミング信号の時間間隔を便宜上１秒として取り扱って説明する。

ラッチ回路７２から出力されたカウント値は、第３の加算部７４にて基準周波数差パラメータと比較されてその差分が取り出され、その差分値(入力値の極性を考慮すれば加算値である)の絶対値が絶対値変換部７４ａにて求められる。この計算は、図１５の上段のグラフにおいて、横軸方向においてゼロ点に対応するワンショット回路３２の出力周波数と、検出された出力周波数と、の差分を求めていることに相当する。従って基準周波数差パラメータは、[｛（ｆ２−ｆ２ｒ）／ｆ２ｒ｝−｛（ｆ１−ｆ１ｒ）／ｆ１ｒ｝]の値がゼロになる温度(図７及び図８にて縦軸の値がゼロになる温度)、つまり基準温度（例えば２５℃）におけるラッチ回路７２の出力値である。具体的には、既述の「ｆ_−５０」と「ｆ_５０」との中間値（両者を加算して２で除した値）に対応する値である。

更に前記絶対値は、第４の加算部７５にて検出範囲設定値と比較される。即ち、第４の加算部７５では、検出範囲設定値から前記絶対値が差し引かれる。検出範囲設定値は、図１５の上段のグラフに対応させれば、検出範囲の上限値（あるいは下限値）に相当する値と、「−５０」及び「５０」の中間値との差分の絶対値(距離)に対応する値である。検出範囲設定値は、具体的には、「ｆ_−５０」（あるいは「ｆ_５０」）と、これらの中間値と、の差分の絶対値である。

従って第４の加算部７５における加算値の符号が正であれば、ワンショット回路３２の出力周波数は、「ｆ_−５０」と「ｆ_５０」との間に位置し、検出範囲に収まっている。逆に第４の加算部７５における加算値の極性が負であれば、ワンショット回路３２の出力周波数は、「ｆ_−５０」と「ｆ_５０」との間から外れた値であり、検出範囲外である。第１の極性判定部７６は、第４の加算部７５における加算値の極性を判定し、加算値の極性が負であれば、検出範囲外フラグとして論理「１」の値を出力する。

一方、第３の加算部７４にて得られた加算値は、第２の極性判定部７７にて当該加算値の極性が判定される。この極性が正であれば、ワンショット回路３２の出力周波数は基準周波数差パラメータの値よりも大きいので、検出範囲よりも高温側に位置していることになり、この場合第２の極性判定部７７から論理「０」の値が出力される。逆に前記極性が負であれば、前記出力周波数は基準周波数差パラメータの値よりも小さいので、検出範囲よりも低温側に位置していることになり、この場合第２の極性判定部７７から論理「１」の値が出力される。

図１に戻って、第２の加算部６の後段側の信号路には、信号選択部であるセレクタ７が設けられている。セレクタ７は論理回路を組み合わせて構成され、第２の加算部６からの出力値とヒータ制御信号の最大値とヒータ制御信号の最小値と、の３つの入力値から前記検出範囲外判定部５からの判定信号に基づいて一つの入力値が選択される。信号選択の目的は、ワンショット回路３２の出力周波数が前記検出範囲であれば、第２の加算部６からの出力値をそのまま出力するが、前記出力周波数が検出範囲の高温側に外れていれば、ヒータ回路５のパワーを最小にし、また前記出力周波数が検出範囲の低温側に外れていれば。ヒータ回路５のパワーを最大にする役割を持つ。

このような役割を果たすために、セレクタ７は、検出範囲外判定部５から出力される検出範囲外フラグが論理「０」であれば、第２の加算部６からの信号が出力される。一方、セレクタ７は、検出範囲外判定部５から出力される検出範囲外フラグが論理「１」の場合には、周波数差極性フラグが論理「１」であれば、最大値が選択され、周波数差極性フラグが論理「０」であれば、最小値が選択される。図５の下段の（ａ）〜（ｄ）は、検出範囲外判定部５の出力とヒータ回路５の制御状態との対応を示している。

図１では、セレクタ７の入力側にパワーの最小値という表示をしてあるが、この最小値とは、例えばヒータパワーがゼロ、つまりヒータ回路５を電力が供給されない「オフ」の状態となる信号に相当する。
またこの例では、既述のようにラッチ回路３３と第１のループフィルタ３４との間に論理回路３８が設けられている。図２では信号線を１本として略記しているが、ディジタル信号がｎビット（例えば３４ビット）であれば、図１７に示すようにｎ本の信号ラインに対応してｎ個の論理素子３８−１〜３８−ｎが設けられる。各論理素子３８−１〜３８−ｎは、一方の入力端に入力信号の反転信号が入力されるアンド回路として構成されており、一方の入力端には検出範囲外判定部５の検出範囲外フラグを出力するラインが接続され、他方の入力端にラッチ回路３３からの出力ラインが接続されている。

従って検出範囲外フラグが論理「０」であれば（ワンショット回路３２の出力周波数が検出範囲内であれば）、ラッチ回路３３からの信号がそのまま出力されるが、検出範囲外フラグが論理「１」であれば、３４ビットの信号はゼロとなり、ＰＬＬが停止する。このように構成した理由は、ＰＬＬが不適切な値にロックすることで、ワンショット回路３２の出力周波数が検出範囲内に戻っても、ＰＬＬが正常な値を引き込まなくなるという事態を避けるためである。

[ＴＣＸＯの機能に関する構成部分の説明]
またこの実施の形態に係る発振装置は、既述のようにＴＣＸＯの機能を備えている。この機能は、制御回路部２００に入力される基準クロックの温度補償を行う機能である。具体的には、ＰＬＬのループフィルタ３４にて得られた変動温度分の周波数ずれ情報は、図１に示す補正値取得部である補正値演算部４に入力され、ここで周波数の補正値が演算される。変動温度分の周波数ずれ情報とは、水晶振動子１０が基準温度におかれたときの第１の発振回路１の発振周波数と、水晶振動子１０の雰囲気温度（水晶振動子１０を収納している容器内の温度）における第１の発振回路１の発振周波数と、の差分に対応する値である。

この例では、発振装置はＯＣＸＯの機能を備えているので、当該差分に対応する値は、通常は一定値であるが、発振装置が設置されている環境温度が予想を越えて変動した場合には、ＴＣＸＯの機能が発揮されてくる。

この実施形態の発振装置は、既述のように第１の発振回路１から得られる周波数信号（ｆ１）を図１に示す制御回路部２００の基準クロックとして用いており、この基準クロックに周波数温度特性が存在することから、基準クロックの周波数に対して温度補正を行おうとしている。このため先ず基準温度で正規化した、温度とｆ１との関係を示す関数を予め求めておき、この関数によるｆ１の周波数変動分を相殺するための関数を求めている。そして周波数差検出部３にて得られた温度検出信号と前記関数とに基づいて、周波数変動分を相殺するための補正信号を補正値演算部４にて求めている。この点について更に記載を加えておく。

図１に示すように第１の水晶振動子１０及び第２の水晶振動子２０は共通の水晶片Ｘｂを用いて構成され、互いに熱的に結合されていることから、発振回路１、２の周波数差は、環境温度に極めて正確に対応した値であり、従って周波数差検出部３の出力は、環境温度と基準温度（この例では２５℃）との温度差情報である。第１の発振回路１の出力される周波数信号ｆ１は制御部２００のメインクロックとして使用されるものであることから、補正値演算部４にて得られた補正値は、温度が２５℃からずれたことによるｆ１の周波数ずれ分に基づく制御部２００の動作への影響を相殺するために制御部２００の動作を補償するための信号として用いられる。この結果、本実施形態の発振装置１の出力である電圧制御発振器１００の出力周波数が温度変動にかかわらず安定したものとなる。

[実施形態の全体の動作]
次に上述の実施の形態の全体の動作についてまとめる。この発振装置の水晶発振器に着目すると、水晶発振器の出力は第１の発振回路１から出力される周波数信号に相当する。そしてヒータ回路５により水晶振動子１０、２０の置かれる雰囲気が設定温度になるように加熱されている。第１の水晶振動子１０及び第１の発振回路１は、水晶発振器の出力である周波数信号を生成するものであるが、第２の水晶振動子２０及び第２の発振回路２と共に温度検出部としての役割を持っている。これら発振回路１、２から各々得られる周波数信号の周波数差に対応する値ＯＳＣ２−ＯＳＣ１は、既述のように温度に対応し、第２の加算部６にて温度設定値（例えば５０℃におけるＯＳＣ２−ＯＳＣ１の値）との差分が取り出される。

ワンショット回路３２の出力周波数が検出範囲内である場合には、この差分はループフィルタ６１で積分され、その後Ｄ／Ａ変換部６２にてアナログの直流電圧に変換されてヒータ５の制御電力が調整される。図１０に示す特性図からわかるように、５０℃のときの周波数差検出部３の出力値を−１．５×１０^５とすると、加算器６の出力は、温度が５０℃よりも低いときには正の値であって、温度が下がるに従って大きくなる。従って水晶振動子１０、２０が置かれている雰囲気温度が５０℃よりも低くなるほど、ヒータ５の制御電力が大きくなるように作用する。また雰囲気温度が５０℃よりも高いときには負の値になり、温度が上がるにつれてその絶対値が大きくなる。

従って温度が５０℃よりも高くなるほど、ヒータの供給電力が小さくなるように作用する。このため水晶振動子１０、２０が置かれる雰囲気の温度は設定温度である５０℃に維持されようとするので、発振出力である第１の発振器１からの出力周波数が安定する。この結果、第１の発振器１からの出力をクロック信号として用いている制御回路部２００において、位相比較部２０５に供給される参照信号の周波数が安定するので、発振装置（周波数シンセサイザ）の出力である電圧制御発振器１００からの出力周波数も安定する。
なお、補正値演算部４に関連する事項は既に述べたので、省略する。

次に図２に示すワンショット回路３２の出力周波数とヒータ回路５の制御との関係について図１８を参照しながら説明する。図１８は図１６に示す検出範囲外判定部５の各部の信号あるいは値のタイムチャートである。ワンショット回路３２の出力周波数は、第１の発振回路１の発振周波数ｆ１と第２の発振回路２の発振周波数ｆ２の周波数差に対応しているということができ、この周波数差が大きすぎても、小さすぎてもＰＬＬの引き込み範囲から外れることになり、ある範囲に収まっていることが必要である。

図１６に示すタイマ７３は、カウント区間設定パラメータによりフリーラン(エンドレス)で動作クロックをカウントし、カウントアップごとにクリア、ラッチ信号が出力される。今、検出範囲外フラグが論理「０」、すなわちワンショット回路３２の出力周波数が検出範囲内であったとする。このときには、図１に示すセレクタ７は、第２の加算部６からの値を第２のループフィルタ６１に出力し、いわば正常なヒータ回路５の制御が行われる。

そしてタイマ出力によりラッチ回路７２により前記出力周波数のカウント値がラッチされ、その値が「３４５６」であったとする。一方基準周波数パラメータは「３５００」に設定されていたとすると、第３の加算部７４の出力は「−４４」となる。この値の絶対値は「４４」であり、検出範囲設定値が「４０」であるから、第４の加算部７５の出力値は「−４」である。この値の極性が負であるということは、前記周波数差が検出範囲から外れている、つまりワンショット回路３２の出力周波数が検出範囲から外れているということであり、検出範囲外フラグは論理「０」から論理「１」に変わる。このため図２に示す論理回路３８の３４ビットの出力はゼロになり、ＰＬＬが停止する。

そして第３の加算部７４の出力値の極性は負であるから、既述のように周波数極性フラグは論理「１」となる。即ち、前記周波数差が小さすぎ、検出範囲（ＰＬＬの引き込み範囲）よりも小さい状態になっている。この状態は、前記周波数差が検出範囲から低温側に外れている状態である。このためセレクタ７からは、最大値に相当する信号が出力され、ヒータ回路５に最大電力が供給される。なお、図１８における数値は説明の便宜上の値である。

またラッチ回路７２により前記出力周波数のカウント値が「３５４４」であった場合には、検出範囲外フラグは論理「１」、周波数差極性フラグは論理「０」となり、ヒータ回路５への供給電力はゼロとなる。
[実施形態の効果]
以上のように上述実施の形態によれば、水晶振動子１０、２０の各々から得られる周波数信号の周波数差に相当する値の両者の差分を温度検出値として用い、水晶振動子１０、２０の雰囲気温度を管理しているヒータ回路５を前記温度検出値に基づいて制御している。このため雰囲気温度を設定温度に高精度に維持することができ、水晶発振器の出力（第１の発振器１の出力）が安定する。

また上述実施の形態は、周波数差検出情報を求めるために、ｆ１とｆ２との差分周波数に対応するパルスを作成し、ＤＤＳ回路部３６から出力された鋸波信号を前記パルスによりラッチ回路３３でラッチし、ラッチされた信号値を積分してその積分値を前記周波数差として出力している。そしてこの出力とｆ１ｒとｆ２ｒとの差分に対応する値との差分を取り出して、前記ＤＤＳ回路部３６に入力してＰＬＬを構成している。このため前記周波数差検出情報を高い精度で得ることができる。

このような回路において、前記ワンショット回路３２から出力されるパルスの列における設定時間における周波数がＰＬＬに引き込めるか否かを判定し、パルスの列における設定時間内の周波数が高温側の検出範囲外にあれば、加熱部に供給される電力を例えばゼロとし、低温側の検出範囲外にあれば、前記電力を例えば最大値にしている。

従って、温度検出値が不定値になると正常なヒータ制御が行われなくなるという課題を解決でき、周波数の安定度の高い発振出力を得ることができる。このことは、第１の水晶振動子１０及び第２の水晶振動子２０の各々に対する周波数−温度特性の要求を緩和できることにつながり、結果として水晶振動子の歩留まりの低下が抑えられる。

[その他の説明]
ワンショット回路３２から出力されるパルスの列における設定時間内の周波数が高温側（図１５の右側）の検出範囲外にあった場合、ヒータ回路５に供給される電力をゼロにしているが、この電力は、設定時間内の周波数が検出範囲内であるときの供給電力よりも小さい値であればゼロに限られない。またワンショット回路３２から出力されるパルスの列における設定時間内の周波数が低温側（図１５の左側）の検出範囲外にあった場合、前記電力は最大値に限られず、最大値付近であってもよいし、あるいはこれらの値に限らず、事前に設定された大きさであってもよい。

周波数差検出部３は、ｆ１とｆ１ｒとの差分に対応する値と、ｆ２とｆ２ｒとの差分に対応する値と、の差分値に対応する値として、（ｆ１−ｆ１ｒ）と（ｆ２−ｆ２ｒ）との差分値そのものを用いてもよく、この場合には、図７のグラフが活用されて温度が求められることになる。

更にまた上述の例では第１の水晶振動子１０及び第２の水晶振動子２０とは共通の水晶片Ｘｂを用いているが、水晶片Ｘｂが共通化されていなくてもよい。この場合、例えば共通の筐体の中に第１の水晶振動子１０及び第２の水晶振動子２０を配置する例を挙げることができる。このような構成によれば、実質同一の温度雰囲気下に置かれるため、同様の効果が得られる。

周波数差検出部３のＤＤＳ回路部３６の出力信号は、鋸波に限ることなく、時間と共に信号値が増加、減少を繰り返す周波数信号であればよく、例えば正弦波であってもよい。 また周波数差検出部３としては、ｆ１とｆ２とをカウンタによりカウントし、そのカウント値の差分値からΔｆｒに相当する値を差し引いて、得られたカウント値に対応する値を出力するようにしてもよい。

以上の実施の形態では、第１の水晶振動子１０及び第１の発振回路１は温度検出値を取り出す役割と水晶発振器の出力を作成する役割とを持っている。即ち発振回路１は温度検出のための発振回路と、水晶発振器の出力用の発振回路とを共用している。しかし本発明は、例えば水晶振動子を３個用意すると共に発振回路を３個用意し、例えば図１の構成において、第３の水晶振動子と当該水晶振動子に接続された第３の発振回路とを用意し、第３の発振回路の出力を水晶発振器の出力とし、残りの第１の発振回路及び第２の発振回路の発振出力を周波数差検出部に入力し温度検出値を得るようにしてもよい。この場合、ＯＣＸＯとＴＣＸＯとを組み合わせたものとするならば、第３の水晶発振回路の出力がＤＤＳ２０１のクロックとして使用されることになる。

図１及び図１５に示す発振装置である周波数シンセサイザは、水晶振動子１０、２０、発振回路１、２、周波数差検出部３、加算部６〜ヒータ回路５に至る部分からなる、本発明の実施形態である水晶発振器を利用して構成されている。しかし、本発明は、周波数シンセサイザとして構成することに限られず、第１の発振回路１の発振出力を、本発明の水晶発振器の出力とする構成、つまり制御回路部２００を用いない構成としてもよい。

１ 第１の発振回路
２ 第２の発振回路
１０ 第１の水晶振動子
２０ 第２の水晶振動子
３ 周波数差検出部
３１ フリップフロップ回路
３２ ワンショット回路
３３ ラッチ回路
３４ ループフィルタ
３５ 加算部
３６ ＤＤＳ回路部
４ 補正値演算部（補正値取得部）
５ ヒータ回路
６ 加算部
１００ 電圧制御発振器
２００ 制御回路部

Claims (6)

1. 発振器出力用の水晶振動子に接続された発振器出力用の発振回路と、
   温度検出用の第１の水晶振動子及び第２の水晶振動子に夫々接続された第１の発振回路及び第２の発振回路と、
   前記各水晶振動子が置かれる雰囲気の温度の一定化を図るための加熱部と、
   第１の発振回路の発振周波数をｆ１、基準温度における第１の発振回路の発振周波数をｆ１ｒ、第２の発振回路の発振周波数をｆ２、基準温度における第２の発振回路の発振周波数をｆ２ｒとすると、
   前記ｆ１とｆ２との一方により他方をラッチしたタイミングでパルスを出力するパルス作成部と、前記パルスの列に基づいてＰＬＬにより、ｆ１とｆ１ｒとの差分に対応する値と、ｆ２とｆ２ｒとの差分に対応する値と、の差分値に対応する直流電圧を温度検出値として求める周波数差検出部と、
   水晶振動子が置かれる雰囲気の温度の温度設定値と前記温度検出値との偏差分を取り出す加算部と、
   この加算部にて取り出された偏差分に基づいて前記加熱部に供給される電力を制御する加熱電力制御用の回路部と、
   前記パルスの列における設定時間内の周波数が検出範囲内、高温側の検出範囲外及び低温側の検出範囲外のいずれに含まれるかを判定する判定部と、
   前記パルスの列における設定時間内の周波数が高温側の検出範囲外にあれば、前記加熱部に供給される電力が前記検出範囲内における供給電力よりも小さくなる制御信号を選択し、低温側の検出範囲外にあれば、前記加熱部に供給される電力が事前に設定された大きさとなる制御信号を選択するための信号選択部と、を備えたことを特徴とする水晶発振器。
2. 前記周波数差検出部は、
   前記ｆ１とｆ２との一方により他方をラッチしたタイミングでパルスを出力するパルス作成部と、入力された直流電圧の大きさに応じた周波数で時間と共に信号値が増加、減少を繰り返す周波数信号を出力するＤＤＳ回路部と、このＤＤＳ回路部から出力された周波数信号を前記パルス作成部にて作成されたパルスによりラッチするラッチ回路と、このラッチ回路にてラッチされた信号値を積分してその積分値を前記差分値に対応する値として出力するループフィルタと、このループフィルタの出力とｆ１ｒとｆ２ｒとの差分に対応する値との差分を取り出して、前記ＤＤＳ回路部に入力値とする加算部と、備えたことを特徴とする請求項１に記載の水晶発振器。
3. 前記加熱部に供給される電力が前記検出範囲内における供給電力よりも小さくなる制御信号は、前記加熱部に供給される電力がゼロとなる制御信号であることを特徴とする請求項１または２記載の水晶発振器。
4. 前記加熱部に供給される電力が事前に設定された大きさとなる制御信号は、前記加熱部に供給される電力が最大値であるかまたは最大値付近であることを特徴とする請求項１ないし３のいずれか一項に記載の水晶発振器。
5. 前記発振器出力用の発振回路と前記第１の発振回路及び第２の発振回路の一方とが共用されていることを特徴とする請求項１ないし４のいずれか一項に記載の水晶発振器。
6. 請求項１に記載した水晶発振器と、この水晶発振器の発振出力をクロック信号とし、ＰＬＬを含む発振装置の本体回路部と、を備えたことを特徴とする発振装置。

Images