TWI533594B

TWI533594B - 振盪裝置

Info

Publication number: TWI533594B
Application number: TW101128279A
Authority: TW
Inventors: Kaoru Kobayashi
Original assignee: Nihon Dempa Kogyo Co
Priority date: 2011-08-08
Filing date: 2012-08-06
Publication date: 2016-05-11
Also published as: TW201315137A; US8692626B2; CN102931977B; US20130038397A1; JP2013038598A; JP5780045B2; CN102931977A

Description

振盪裝置

本發明是有關於一種振盪裝置，該振盪裝置檢測晶體振動子所處的溫度，且基於溫度檢測結果來進行輸出頻率的溫度補償。

當將晶體振盪器(crystal oscillator)裝入至需要極高頻率穩定度的應用系統(application)時，通常一般是使用恆溫槽控制晶體振盪器(Oven Controlled Crystal Oscillator，OCXO)，OCXO裝置規模大，且耗電大。因此，一直在研究利用構成簡單且耗電少的溫度補償晶體振盪器(Temperature Compensated Crystal Oscillator，TCXO)，然而與OCXO相比，TCXO的缺點在於：頻率對溫度的穩定度差。

圖19表示TCXO的一般構成。90是晶體振動子，91是振盪電路，藉由改變自控制電壓產生部93供給至電壓可變電容元件92的控制電壓，來控制電壓可變電容元件92的電容，以調整振盪頻率(輸出頻率)。

晶體振動子90的頻率會根據溫度發生變化，因此，控制電壓產生部93根據由溫度檢測器94檢測出的溫度來修正控制電壓。具體而言，於記憶體95內儲存例如3次函數，即：作為晶體振動子90的頻率溫度特性以基準溫度經標準化後的函數，且基於上述函數(頻率溫度特性)而讀出與溫度檢測值對應的頻率。即，將相對於基準溫度時的頻率而言、此時的溫度下的頻率的偏移程度予以讀出，將與上述頻率的偏移量對應的控制電壓作為溫度補償量，且自基準溫度時的頻率所對應的控制電壓中扣除。

然而，若要進行極微細的溫度修正控制，則規定頻率溫度特性的函數的資料量變大，記憶體95需要大容量，因此會導致高價格。又，由於溫度檢測器通常是使用熱敏電阻(thermistor)，故即便增大上述資料量，但因溫度檢測器的檢測精度存在極限，而無法期待頻率精度的提高。

進而，溫度檢測器94與晶體振動子90的配置位置不同，故無法準確獲得晶體振動子90的實際溫度資訊，自該點而言，亦無法期待頻率精度的提高。

於專利文獻1的圖2及圖3中，記載有：將2對電極設置於共通的晶體片而構成2個晶體振動子(晶體共振子)的內容。進而，於段落0018中記載了與如下方法相同的方法，即，由於根據溫度變化，2個晶體振動子之間會出現頻率差，因此，藉由測量上述頻率差來對溫度進行測量。而且，將上述頻率差△f與應修正的頻率的量的關係儲存至唯讀記憶體(Read Only Memory，ROM)，基於△f來將頻率修正量予以讀出。

然而，如段落0019所記載，上述手法必須對晶體振動子進行調整，以使所期望的輸出頻率f0、與2個晶體振動子各自的頻率f1、f2處於f0≒f1≒f2的關係，因此，存在如下問題，即，晶體振動子的製造步驟變得複雜，而且無法獲得高良率。進而，如專利文獻1的圖4所示，以固定時間對來自各晶體振動子的頻率信號即時脈(clock)進行計數(count)，而求出上述差分(f1-f2)，因此，檢測精度會直接對檢測時間產生影響，從而難以進行高精度的溫度補償。

[先前技術文獻] [專利文獻]

[專利文獻1]日本專利特開2001-292030號

本發明是鑒於此種情形研究而成的發明，本發明的目的在於提供一種如下技術，即，於振盪裝置中，對用於規定函數的資料的量進行抑制，從而能夠減小儲存該資料的記憶體的容量，所述函數用於修正因環境溫度與基準溫度不同引起的振盪頻率的變動。

本發明是一種振盪裝置，根據環境溫度的檢測結果對用於設定輸出頻率的設定信號進行修正，該振盪裝置包括：第1晶體振動子，於晶體片上設置第1電極而構成；第2晶體振動子，於晶體片上設置第2電極而構成；第1振盪電路及第2振盪電路，分別連接於上述第1晶體振動子及第2晶體振動子；頻率差檢測部，將第1振盪電路的振盪頻率設為f1，將基準溫度時的第1振盪電路的振盪頻率設為f1r，將第2振盪電路的振盪頻率設為f2，將基準溫度時的第2振盪電路的振盪頻率設為f2r，所述頻率差檢測部求出與如下的差分值相對應的差分對應值，上述差分值是對應於f1與f1r 的差分的值、和對應於f2與f2r的差分的值之間的差分值；以及修正值取得部，基於由上述頻率差檢測部檢測出的上述差分對應值x，取得因環境溫度與基準溫度不同而引起的f1的頻率修正值；且上述振盪裝置構成為，將為了減小多項式的係數而導入的裝置固有的除法係數設為k，上述修正值取得部具備：針對相當於x/k的值X，藉由運算n次的多項式，n為4以上，而求出f1的頻率修正值的功能；上述除法係數k是根據測定溫度範圍內預先檢測出的上述差分對應值的最大值，而預先設定好的值；振盪裝置的輸出是利用上述第1振盪電路的輸出而生成；基於上述修正值取得部求出的上述頻率修正值，來修正上述設定信號。

上述修正值取得部構成為例如包括：乘法部；除法部，將上述乘法部的輸出除以上述除法係數k；加法部，將上述除法部的輸出依次累積至上述多項式的常數；第1切換部，切換上述除法部的輸出與上述差分對應值x，並輸出至上述乘法部；以及第2切換部，切換上述差分對應值x與多項式的各次數的係數，並輸出至上述乘法部；藉由上述第1切換部及第2切換部的切換動作，將來自兩切換部的值相乘，自上述加法部輸出多項式的運算值。

本發明是一種振盪裝置，基於環境溫度的檢測結果對輸出頻率進行修正，且該振盪裝置包括：修正值取得部，將第1及第2振盪電路的振盪頻率設為f1、f2，將基準溫度時的第1及第2振盪電路的振盪頻率分別設為f1r、f2r，則基於以預先設定的最大值對自上述多個f1、f2、f1r、f2r所得的差分對應值進行標準化的值x，取得因環境溫度與基準溫度不同引起的f1的頻率修正值。將預先設定的除法係數設為k，則上述修正值取得部具備：針對相當於x/k的值X，藉由運算n次的多項式，來求出f1的頻率修正值的功能。藉此，可以減小多項式的係數的絕對值，從而能夠抑制儲存上述係數的記憶體的容量。

圖1是表示本發明的振盪裝置的實施形態的全體的方塊圖。上述振盪裝置構成為將設定了頻率的頻率信號予以輸出的頻率合成器(synthesizer)，且上述振盪裝置包括：電壓控制振盪器100，使用有晶體振動子；控制電路部200，構成上述電壓控制振盪器100中的鎖相迴路(Phase locked loop，PLL)；以及溫度補償部，對輸入至上述控制電路部200的基準時脈進行溫度補償。溫度補償部雖然沒有附加符號，但相當於圖1中比控制電路部200更靠左側的部分。

上述控制電路部200利用相位頻率比較部205，比較自直接數位合成器(Direct Digital Synthesizer，DDS)電路部201輸出的參考(reference)(參照用)時脈、與由分頻器(frequency divider)204對電壓控制振盪器100的輸出進行分頻所得的時脈的相位。接著，利用設置於相位頻率比較部205後段的未圖示的電荷泵(charge pump)，使作為上述比較結果的相位差實現類比(analog)化。將經過類比化後的信號輸入至迴路濾波器(loop filter)206，以使PLL(Phase locked loop)穩定的方式進行控制。因此，控制電路部200亦可稱為PLL部。此處，DDS電路部201會將自後述第1振盪電路1輸出的頻率信號用作基準時脈，輸入用來輸出目標頻率的信號的頻率資料(data)(數位值(digital value))。

然而，由於上述基準時脈的頻率具有溫度特性，因此，為了消除(cancel)上述溫度特性，將與後述的頻率修正值對應的信號，與輸入至DDS電路部201的上述頻率資料進行相加。圖1中省略了上述構成的記載，但藉由修正輸入至DDS電路部201的頻率資料，因基準時脈的溫度特性變動量引起的DDS電路部201的輸出頻率的溫度變動量被消除，結果是，對於溫度變動而言，參照用時脈的頻率穩定。由此，來自電壓控制振盪器100的輸出頻率變得穩定。

溫度補償部包括：第1晶體振動子10及第2晶體振動子20，上述第1晶體振動子10及第2晶體振動子20是使用共通的晶體片Xb而構成。即，例如於長度方向上、將短條狀的晶體片Xb的區域一分為二，且於各分割區域(振動區域)的表背兩個面設置激發用電極。因此，利用一方的分割區域與一對電極11、12構成第1晶體振動子10，利用另一方的分割區域與一對電極21、22構成第2晶體振動子20。因此，第1晶體振動子10及第2晶體振動子20可以說已熱耦合。

第1晶體振動子10及第2晶體振動子20上，分別連接有第1振盪電路1及第2振盪電路2。上述這些振盪電路1、2的輸出均可為例如晶體振動子10、20的諧波(overtone)(高次諧波)，亦可為基波。於獲得諧波的輸出的情形時，例如亦可於包括晶體振動子與放大器的振盪迴路內、設置諧波的調諧電路((tuned circuit))，使振盪迴路以諧波進行振盪。或者，可以使振盪迴路以基波振盪，於振盪段的後段、例如作為柯匹茨電路(Colpitts circuit)的一部分的放大器的後段，設置C級放大器。藉由上述C級放大器使基波發生變形，並且於C級放大器的後段設置調諧成諧波的調諧電路，結果是，自振盪電路1、2均可輸出例如3次諧波的振盪頻率。

此處，若為方便起見，設為：自第1振盪電路1輸出頻率f1的頻率信號，且自第2振盪電路2輸出頻率f2的頻率信號，則將頻率f1的頻率信號作為基準時脈而供給至上述控制電路部200。3是頻率差檢測部，大體而言，上述頻率差檢測部3是用於取出△F=f2-f1-△fr的電路部，該 △F=f2-f1-△fr是f1和f2的差分、與△fr之間的差分。△fr是基準溫度例如為25℃時的f1與f2的差分。若列舉f1與f2的差分的一例，則例如為數MHz。本發明是藉由頻率差檢測部3對△F進行計算而成立，上述△F是：f1與f2的差分所對應的值、與基準溫度例如為25℃時的f1與f2的差分所對應的值的差分。於本實施形態的情形時，更詳細而言，利用頻率差檢測部3所得的值為{(f2-f1)/f1}-{(f2r-f1r)/f1r}。然而，圖式中省略了頻率差檢測部3的輸出的顯示。

圖2表示頻率差檢測部3的具體例。31是正反器電路(flip-flop circuit)(F/F電路)。來自第1振盪電路1的頻率f1的頻率信號被輸入至上述正反器電路31的一方的輸入端，來自第2振盪電路2的頻率f2的頻率信號被輸入至上述正反器電路31的另一方的輸入端，藉由來自第1振盪電路1的頻率f1的頻率信號，對來自第2振盪電路2的頻率f2的頻率信號進行鎖存(latch)。以下，為了避免記載冗長，視作由f1、f2來表示頻率或頻率信號本身。正反器電路31將如下信號予以輸出，該信號具有對應於f1與f2的頻率差的值即(f2-f1)/f1的頻率。

於正反器電路31的後段，設置單觸發電路(one-shot circuit)32，單觸發電路32於自正反器電路31獲得的脈衝信號(pulse signal)上升時，將單觸發的脈衝予以輸出。圖3是表示至此為止的一系列信號的時序圖。

於單觸發電路32的後段設置PLL(Phase Locked Loop)，上述PLL包括：鎖存電路33；具有積分功能的迴路濾波器34；加法部35及DDS電路部36。鎖存電路33用於：利用自單觸發電路32輸出的脈衝，對自DDS電路部36輸出的鋸齒波進行鎖存，鎖存電路33的輸出為：將上述脈衝予以輸出的時序(timing)中、上述鋸齒波的信號位準(signal level)。迴路濾波器34對處於上述信號位準的直流電壓進行積分，加法部35將上述直流電壓與對應於△fr的直流電壓相加。對應於△fr的直流電壓所對應的資料儲存於圖2所示的記憶體(memory)30中。

上述例子中，關於加法部35中的符號，對應於△fr的直流電壓的輸入側為「+」，迴路濾波器34的輸出電壓的輸入側為「-」。自加法部35運算出的直流電壓，即，對應於△fr的直流電壓中減去迴路濾波器34的輸出電壓所得的電壓，輸入至DDS電路部36，將與上述電壓值對應的頻率的鋸齒波予以輸出。為了易於理解PLL的動作，圖4(a)~圖4(c)中極其示意性地表示了各部分的輸出的情形。當裝置啟動時，對應於△fr的直流電壓藉由加法部35而輸入至DDS電路部36，例如若△fr為5MHz，則會自DDS電路部36輸出與上述頻率對應的頻率的鋸齒波。

利用鎖存電路33以對應於(f2-f1)的頻率的脈衝，對上述鋸齒波進行鎖存。若(f2-f1)例如為6MHz，則由於鎖存用的脈衝的週期比鋸齒波的週期更短，因此，如圖4(a)所示，鋸齒波的鎖存點逐步降低，如圖4(b)、圖4(c)所示，鎖存電路33的輸出及迴路濾波器34的輸出朝「-」側逐步降低。由於加法部35的處於迴路濾波器34的輸出側的符號為「-」，因此，自加法部35輸入至DDS電路部36的直流電壓上升。因此，當自DDS電路部36輸出的鋸齒波的頻率升高，對應於6MHz的直流電壓輸入至DDS電路部36時，鋸齒波的頻率變為6MHz，如圖5(a)~圖5(c)所示，PLL被鎖定。此時，自迴路濾波器34輸出的直流電壓達到對應於△fr-(f2-f1)=-1MHz的值。亦即，可以說迴路濾波器34的積分值相當於鋸齒波自5MHz朝6MHz變化時的1MHz的變化量的積分值。

與上述例子相反地，當△fr為6MHz、(f2-f1)為5MHz時，鎖存用的脈衝的週期比鋸齒波的週期更長，因此，圖4(a)所示的鎖存點逐步升高，隨之，鎖存電路33的輸出及迴路濾波器34的輸出亦上升。因此，於加法部35中，相減所得的值變大，故而鋸齒波的頻率逐步降低，不久，當該鋸齒波的頻率達到與(f2-f1)相同的5MHz時，PLL被鎖定。此時，自迴路濾波器34輸出的直流電壓達到對應於△fr-(f2-f1)=1MHz的值。再者，圖6(a)、圖6(b)為實測資料，上述例子中於時刻t0處，PLL被鎖定。

然而，如上所述，實際上，頻率差檢測部3的輸出、即圖2所示的平均化電路37的輸出，是利用34位元(bit)的數位值來表示{(f2-f1)/f1}-{(f2r-f1r)/f1r)的值所得的值。若將自-50℃附近至100℃附近為止的上述值的集合設為(f1-f1r)/f1r=OSC1(單位為ppm或ppb)、(f2-f2r)/f2r=OSC2(單位為ppm或ppb)，則相對於溫度的變化成為實質上與OSC2-OSC1相同的曲線(curve)。因此，可將頻率差檢測部3的輸出視作OSC2-OSC1=溫度資料。

又，於正反器31中，藉由f1對f2進行鎖存的動作並不同步，因此，亦有可能會產生亞穩(metastable)區間(當於時脈的邊緣(edge)，對輸入資料進行鎖存時，必須於鎖存的邊緣的前後的固定時間內保持輸入資料，但由於時脈與輸入資料大致同時發生變化，因此，處於輸出不穩定的狀態)等不定區間，於迴路濾波器34的輸出中有可能會包含瞬間誤差。上述PLL中，將迴路濾波器34的輸出視作對應於溫度的值、即△fr與(f2-f1)之間的差分，因此，於迴路濾波器34的輸出側設置平均化電路37，該平均化電路37求出預先設定的時間內的輸入值的移動平均值(moving average)，即便產生上述瞬間誤差，亦可消除上述瞬間誤差。藉由設置平均化電路37，最終可高精度地取得變動溫度量的頻率偏移資訊。

將PLL的迴路濾波器34所獲得的變動溫度量的頻率偏移資訊、上述例中為△fr-(f2-f1)，輸入至圖1所示的修正值取得部、即修正值運算部4，並於該修正值運算部4中運算出頻率的修正值。於敍述修正值運算部4之前，參照圖7至圖10，對頻率偏移資訊與頻率修正值進行說明。圖7是表示f1及f2以基準溫度經標準化後，溫度與頻率的關係的特性圖。此處所謂標準化是指：例如將25℃設為基準溫度，針對溫度與頻率的關係，將基準溫度的頻率設為零，求出自基準溫度的頻率算起的頻率的偏移量與溫度的關係。若將第1振盪電路1的25℃時的頻率設為f1r，且將第2振盪電路2的25℃時的頻率設為f2r，即，若將25℃時的f1、f2的值分別設為f1r、f2r，則圖7的縱軸的值為(f1-f1r)及(f2-f2r)。

又，圖8表示圖7所示的各溫度的頻率相對於基準溫度(25℃)的頻率的變化率。因此，圖8的縱軸的值為(f1-f1r)/f1r及(f2-f2r)/f2r，分別以OSC1及OSC2來表示上述多個值。再者，圖8的縱軸的值的單位為ppm。

此處，若返回至頻率差檢測部3的說明，則如上述般於上述實施形態中，頻率差檢測部3進行的運算並非求出(f2-f2r)-(f1-f1r)=f2-f1-△fr其自身的值，而是求出OSC2-OSC1。即，針對表示各頻率自基準溫度偏離的程度的比率的比率的值，求出f2的比率與f1的比率之間的差分。鎖存電路33中輸入有對應於(f2-f1)的頻率信號，PLL迴路中輸入有鋸齒波，因此可以進行此種計算的方式組成電路。若將頻率差檢測部3的輸出設為34位元的數位值，則例如每1位元分配0.058(ppb)的值，OSC2-OSC1的值可獲得0.058(ppb)為止的精度。再者，每1位元可設定0.058(ppb)的值的依據為後述的(2)~(4)式。上述階段中若對圖6(a)、圖6(b)進行說明，則圖6(a)、圖6(b)是f1與f2的頻率差(準確而言是頻率的變化率的差)OSC2-OSC1為40ppm的情形時，組入實際電路中的鎖存電路33及迴路濾波器34的輸出值。

圖9中表示OSC1與溫度的關係(與圖8相同)、及 (OSC2-OSC1)與溫度的關係，可知(OSC2-OSC1)相對於溫度而存在線性關係。因此，可知(OSC2-OSC1)對應於自基準溫度的溫度變動偏移量。而且，一般而言，晶體振動子的頻率溫度特性是以3次函數表示，故而若求出將上述3次函數的頻率變動量抵消的頻率修正值與(OSC2-OSC1)的關係，則可基於(OSC2-OSC1)的檢測值而求出頻率修正值。

如上所述，上述實施形態的振盪裝置使用：自第1振盪電路1獲得的頻率信號(f1)作為圖1所示的控制電路部200的基準時脈，由於上述基準時脈存在頻率溫度特性，故而對基準時脈的頻率進行溫度修正。因此，首先，預先求出表示了：以基準溫度經標準化後的、溫度與f1的關係的函數，且如圖10所示般，求出用於將上述函數所致的f1的頻率變動量進行抵消的函數。因此，圖10的縱軸為-OSC1。上述例子中，為了高精度地進行溫度修正，將上述函數規定為例如9次函數。

如上所述，溫度與(OSC2-OSC1)存在線性關係，故而圖10的橫軸設為(OSC2-OSC1)的值，但若直接使用(OSC2-OSC1)的值，用於特定上述值的資料量變多，故而對(OSC2-OSC1)的值進行標準化。所謂該情形時的標準化是指：規定振盪裝置實際要使用的上限溫度及下限溫度，將上限溫度與下限溫度之間的溫度範圍內的(OSC2-OSC1)的各值視作-1至+1為止的範圍內的數值。具體而言，例如，於上述溫度範圍內假定頻率偏差量 (OSC2-OSC1)在-30ppm~+30ppm的範圍內變動，則將(OSC2-OSC1)除以-30ppm所得的值視作上述X的值。即，上述例子中，如圖10所示，將-30ppm設為+1，將+30ppm設為-1。

晶體振動子對於溫度的頻率特性於上述例子中是視作9次的多項近似式。具體而言，於生產晶體振動子時，藉由實際測定取得(OSC2-OSC1)與溫度的關係，根據上述實測資料，來導出修正頻率曲線，所述修正頻率曲線表示溫度與-OSC1的關係、且相對於溫度來抵銷頻率變動量，藉由最小平方法(least square method)而導出9次的多項近似式係數。然後，將多項近似式係數預先儲存至記憶體30(參照圖1)，修正值運算部4使用上述多個多項近似式係數，而進行下述(1)式的運算處理。

Y=P9．X⁹+P8．X⁸+P7．X⁷+P6．X⁶+P5．X⁵+P4．X⁴+P3．X³+P2．X²+P1．X+P0.........(1)

(1)式中，X是頻率差檢測資訊，Y是修正資料，P0~P9是多項近似式係數。

此處，對X進行詳細說明。若將藉由圖1所示的頻率差檢測部3獲得的值、即藉由圖2所示的平均化電路37獲得值、也就是(OSC2-OSC1)的值設為x，則X=x/k。上述k是預先儲存於記憶體30中的除法係數，該係數是裝置固有的常數。如上所述，藉由將x除以k，如上述般視作於-1至+1的範圍內經標準化後的數值X。關於除法係數k，若進一步進行說明，則於振盪裝置使用的溫度範圍內，假定經標準化後的上述X於-1~+1的範圍內變動。然而，於因晶體振動子10、20的加工精度不均等而假設各裝置中將k設為相同值的情形時，則存在：因裝置不同，使得X的變動範圍與-1~+1的範圍相比變得非常小的情形。如下所述，上述(1)式中，若如上述般使用變動範圍小的X來設定係數P0~P9，則上述多個P0~P9的絕對值變大，記憶體30的容量變大。因此，如上述般使用除法係數k算出X，進行標準化，同時使X的變動範圍接近預先假定的-1~+1。藉由使用上述X來設定多項式近似係數P，則P的值的絕對值變大的情況得到抑制。於上述溫度範圍內，以0為中心的OSC2-OSC1的變動幅度越小，則除法係數k可以使用絕對值越小的數值。

繼而，使用圖11對修正值運算部4的構成進行說明。 401、402是第1及第2多工器(multiplexer)。第1及第2多工器401、402相互並列地連接於前段側的頻率差檢測部3，且輸入有上述x。第2多工器402中自記憶體30輸入有P1~P9的多項近似式係數。第1及第2多工器401、402的後段設有運算部403。運算部403包括：前段側的乘法部404、及後段側的除法部405。

除法部405將來自乘法部404的輸出除以儲存於記憶體30中的除法係數k，而進行上述標準化並將結果輸出至後段。除法部405的後段是連接於加法部406，而且將第1 多工器401與除法部405連接，以向第1多工器401的輸入回饋除法部405的輸出。於加法部406的後段設有鎖存電路407，對加法部406的輸出予以鎖存。鎖存電路407的後段連接於進行圓滑處理的電路408，而且將鎖存電路407與加法部406連接，以使鎖存電路407的輸出向加法部406回饋。將加法部406及鎖存電路407記載為加法電路409。

對藉由上述修正值運算部4而運算近似式(1)的各項的步驟進行說明。分別自第1多工器401輸出x、自第2多工器402輸出係數P1，運算部403對x×P1×1/k=P1‧X進行運算，並將結果輸出至多工器401。而且，自多工器401、402分別輸出x，運算部403對x×x×1/k進行運算。接著，將上述運算結果自第1多工器401輸出，且自第2多工器402輸出係數P2，運算部403中對x×x×1/k×P2×1/k=P2．X²[X²=(1/k)²X²]進行運算，並將結果輸出至加法電路409。進而，自多工器401、402分別輸出x及x×x×1/k，獲得x³×(1/k)²。自多工器401輸出上述運算結果，自多工器402輸出P3，獲得x³×(1/k)³×P3=P3×X³。如上所述，對近似式(1)的各項進行運算，並將結果輸入至加法電路409。如上所述，藉由除法部405而進行x的標準化，故如上述般，輸入至加法電路409的各項是利用經標準化後的x的運算值。自加法電路409輸出經運算後的運算值的合計值(加法值)，藉由電路408進行圓滑處理後予以輸出。再者，係數P0是預先輸入至加法部406。

修正值的運算式並不限定於使用9次的多項近似式，亦可使用與要求的精度相對應的次數、例如4次以上的多項近似式。再者，亦可於修正值運算部4的入口處，使用除法部405對x/k進行運算而算出X，使用上述X來算出(1)式的各項，若如上述般，首先利用x/k進行運算，則於x除以k而無法除盡的情形時X變成近似值。若使用上述近似值進行之後的計算，則計算精度會下降，故而上述例子中構成為藉由乘法部404進行x的乘法之後，利用除法係數k進行除法，從而高精度地算出修正值Y。

一面參照圖12，一面對用於設定上述除法係數k的設定裝置的構成進行說明。圖中，101是內部溫度可自由變化的容器。具體而言，構成為利用恆溫槽或帕耳帖(peltier)元件的容器。容器101於其內部例如收納有多個本發明的振盪裝置，各振盪裝置於容器101外連接於切換單元102。切換單元102將容器101內的振盪裝置中的一個交替地連接於例如包含頻率計數器的頻率測定單元103及控制單元101。連接於頻率測定單元103及控制單元100的振盪裝置中，測定來自第1振盪電路1、第2振盪電路2的輸出頻率f1、f2，且可向記憶體30寫入各係數。

圖中，記憶體104儲存經測定後的來自第1振盪電路1、第2振盪電路2的輸出頻率f1、f2、運算出的OSC1、OSC2、OSC2-OSC1等。而且，記憶體104中，於|OSC2-OSC1|可取的範圍例如0ppm~30ppm內，將相互不同的範圍A1、A2、A3．．．An、與係數k1、k2、k3．．．kn相互建立關聯而予以儲存。上述係數k1~kn是相互不同的數值，如下所述是設定為除法係數k的值。修正值算出單元105基於記憶體104中取得的OSC1、OSC2、OSC2-OSC1，而算出上述修正值Y。控制單元100對容器101的溫度、切換單元102的動作進行控制。

對上述設定裝置的除法係數k的設定順序進行說明。一面於振盪裝置使用的溫度範圍內改變容器101的溫度，一面針對連接於頻率測定單元103及控制單元100的振盪裝置，測定相對於溫度的輸出頻率f1、f2(單位：Hz)的特性。接著，基於所得的輸出頻率f1、f2的特性，算出相對於溫度的OSC1、OSC2(單位：ppm)的特性，進一步運算相對於溫度的OSC2-OSC1的特性。

根據所得的相對於溫度的OSC2-OSC1的特性，對例如|OSC2-OSC1|的最大值進行檢測。而且，自記憶體104中儲存的上述範圍A1~An，特定出包含上述檢測出的最大值的範圍A，將係數k1~kn中經特定的相對於A的係數作為除法係數k而決定。而且，根據上述除法係數k、及相對於溫度的OSC2-OSC1的特性，來決定多項式近似係數P0~P9，並將決定好的除法係數k及多項式近似係數P0~P9寫入至振盪裝置的記憶體30。當寫入結束之後，藉由其他切換單元，將其他振盪裝置連接於頻率測定單元103及控制部100，同樣地，進行除法係數k及多項式近似係數P0~P9的設定及寫入。以上一系列動作是藉由控制單元100而進行。而且，OSC1、OSC2藉由構成振盪裝置的晶體振動子而變成固有的值，因此，針對每個裝置而設定適當的除法係數k。

接著，對上述實施形態的全體的動作進行匯總。自第1振盪電路1輸出的頻率信號作為時脈信號而供給至電壓控制振盪器100的控制電路部200，如本實施形態的先前所述，藉由控制電路部200的控制動作，自電壓控制振盪器100輸出目標頻率的頻率信號。另一方面，自第1振盪電路1及第2振盪電路2分別輸出的頻率信號f1、f2是被輸入至頻率差檢測部3，藉由已經詳述的上述動作，上述例子中，當頻率差檢測部3的輸出即PLL的輸出，達到對應於{△fr-(f2-f1)}的值、上述例子變成(OSC2-OSC1)時，即予以鎖定。然後，將上述值輸入至修正值運算部4，執行(1)式的運算，從而獲得溫度修正資料、即頻率修正量。(1)式的運算是如下處理，即，於例如圖10所示的特性圖中，求出：與基於頻率差檢測部3的輸出值所得的值相對應的、修正頻率曲線的縱軸的值。

如圖1所示，第1晶體振動子10及第2晶體振動子20是使用共通的晶體片Xb構成，且相互熱耦合，因此，振盪電路1、2的頻率差是極其準確地對應於環境溫度的值，所以，頻率差檢測部3的輸出是環境溫度與基準溫度(上述例子中25℃)的溫度差資訊。第1振盪電路1輸出的頻率信號f1是作為控制電路部200的主時脈(main clock)而使用，因此，為了將溫度自25℃偏移所致的f1 的頻率偏移量對控制電路部200的動作的影響抵消，將藉由修正值運算部4所得的修正值作為用於補償控制電路部200的動作的信號而使用。結果是，作為本實施形態的振盪裝置的輸出即電壓控制振盪器100的輸出頻率，無關於溫度變動而穩定。

根據上述實施形態，運算近似式(1)，該近似式(1)是用於：使用與自頻率差檢測部3輸出的OSC2-OSC1的輸出對應的x、裝置固有的除法係數k、及多項式近似係數P，來求出OSC1的修正值。因此，即便各裝置經標準化的OSC2-OSC1的值x的變動範圍不同，亦可使近似式(1)的x/k=X的絕對值接近1。藉此，防止上述X的乘方值變得極端小，結果是，可防止多項式近似係數P0~P9的絕對值變大。因此，可抑制儲存多項式近似係數P的記憶體30的容量。然而，頻率偏差量(OSC2-OSC1)根據構成第1及第2晶體振動子的晶體片的切出角度、電極膜厚、電極面積等而變動，調整上述多個因素使頻率偏差量吻合假定的-30ppm~+30ppm的作法費時費力。尤其是，上述實施形態中是利用共通的晶體片Xb來構成第1及第2晶體振動子10、20，因此難以將OSC2-OSC1調整為在所期望的範圍內變動。所以，有效的是如上述般設定除法係數k。

雖重複進行說明，但上述實施形態中，所謂對應於f1與f1r之間的差分的值，是指{(f1-f1r)/f1r}(=OSC1)，所謂對應於f2與f2r之間的差分的值，是指{(f2-f2r)/f2r}(=OSC2)，所謂對應於f1與f1r之間的差分的值、和對應於f2與f2r之間的差分的值之間的差分值所對應的值，是指OSC2-OSC1。然而，頻率差檢測部3亦可使用(f1-f1r)與(f2-f2r)的差分值，作為對應於f1與f1r的差分的值、和對應於f2與f2r的差分的值之間的差分值所對應的值，該情形時，活用圖7的曲線而求出溫度。

於上述實施形態中，在圖8至圖10的說明中，頻率的變化量是以「ppm」單位表示，但實際的數位電路中均以2進制數進行操作，故而DDS電路36的頻率設定精度是以構成位元數計算，例如為34位元。若列舉一例，向包含於圖1所示的控制電路部200的DDS電路部201供給10MHz的時脈的情形時，上述時脈的變動頻率為100Hz時，

[變動比率計算]變成100Hz/10MHz=0.00001

[ppm換算]變成0.00001*1e6=10[ppm]

[DDS設定精度換算]變成0.00001*2^{^}34≒171,799[ratio-34bit(臨時名稱)]。

於上述構成的情形時，上述頻率設定精度是藉由以下的(2)式表示。

1×[ratio-34bit]=10M[Hz]/2^{^}34≒0.58m[Hz/bit]......(2)

因此，變成100[Hz]/0.58m[Hz/bit]≒171,799[bit(ratio-34bit)]。

而且，0.58mHz相對於10MHz可如以下(3)式般進行計算。

0.58m[Hz]/10M[Hz]*1e9≒0.058[ppb]......(3)

因此，根據(2)、(3)式，(4)式的關係成立。

1e9/2^{^}34=0.058[ppb/ratio-34bit]......(4)

即，DDS電路36中處理的頻率消失，僅存在位元數的關係。

進而，於上述例子中第1晶體振動子10及第2晶體振動子20是使用共通的晶體片Xb，但晶體片Xb亦可不共通化。上述情形時，例如可列舉於共通的框體中配置第1晶體振動子10及第2晶體振動子20的例子。根據此種構成，由於是處於實質上相同的溫度環境下，故可獲得相同的效果。

頻率差檢測部3的DDS電路部36的輸出信號並不限於鋸齒波，只要為信號值與時間一併重複增加、減少的頻率信號便可，例如為正弦波。

又，作為頻率差檢測部3，亦可藉由計數器對f1與f2進行計數，自計數值的差分值中減去相當於△fr的值，並輸出對應於所得的計數值的值。

藉由修正值運算部4求出的修正值並不限定於如上述實施形態那樣使用，只要為振盪裝置的輸出頻率根據溫度變動的情形時，可使用修正值將輸出頻率的變動量抵消而進行補償的構成，則亦可藉由其他手法進行修正。例如於圖19所示的TCXO中，亦可代替溫度檢測器94的輸出，而使用由頻率差檢測部3所得的頻率差資訊，基於上述資訊求出與頻率修正量相應的控制電壓的補償量，藉由控制電壓產生部93，將上述補償量與用於輸出基準溫度時的頻率的基準電壓相加，而作為控制電壓。根據頻率差資訊求出頻率修正量的手法，並不限於如上述實施形態的多項近似式，亦可為如下手法，即，於記憶體中預先儲存：表示頻率差資訊與頻率修正量的關係的表格，並參照上述表格。

於以上的實施形態中，第1晶體振動子10與第2晶體振動子20的頻率差是作為譬如溫度測量值使用，基於上述溫度測量值求出相對於第1晶體振動子10的溫度變動的頻率修正值。然而，即便於構成為作為頻率修正對象的晶體振動子、與構成譬如溫度計的2個晶體振動子中的一方的並不共通化的情形時，本發明亦包含於申請專利範圍的技術範圍內。

上述情形時的上述修正值取得部是，可取代：基於對應於頻率差檢測部檢測的上述差分值的值、與對應於上述差分值的值和第1振盪電路的振盪頻率f1的頻率修正值的關係，取得f1的頻率修正值；而執行：基於對應於頻率差檢測部檢測的上述差分值的值、與和對應於上述差分值的值與使和第1晶體振動子及第2晶體振動子不同的其他晶體振動子振盪的其他振盪電路的振盪頻率f0的頻率修正值之間的關係，取得f0的頻率修正值。

(參考試驗1)

以下，對本發明相關的參考試驗進行說明。於上述實施形態中，是在-1~+1的範圍內使OSC2-OSC1標準化，以下對如上述般進行標準化的有效性進行說明。然而，以下的各試驗中，並未將除法係數k設定為裝置固有的常數，只要未特別記載，則設為X=標準化後的OSC2-OSC1，且多項式近似係數P0~P9為設定值。圖13中以實線表示：上述振盪裝置中如上述般進行標準化而設定上述多項式近似係數P0~P9的近似式(1)的曲線(graph)。曲線的橫軸是經標準化的OSC2-OSC1。曲線的縱軸是近似式(1)的Y=-OSC1(單位：ppm)。圖13中的鏈線的曲線表示：標準化後的OSC2-OSC1與實測的-OSC1的關係。實際上，實線與鏈線的曲線是相互重合的，但圖13中為便於觀察而上下略有偏移。

圖14中以實線表示：針對OSC2-OSC1，不進行標準化而設定多項式近似係數P0~P9的近似式(1)的曲線。曲線的橫軸是OSC2-OSC1(單位：ppm)。與圖13同樣地，曲線的縱軸是Y=-OSC1。而且，圖14中表示如下曲線，該曲線以鏈線表示：實測的-OSC1與(OSC2-OSC1)的關係。如上所述，於不進行標準化的圖14的情形時，與進行標準化的圖13相比，藉由近似式(1)運算出的-OSC1、與-OSC1的實測值之間的相關性較低。

於不進行標準化的情形時，藉由近似式(1)運算出的-OSC1、與-OSC1的實測值之間的相關性變低的理由如下。曲線橫軸的OSC2-OSC1的值越大於1，則近似式(1)的Xⁿ(n為9~1)的值亦根據乘方次數而變得越大，故若不減小P0~P9的值，則無法獲得所期望的修正值。另一方面，為藉由數位處理進行修正值運算，一般是以易處理的整數進行，故必須將小數點以下的係數設為零(0)。

Xⁿ(n為9~1)的乘方的次數越大，則對應的Pn(n為9~1)的值亦必須減小，結果是，高次的項因為整數化而易變成零(0)，出現僅相當於如圖14的低次項的運算結果。因此，有效的是進行上述標準化而設定多項式近似係數P0~P9。

(參考試驗2)

如上所述，相對於頻率溫度特性的實測資料而算出多項式近似係數，但實測資料中有時候包含測定誤差，故存在例如多次取得相同晶體振動子的頻率溫度特性時，無法每次均獲得相同近似係數P0~P9的情況。因此，近似係數的誤差對裝置的頻率的修正精度產生影響。所以，進行參考試驗2，該參考試驗2是為了確認：設定的近似係數因測定誤差等的影響而自本來的近似係數偏移時、自實測資料的偏離量(誤差量)，藉由標準化而變成何種程度。

於規定的溫度範圍內，測定修正誤差量(單位：ppb)，該修正誤差量是OSC2-OSC1的最大值相互不同的裝置的實測出的-OSC1、與使用近似式(1)進行運算所得的-OSC1之間的差分，所述近似式(1)將P9設定成：使算出的值加上+1所得的值。OSC2-OSC1是與上述實施形態同樣地在-30ppm~+30ppm的範圍內、以X變成-1~+1的方式進行標準化。再者，P0~P9中變更P9的設定的原因在於，因近似式(1)中越是高次數的項、則近似係數的偏移的影響越大，因此如上述般藉由變更P9而明確上述偏離量。

圖15(a)的曲線的橫軸表示各裝置的OSC2-OSC1的最大值，縱軸表示上述修正誤差量。圖15(b)是詳細表示圖15(a)的曲線中的OSC2-OSC1=30ppm附近的曲線。如上述圖15(b)所示，若OSC2-OSC1超過30ppm，則修正誤差量急劇變大。若對如上述般OSC2-OSC1發生變化的理由進行說明，則於OSC2-OSC1為30ppm以下的情形時，OSC2-OSC1的標準化後的值的絕對值變成1以下的值，因此，近似式(1)所含的X⁹的計算值的絕對值變成1以下。然而，若OSC2-OSC1超過30ppm，則OSC2-OSC1的標準化後的值變成大於1的值，因此X⁹的計算值因OSC2-OSC1的增加而呈指數函數地增加。即，P9的值即便僅偏移+1，計算值亦發生較大變化，這表示根據上述實驗而誤差實際變大。因此，為抑制修正誤差量，將OSC2-OSC1的實際變化範圍設定為不超過標準化範圍，即，有效的是使用OSC2-OSC1的最大值來進行設定。

(參考試驗3)

如上述般假定OSC2-OSC1是在-30ppm~+30ppm內變動，但圖16(a)中，表示：將OSC2-OSC1的變動範圍相對於假定範圍略做改動，而設為-28ppm至+28ppm的裝置的OSC1、OSC2的相對於溫度的特性。圖16(b)中表示：將OSC2-OSC1的變動範圍大幅度低於假定範圍，而設為-12ppm至+12ppm的裝置的OSC1、OSC2的相對於溫度的特性。圖17(a)的曲線表示：根據圖16(a)的OSC1、OSC2所得的近似式(1)的特性。曲線中的橫軸表示標準化的OSC2-OSC1=X，縱軸表示Y(單位：ppm)。而且，圖17(b)的曲線表示：根據圖16(b)的OSC1、OSC2獲得的近似式(1)的特性。曲線的縱軸及橫軸是與圖17(b)的曲線相同。

圖17(a)的曲線的多項式近似係數P9、P8、P7、P6、P5、P4、P3、P2、P1、P0分別為：-9015、-2369、16128、4850、-9461、-3392、-12488、2386、11257、-244。另一方面，圖17(b)的曲線的多項式近似係數P9、P8、P7、P6、P5、P4、P3、P2、P1、P0分別為：-25644683、-5272937、7770083、1534404、-778158、-155195、-172031、14684、27014、-247。如上述般，圖17(b)的曲線的多項式近似係數P1~P9的絕對值，大於圖17(a)的曲線的多項式近似係數P1~P9的絕對值。因此，有效的是如上述實施形態般，以X於-1~+1的範圍內較廣分布的方式設定除法係數k，作為X=x/k而設定近似式(1)的各係數。

(參考試驗4)

圖18是表示將具有圖17(b)的特性的裝置的OSC2-OSC1，取代以-30ppm~+30ppm標準化，而是以-12ppm~+12ppm標準化所得的近似式(1)的特性的曲線。即，視作OSC2-OSC1=-12ppm時X=+1，OSC2-OSC1=+12ppm時X=-1。上述曲線中，各多項式近似係數P9、P8、P7、P6、P5、P4、P3、P2、P1、P0分別為：-6723、-3456、12731、6285、-7968、-3973、-11010、2379、10806、-247，小於以-30ppm~+30ppm進行標準化時的各數值。如上述般，改變各裝置進行標準化的OSC2-OSC1的範圍的設定，藉此如後述的實驗所示，可抑制多項式近似係數P的絕對值的上升，但由於另外設計構成裝置的電路，故費時費力且成本增加。因此，如上述實施形態般，有效地是作為X=x/k而設定近似式(1)的各係數。

1‧‧‧第1振盪電路

2‧‧‧第2振盪電路

3‧‧‧頻率差檢測部

4‧‧‧修正值運算部(修正值取得部)

10‧‧‧第1晶體振動子

11、12、21、22‧‧‧電極

20‧‧‧第2晶體振動子

30‧‧‧記憶體

31‧‧‧正反器電路

32‧‧‧單觸發電路

33‧‧‧鎖存電路

34‧‧‧迴路濾波器

35‧‧‧加法部

36‧‧‧DDS電路部

37‧‧‧平均化電路

90‧‧‧晶體振動子

91‧‧‧振盪電路

92‧‧‧可變電容元件

93‧‧‧控制電壓產生部

94‧‧‧溫度檢測器

95‧‧‧記憶體

100‧‧‧電壓控制振盪器

101‧‧‧容器

102‧‧‧切換單元

103‧‧‧頻率測定單元

104‧‧‧記憶體

105‧‧‧修正值算出單元

200‧‧‧控制電路部

201‧‧‧DDS電路部

204‧‧‧分頻器

205‧‧‧相位頻率比較部

206‧‧‧迴路濾波器

401‧‧‧第1多工器

402‧‧‧第2多工器

403‧‧‧運算部

404‧‧‧乘法部

405‧‧‧除法部

406‧‧‧加法部

407‧‧‧鎖存電路

408‧‧‧電路

409‧‧‧加法電路

f1、f2‧‧‧振盪頻率

Xb‧‧‧晶體片

圖1是表示本發明的實施形態的全體構成的方塊圖。

圖2是表示本發明的實施形態的一部分的方塊圖。

圖3是圖2所示的部分輸出的波形圖。

圖4(a)~圖4(c)是示意性表示包含圖2所示的DDS電路部的迴路未鎖定的狀態的各部分的波形圖。

圖5(a)~圖5(c)是示意性表示包含圖2所示的 DDS電路部的迴路鎖定的狀態的各部分的波形圖。

圖6(a)、圖6(b)是與對應於上述實施形態的實際裝置相關的上述迴路中的各部分的波形圖。

圖7是表示第1振盪電路的頻率f1及第2振盪電路的頻率f2與溫度的關係的頻率溫度特性圖。

圖8是表示f1、f2分別經標準化後的值與溫度的關係的頻率溫度特性圖。

圖9是表示f1經標準化後的值與溫度的關係、及f1經標準化後的值和f2經標準化後的值的差分△F與溫度的關係的頻率溫度特性圖。

圖10是表示圖9的縱軸經標準化後的值、與頻率修正值的關係的特性圖。

圖11是表示修正值運算部的方塊圖。

圖12是用於製造振盪裝置的裝置的方塊圖。

圖13是表示頻率對於溫度的偏差的變化的曲線圖。

圖14是表示頻率對於溫度的偏差的變化的曲線圖。

圖15(a)、圖15(b)是表示每個裝置的修正值的誤差量的關係的曲線圖。

圖16(a)、圖16(b)是表示頻率對於溫度的偏差的變化的曲線圖。

圖17(a)、圖17(b)是表示頻率對於溫度的偏差的變化的曲線圖。

圖18是表示頻率對於溫度的偏差的變化的曲線圖。

圖19是表示以往的TCXO的構成圖。