JP2015061171A

JP2015061171A - 発振装置

Info

Publication number: JP2015061171A
Application number: JP2013193051A
Authority: JP
Inventors: 依田　友也; Tomoya Yoda; 友也依田
Original assignee: Nihon Dempa Kogyo Co Ltd
Current assignee: Nihon Dempa Kogyo Co Ltd
Priority date: 2013-09-18
Filing date: 2013-09-18
Publication date: 2015-03-30
Also published as: US9281822B2; US20150077189A1; CN104467822A; TW201513560A

Abstract

【課題】クロックを生成するための水晶振動子及び発振回路を備えた発振装置において、使用する水晶振動子の自由度を大きくする。
【解決手段】電圧制御発振器と、デジタル回路からなるＰＬＬ回路と、前記水晶振動子及び前記発振回路と、前記発振回路の発振パラメータの設定及び前記ＰＬＬ回路のパラメータの設定を行うためのデジタル制御回路と、電源投入時には、前記電圧制御発振器の出力信号をデジタル制御回路にクロック信号として供給し、このクロック信号によりデジタル制御回路が動作し、当該デジタル制御回路が前記発振回路の発振パラメータ設定した後は、当該発振回路の出力信号をデジタル制御回路にクロック信号として供給するクロック切替え部と、を備えるように装置を構成する。
【選択図】図１

Description

本発明は、クロックを生成するための水晶振動子及び発振回路と、を備えた発振装置に関する。

発振装置としては、図９に示すようなＯＣＸＯ（oven controlled crystal oscillator）１００として構成される場合がある。このＯＣＸＯ１００においては、２つの水晶振動子から各々出力される周波数差を利用して、恒温槽内の温度が計算され、その計算された温度に基づいて、ＶＣＸＯ４３から出力される周波数変動が抑えられるようにヒーター４６の出力が補正されると共に、温度補正周波数計算部３２からＰＬＬ回路部４１への出力である周波数補正値が変更される。ＯＣＸＯ１００の各部については、実施の形態で説明するため、この背景技術の項目では必要に応じて各部の概略のみを説明するにとどめる。なお、特許文献１にも略同様の構成のＯＣＸＯについて記載されている。

このＯＣＸＯ１００において、第１の発振回路（ＯＳＣ）１１、第２の発振回路２１及びデジタル制御回路３３などはデジタル信号処理部３である共通のＬＳＩ（集積回路）により構成されている。前記第１の発振回路１１の発振周波数が、前記ＬＳＩのシステムクロックとして使用されている。ところで水晶振動子の発振特性には、個体毎のばらつきがある。そして、水晶振動子を発振させる発振回路としては、設定される発振パラメータを変化させることで、そのように水晶振動子の個体にばらつきがあっても、各水晶振動子を所定の範囲の周波数で発振させることができるように構成される。前記発振パラメータは発振回路の回路定数であり、当該発振パラメータを設定することにより、当該発振回路を流れる電流値や発振回路を構成するコンデンサの容量値及びインダクタ値などが設定される。

前記ＯＣＸＯ１００のＬＳＩには、当該ＯＣＸＯ１００の電源投入直後に当該ＬＳＩの各部に設定されて、当該ＬＳＩを起動させるための初期パラメータが格納されており、この初期パラメータには前記発振パラメータも含まれる。即ち、電源投入直後に第１の発振回路１１に設定される発振パラメータは予め決定されており、この発振パラメータを標準発振パラメータとする。

図１０の概念図を参照しながら説明を続ける。図中Ａは前記ＬＳＩのクロックの周波数範囲であり、前記電源投入時に当該周波数範囲Ａ内のクロックが供給されると、前記ＬＳＩが起動することができる。起動したＬＳＩは、当該ＬＳＩを構成する各回路のパラメータを適宜設定し、ＯＣＸＯ１００から所望の周波数を出力することが可能になる。図中ＢはＬＳＩにより水晶振動子を発振させることができる範囲（変更可能範囲）を示している。この変更可能範囲Ｂ内の周波数で発振する水晶振動子については、第１の発振回路１１の発振パラメータを前記標準発振パラメータから他の値の発振パラメータに変更することで、その発振周波数がクロック周波数範囲Ａ内に収まるように変更できるものとする。

前記標準発振パラメータが設定されるものとすると、図１０に示す水晶振動子Ｃは、変更可能範囲Ｂ内、且つ前記クロック周波数範囲Ａ内の周波数で発振するため、前記ＬＳＩに適正なクロック（周波数範囲Ａ内のクロック）が供給される。従って、水晶振動子Ｃは、前記第１の水晶振動子１０として使用することができる。

図１０に水晶振動子Ｄは、前記変更可能範囲Ｂ内で発振するものの、クロック周波数範囲Ａ外で発振する。ここで、適正なクロックが供給されてＬＳＩが起動していれば、当該ＬＳＩは第１の発振回路１１の標準発振パラメータを、例えばＬＳＩの外部から読み込んだ発振パラメータに変更し、水晶振動子Ｄをクロック周波数範囲Ａ内で発振させることができる。しかしクロックが供給されず、ＬＳＩが起動していない状態では、このような発振パラメータの変更を行うことができないので、水晶振動子Ｄは、第１の水晶振動子１０として使用することができない。

さらに例を挙げて説明すると、例えば前記ＬＳＩのクロック周波数範囲Ａが５０ＭＨｚ〜９０ＭＨｚであるものとする。そして、前記標準発振パラメータにより発振する第１の水晶振動子１０の発振周波数が２０ＭＨｚであるものとする。第１の水晶振動子１０を３倍波で使用し、６０ＭＨｚの出力を得ることができればＬＳＩに適正なクロックを供給して、当該ＬＳＩを起動させることができるが、標準発振パラメータは予め決定されているため、そのような６０ＭＨｚの出力を得ることができない。

対応策としては、電源投入時に第１の水晶振動子１０を２０ＭＨｚ及び６０ＭＨｚのうちのいずれの場合でも発振させることができるようにＯＣＸＯ１００を構成することが考えられる。具体的には、例えばＬＳＩの外部に外付け回路を設け、この外付け回路を介して水晶振動子と発振回路とを接続し、当該外付け回路により水晶振動子と発振回路との間の容量成分及びインダクタ成分を調整する。しかしそのように対応することは、回路規模を大きくしてしまう。また、２０ＭＨｚ及び６０ＭＨｚで発振を行えるように新規にＬＳＩを開発することも考えられるが、そのためには多くの資金が必要になってしまう。

第１の発振回路１１の出力をＬＳＩのシステムクロックとして用いる場合を説明してきたが、第２の発振回路２１の出力を前記システムクロックとして用いる場合も同様の問題が発生する。つまり、前記ＬＳＩのシステムクロックの周波数範囲内で発振できるように第１の水晶振動子１０または第２の水晶振動子２０として用いる水晶振動子を選択する必要があるため、使用可能な水晶振動子の組み合わせや種類が限定されてしまう。特許文献２、３には、システムのクロックを切り替える技術について記載されているが、上記の問題については記載されていない。

特開２０１３−５１６７７号公報特開２００１−３４４０３９号公報特開２０１２−２０８８０４号公報

本発明はこのような事情の下になされたものであり、その目的は、クロックを生成するための水晶振動子及び発振回路を備えた発振装置において、使用する水晶振動子の自由度を大きくすることである。

本発明の発振装置は、電圧制御発振器と、
リファレンス信号生成部と、前記電圧制御発振器の出力信号に対応する信号と前記リファレンス信号生成部のリファレンス信号との位相差に対応する信号を取り出す回路部と、を含むデジタル回路からなるＰＬＬ回路と、
クロックを生成するための水晶振動子及び発振回路と、
前記発振回路の発振パラメータの設定及び前記ＰＬＬ回路のパラメータの設定を行うためのデジタル制御回路と、
電源投入時には、前記電圧制御発振器の出力信号をデジタル制御回路にクロック信号として供給し、このクロック信号によりデジタル制御回路が動作し、当該デジタル制御回路が前記発振回路の発振パラメータ設定した後は、当該発振回路の出力信号をデジタル制御回路にクロック信号として供給するクロック切替え部と、を備え、
電源投入時には、初期電圧が制御電圧として電圧制御発振器に供給されていることを特徴とする。

本発明の発振装置によれば、電源投入時には、初期電圧が制御電圧として供給される電圧制御発振器の出力信号をデジタル制御回路にクロック信号として供給し、当該デジタル制御回路が動作して発振回路の発振パラメータ設定した後は、当該発振回路の出力信号をデジタル制御回路にクロック信号として供給するクロック切替え部を備える。従って、前記発振回路により発振する水晶振動子について、電源投入時にデジタル制御回路に前記クロック信号を供給するように発振するものを用いる必要が無い。その結果として、使用する水晶振動子の自由度を大きくすることができる。

本発明に係るＯＣＸＯのブロック図である。前記ＯＣＸＯを構成する水晶振動子の発振周波数とクロック周波数範囲との関係を説明する説明図である。前記ＯＣＸＯにおける信号の送受信を示す説明図である。前記ＯＣＸＯにおける信号の送受信を示す説明図である。前記ＯＣＸＯにおける信号の送受信を示す説明図である。前記ＯＣＸＯにおける信号の送受信を示す説明図である。前記ＯＣＸＯにおける信号の送受信を示す説明図である。前記ＯＣＸＯにおける信号の送受信を示す説明図である。従来のＯＣＸＯのブロック図である。前記ＯＣＸＯを構成する水晶振動子の発振周波数とクロック周波数範囲との関係を説明する説明図である。

本発明の発振装置の実施の形態であるＯＣＸＯ１について説明する。図１には、ＯＣＸＯ１のブロック図を示している。このブロック図では、ＯＣＸＯ１における各回路のレジスタの設定及び読み書きが行われる際のデジタル制御データ信号の流れを、細い実線の矢印で示している。また、一点鎖線の矢印で高周波信号が流れる方向を示し、二点鎖線の矢印でアナログ信号が流れる方向を示している。さらに点線の矢印で、システムクロック信号が流れる方向が示されている。また、この発振装置１の電源投入時に設定される初期パラメータの一つであるスイッチの切り替え信号の流れを太い実線の矢印で示している。なお、背景技術の項目で説明した図１０のＯＣＸＯ１００も、この図１のＯＣＸＯ１と同様に各矢印を用いて、各信号の流れを示している。ただし、ＯＣＸＯ１００では、前記スイッチの切り替え信号に相当するデータの送信は行われないので、前記太い実線の矢印は示されていない。

このＯＣＸＯ１は、第１の水晶振動子１０と、第２の水晶振動子２０とを備え、各水晶振動子１０、２０はＡＴカットされた水晶片と励振電極とにより構成されている。この例において第１の水晶振動子１０及び第２の水晶振動子２０は、互いに等しい周囲温度に置かれるように、共通のケース１２内に互いに近接して収納されている。第１の水晶振動子１０は、ケース１２の外部に設けられる第１の発振回路１１に接続され、第２の水晶振動子２０は、同じくケース１２の外部に設けられる第２の発振回路２１に接続される。

第１の水晶振動子１０に接続された第１の発振回路１１及び第２の水晶振動子２０に接続された第２の発振回路２１の後段側には、周波数カウント部３１、温度補正周波数計算部３２、ＰＬＬ回路部４１、ローパスフィルタ（ＬＰＦ）４２、水晶電圧制御発振器（ＶＣＸＯ）４３が接続されている。ＰＬＬ回路部４１は、リファレンス信号生成部であるＤＤＳ（Direct Digital Synthesizer）回路部４０１、分周器４０２及び位相比較部４０３を備える。前記ＤＤＳ回路部４０１から出力される鋸波に基づいてリファレンス信号が生成され、ＶＣＸＯ４３の出力を分周した出力信号と前記リファレンス信号との位相を位相比較部にて比較し、比較結果がＬＰＦ４２に出力される。ＬＰＦ４２からの出力によりＶＣＸＯ４３の出力が制御される。

前記ＤＤＳ回路部４０１は、第１の発振回路１１から出力される周波数信号をクロックとして用い、目的とする周波数の鋸波を出力するための制御電圧が入力される。しかし前記クロックの周波数が温度特性をもっている。そこでこの温度特性をキャンセルするために、前記ＤＤＳ回路部４０１に入力される前記制御電圧は、後述の温度補正周波数計算部３２からの周波数補正値に対応する信号が加算されて補正されている。従って、ＤＤＳ回路部４０１の出力は安定するように温度補償されている。ところで、このＤＤＳ回路部４０１を含むＰＬＬ回路部４１が動作するためには、ＶＣＸＯ４３の発振出力よりも高い周波数のクロックが必要になる。そのために、後述するように、ＯＣＸＯ１の電源投入時にはＶＣＸＯ４３をＬＳＩのクロック元とするが、その後は第１の発振回路１１をクロック元とする。

第１の発振回路１１からの発振出力ｆ１と第２の発振回路２１からの発振出力ｆ２との周波数差ΔＦに対応する値は、水晶振動子１０、２０が置かれている雰囲気の温度に対応し、温度検出値ということができる。なお、説明の便宜上ｆ１、ｆ２は、夫々第１の発振回路１１及び第２の発振回路２１の発振周波数も表しているものとする。周波数カウント部３１は、この例では、{（ｆ２−ｆ１）／ｆ１}−{（ｆ２ｒ−ｆ１ｒ）／ｆ１ｒ}の値を取り出しており、この値が温度に対して比例関係にある温度検出値に相当する。ｆ１ｒ及びｆ２ｒは、夫々基準温度例えば２５℃における第１の発振回路１１の発振周波数及び第２の発振回路２１の発振周波数である。

温度補正周波数計算部３２は温度の検出結果と、予め作成した周波数補正値との関係と、に基づいて周波数補正値を算出し、この周波数補正値と、予め設定された周波数設定値とを加算して周波数設定信号を設定する。前記温度検出値と周波数補正値との関係及び前記周波数設定値はデジタル制御回路３３に格納されている。前記周波数補正値は、第１の水晶振動子２０の温度が目標温度から変動した時に、その変動分、つまり前記クロック信号の温度変動分を補償するための値である。

例えば（ｆ２−ｆ２ｒ）／ｆ２ｒ＝ＯＳＣ２、（ｆ１−ｆ１ｒ）／ｆ１ｒ＝ＯＳＣ１とすると、水晶振動子の生産時に（ＯＳＣ２−ＯＳＣ１）と温度との関係を実測により取得し、この実測データから、温度に対する周波数変動分を相殺する補正周波数曲線を導き出し、最小二乗法により９次の多項近似式係数を導き出している。そして多項近似式係数を予めデジタル制御回路３３に記憶しておき、温度補正周波数計算部３２はこれら多項近似式係数を用いて、補正値の演算処理を行っている。結果として温度変動に対してクロックの周波数が安定し、以ってＶＣＯ４３からの出力周波数が安定することになる。つまり、前記ＯＣＸＯ１はＴＣＸＯとしても構成されており、いわば二重の温度対応が行われた、高い精度で出力を安定させることができる装置として構成されている。

図中３４は、EEPROM（Electrically Erasable Programmable Read-Only Memory）からなる外部メモリであり、３５は外部メモリ３４をデジタル信号処理部３（後述）に接続する接続端子である。外部メモリ３４には、温度補正周波数計算部３２で用いられる前記多項式近似係数及び周波数設定値、第１の発振回路１１及び第２の発振回路２１の発振パラメータ、電源投入してからしばらく後に後述のスイッチ４７を切り替えるための起動後切り替えパラメータなどの各種のデータが格納されている。

図中３６は内部メモリであり、OTPROM（One Time Programmable Read Only memory）により構成される。この内部メモリ３６には、デジタル信号処理部３を構成する各部の初期パラメータが格納されており、この初期パラメータには、既述の発振回路１１、２１に夫々設定される標準発振パラメータが含まれる。また、内部メモリ３６にはＯＣＸＯ１の電源が投入されたときに、後述のスイッチ４７の切り替えを制御する起動時切り替えパラメータが含まれる。

図中３７はアナログデジタル変換器であり、デジタル信号処理部３に供給されるアナログの直流電圧信号Ｖcをデジタルの直流電圧信号に変換する。図中３８、３８は、Ｉ^２Ｃ(Inter-Integrated Circuit)バスを介してデジタル制御回路３３と外部コンピュータ３９に含まれるインターフェイス回路とを接続する役割を有する。図中４４は、デジタル制御回路３３と外部コンピュータ３９とを接続する端子である。外部コンピュータ３９により、ＯＣＸＯ１のユーザーは前記デジタル制御回路３３に含まれるレジスタの各データを変更することができる。例えば前記予め設定された周波数設定値を変更して、ＯＣＸＯ１の出力周波数を変更することができる。

ＯＣＸＯ１には温度の検出結果に基づいて、水晶振動子１０，２０が置かれる雰囲気が設定温度となるようにその温度を調整するためのヒーター制御回路４５が設けられている。ヒーター制御回路４５は、周波数カウント部３１から出力された温度検出値（デジタル値）と、デジタル制御回路３３から出力される予め設定された温度設定値とに応じて、ヒーター４６に電力を供給する。前記電力が高いほど、ヒーター４６からの発熱量が大きくなり、水晶振動子１０、２０を格納するケース１２内の雰囲気が、例えば第１の水晶振動子１０のＺＴＣ（Zero-Temperature Coefficient）点になるように温度補償される。ＺＴＣ点とは、水晶振動子の発振周波数について基準温度における発振周波数からの変化量を縦軸に設定し、さらに温度変化を横軸に設定したときのグラフの変曲点である。

続いて、クロック切り替え部であるスイッチ４７について説明する。スイッチ４７は、第１の発振回路１１の出力、第２の発振回路２１の出力及びＶＣＸＯ４３の出力のうちのいずれかを、前記デジタル制御回路３３の図示しないクロック入力端に切り替えて供給できるように構成される。スイッチ４７の切り替えは、既述のように電源投入時には内部メモリ３６に格納される起動時切り替えパラメータにより制御され、その後は外部メモリ３４からデジタル制御回路３３に格納される起動後切り替えパラメータにより制御される。ここでは、スイッチ４７により電源投入時にはＶＣＸＯ４３とデジタル制御回路３３が接続され、その後は第１の発振回路１１とデジタル制御回路３３とが接続されるように、各切り替えパラメータが設定されているものとする。

上記の発振回路１１、２１、周波数カウント部３１、温度補正周波数計算部３２、ＰＬＬ回路部４１、ヒーター制御回路４５、デジタル制御回路３３、アナログデジタル変換器３７、内部メモリ３６及びスイッチ４７については、共通の集積回路であるデジタル信号処理部３に含まれる。また、デジタル信号処理部３、水晶振動子１０、２０を囲うケース１２、ＬＰＦ４２、ＶＣＸＯ４３及びヒーター４６が恒温槽内に設けられ、当該恒温槽内が前記ヒーター４６により温度制御される。

前記ＶＣＸＯ４３については、前記ＬＳＩの外部に設けられている。ＯＣＸＯ１の電源投入時には、ＰＬＬ回路部４１には分周比Ｎ（Ｎは整数）などの適切なパラメータがデジタル制御回路３３により設定されておらず、またＰＬＬ回路部４１にはクロックが供給されていないのでＰＬＬがロックしていない。しかし、そのようにＰＬＬのロックが行われていなくても、前記電源投入による初期電圧が制御電圧として供給されることでＶＣＸＯ４３が動作し、ＶＣＸＯ４３から発振出力が得られる。

このＯＣＸＯ１における第１の水晶振動子１０、第２の水晶振動子２０については、発振回路１１、２１に、上記の標準発振パラメータが設定されたときに、例えば図２に示すようにＬＳＩ（デジタル信号処理部３）のクロック周波数範囲Ａから外れた周波数で発振するものとする。そして、第１の水晶振動子１０については、第１の発振回路１１の発振パラメータが変更されることで、前記クロック周波数範囲Ａ内の周波数で発振できる。そして、ＶＣＸＯ４３が前記電源投入時に前記クロック周波数範囲Ａ内の周波数で発振できるように構成されている。

続いて、ＯＣＸＯ１が起動してＯＣＸＯ１が所定の出力で発振するまでの当該ＯＣＸＯ１における各部の信号の送受信が行われる様子を示した図３〜図７と、フローチャートである図８とを参照しながら説明する。図３は電源がオフの状態のＯＣＸＯ１を示している。このときスイッチ４７により、第１の発振回路１１とデジタル制御回路３３とが接続されている。

ＯＣＸＯ１に電源が投入されると（ステップＳ１）、デジタル制御回路３３内のレジスタのデータがリセットされる、いわゆるパワーオンリセットが行われる（ステップＳ２）。このリセットに並行して、内部メモリ３６に格納される起動時切り替えパラメータに基づいて、第１の発振回路１１とデジタル制御回路３３とを接続していたスイッチ４７が、ＶＣＸＯ４３とデジタル制御回路３３とを接続するように切り替えられる（図４）。また、内部メモリ３６に格納される標準発振パラメータが第１の発振回路１１、第２の発振回路２１に各々設定され、第１の発振回路１１及び第２の発振回路２１から例えば不安定な発振出力が取り出される。既述のように、前記標準発振パラメータは水晶振動子１０、２０に見合ったものではないので、これらの発振出力は、所望の発振出力ｆ１、ｆ２と異なる出力である。

前記電源の投入によりＶＣＸＯ４３が発振し、当該発振出力がクロックとしてデジタル制御回路３３に供給されて（図５）、デジタル制御回路３３が動作を開始する（ステップＳ３）。起動したデジタル制御回路３３は、外部メモリ３４に記憶された各種のパラメータを読み出し、デジタル制御回路３３内のレジスタに記憶する。このパラメータには、発振回路１１、２１の発振パラメータが含まれる。この発振パラメータは複数であり、デジタル制御回路３３は発振パラメータを切り替えて発振回路１１、２１に設定し、所望の発振出力が得られる適切な発振パラメータを決定し、決定した発振パラメータで発振回路１１、２１が夫々動作する。これによって発振回路１１，２１の発振出力は、例えば安定したオーバートーンとなり、第１の発振回路１１の発振出力周波数は、図２で説明したクロック周波数範囲Ａ内の周波数となる。

発振回路１１、２１以外のデジタル信号処理部３内の各部にも、外部メモリ３４から読み出されたパラメータが出力されて設定される（ステップＳ４、図６）。このパラメータとしては、既述した各基準温度における発振周波数ｆ１ｒ、ｆ２ｒ、多項式近似係数、周波数設定値、及びＰＬＬ回路部４１のパラメータなどである。前記ＰＬＬ回路部４１のパラメータとしては、分周器４０２の分周比Ｎが含まれる。さらにこのパラメータには、上記の起動後切り替えパラメータが含まれる。起動後切り替えパラメータが読み込まれると、デジタル制御回路３３は当該切り替えパラメータに基づいて、第１の発振回路１１とデジタル制御回路３３とが接続されるようにスイッチ４７を切り替える（ステップＳ５、図７）。

そして、第１の発振回路１１の出力ｆ１がデジタル制御回路３３にクロックとして供給され、当該デジタル制御回路３３は動作を続ける。また、前記スイッチ４７の切り替えにより第１の発振回路１１の出力ｆ１は、ＰＬＬ回路部４１などの他のデジタル信号処理部３の各回路にもクロックとして供給される。

この第１の発振回路１１の出力周波数ｆ１は、ＶＣＸＯ４３からの出力周波数より高く、このようなクロックが供給されることで、ＰＬＬ回路部４１が動作する。そして、第１の発振回路１１からの出力ｆ１、第２の発振回路２１からの出力ｆ２に基づいて、周波数カウント部３１では温度検出値{（ｆ２−ｆ１）／ｆ１}―{（ｆ２ｒ−ｆ１ｒ）／ｆ１ｒ}が算出される。ヒーター制御回路４５は、この温度検出値に基づいてヒーター４６への供給電力を制御し、第１の水晶振動子１０の周囲が、前記ＺＴＣ点になるように恒温槽内の温度が一定に保たれる。さらに前記温度検出値に基づいて、ＰＬＬ回路部４１へ出力される補正演算値が制御される。

既述のように比較的高いクロックが供給されることにより、ＰＬＬ回路部４１ではＶＣＸＯ４３の出力と、前記温度検出値に基づいて算出される周波数設定信号とに基づいてパルス信号が生成される。このパルス信号が上記のＬＰＦ４２で積分され、当該積分された信号に基づいてＶＣＸＯ４３の出力が制御される。

また、上記のようにヒーター４６により、恒温槽内の温度が制御されて第１の発振回路１１からの出力が安定し、ＰＬＬ回路部４１に供給される前記クロックが安定する。このＰＬＬ回路部４１に制御されるＶＣＸＯ４３からは、安定した周波数信号が出力される（ステップＳ６）。

上記のＯＣＸＯ１では、電源の投入時においてＬＳＩのクロック周波数範囲Ａで発振可能なＶＣＸＯ４３を、スイッチ４７を介してデジタル信号処理部３に接続してシステムクロック元とし、デジタル信号処理部３を起動させ、第１の発振回路１１及び第２の発振回路２１の発振パラメータを変更できるように構成される。そして、当該デジタル信号処理部３により発振パラメータを変更した後は、前記スイッチ４７を切り替え、第１の発振回路１１をクロック元として、その発振出力ｆ１をデジタル信号処理部３に供給し、当該信号処理部３の動作が制御される。従って、電源投入時に、予めＯＣＸＯ１に格納された基準発振パラメータにより発振する水晶振動子を、第１の水晶振動子１０または第２の水晶振動子２０として使用する必要が無くなるため、当該水晶振動子の選択の自由度の幅が大きくなる。また、このように水晶振動子の選択の自由が大きくなるということは、水晶振動子ごとに背景技術の項目で説明した外付け回路の設計をする必要が無くなる。従って、ＯＣＸＯ１の製造の手間が抑えられるという利点がある。

また、上記のＯＣＸＯ１のＬＳＩは、ＯＣＸＯ１００のＬＳＩの内部メモリ３６に対してスイッチ４７の切り替えパラメータが記憶される領域が増えることになる。しかし、切り替えパラメータが記憶される領域は例えば数ビットである。即ち、電源投入時に第１の発振回路１１を動作させるための様々な発振パラメータをＬＳＩに記憶させ、これを切り替えてＯＳＣ１に設定していくような構成に比べて、回路構成及びメモリの容量が小規模で済むという利点がある。

上記の例ではＶＣＸＯ４３をクロック元とし、その後に第１の発振回路１１をクロック元となるようにスイッチ４７を切り替えているが、第１の発振回路１１の代わりに第２の発振回路２１がクロック元となるようにスイッチ４７を切り替えるように外部メモリ３４の切り替えパラメータを設定してもよい。

上記の例では、第１の水晶振動子１０の周囲温度を精度高く検出するために、第２の水晶振動子２０及び第２の発振回路２１を温度センサとして構成しているが、これら第２の水晶振動子２０及び第２の発振回路２１を設ける代わりにサーミスタなどを設けて温度センサとしてもよい。また、ヒーター４６により恒温槽の温度制御が行われない、即ちＴＣＸＯとして本発明の発振装置を構成してもよい。

１ＯＣＸＯ
１０第１の水晶振動子
１１第１の発振回路
２０第２の水晶振動子
２１第２の発振回路
３デジタル信号処理部
３３デジタル制御回路
３４外部メモリ
３６内部メモリ
４１ＰＬＬ回路部
４３ＶＣＸＯ
４７スイッチ

Claims

電圧制御発振器と、
リファレンス信号生成部と、前記電圧制御発振器の出力信号に対応する信号と前記リファレンス信号生成部のリファレンス信号との位相差に対応する信号を取り出す回路部と、を含むデジタル回路からなるＰＬＬ回路と、
クロックを生成するための水晶振動子及び発振回路と、
前記発振回路の発振パラメータの設定及び前記ＰＬＬ回路のパラメータの設定を行うためのデジタル制御回路と、
電源投入時には、前記電圧制御発振器の出力信号をデジタル制御回路にクロック信号として供給し、このクロック信号によりデジタル制御回路が動作し、当該デジタル制御回路が前記発振回路の発振パラメータ設定した後は、当該発振回路の出力信号をデジタル制御回路にクロック信号として供給するクロック切替え部と、を備え、
電源投入時には、初期電圧が制御電圧として電圧制御発振器に供給されていることを特徴とする発振装置。
前記クロック切替え部は、前記電圧制御発振器の出力信号と発振回路の出力信号とをデジタル制御回路のクロック入力端に切り替えて入力するためのスイッチ回路と、
前記スイッチ回路の切替え先である電圧制御発振器の出力側が初期値として書きこまれ、電源投入時に前記初期値が読み出されてスイッチ回路の切替え先が設定されるメモリと、を備えたことを特徴とする請求項１記載の発振装置。
前記クロックを生成するための水晶振動子及び発振回路を、第１の水晶振動子及び第１の発振回路とすると、
当該第１の発振回路の出力と、第２の水晶振動子を発振させる第２の発振回路の出力とに基づいて、前記リファレンス信号生成部の出力が温度補償されることを特徴とする請求項１または２記載の発振装置。
前記第１の発振回路及び第２の発振回路の出力はオーバートーンであることを特徴とする請求項３記載の発振装置。