JP2001344039A

JP2001344039A - 情報処理装置、情報処理装置の制御方法および情報処理装置の制御プログラム

Info

Publication number: JP2001344039A
Application number: JP2001091111A
Authority: JP
Inventors: Tsukasa Kosuda; 司小須田; Motomu Hayakawa; 求早川
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2000-03-31
Filing date: 2001-03-27
Publication date: 2001-12-14
Also published as: US20030070106A1; US7065668B2; US20050030112A1

Abstract

(57)【要約】【課題】消費電力を低減して処理の高速化を図る。【解決手段】ＣＲ発振回路とＰＬＬ発振回路とを使い
分けることにより、これら二つの発振回路を低消費電力
で発振安定待ち時間が短く動作下限電圧が低い高速発振
回路として機能させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、情報処理装置に係
り、特に発振回路を内蔵した情報処理装置において、消
費電力を低減するための技術に関する。

【０００２】

【従来の技術】小型携帯機器などは、電源として電池が
用いられるのが一般的である。従って、この種の小型携
帯機器に搭載されるワンチップマイクロコンピュータ
は、電池寿命を長くするため、低電圧・低消費電力のも
のが望まれる。これを実現すべく、小型携帯機器では、
１［Ｖ］前後の電源電圧、３２［ｋＨｚ］という低速の
クロックでワンチップマイクロコンピュータが駆動され
るのが一般的である。

【０００３】しかしながら小型携帯機器にある程度の情
報処理能力を持たせる場合には、動作周波数３２［ｋＨ
ｚ］では処理が間に合わないという不具合が生じる。こ
れを解決すべく、従来においては、３２［ｋＨｚ］程度
の低動作周波数の発振回路と、４［ＭＨｚ］程度の高動
作周波数の発振回路と、を設け、高速処理が必要とされ
るときだけ、高動作周波数で動作させ、それ以外の場合
には、低動作周波数で動作させるツインクロックマイク
ロコンピュータが提案されている。

【０００４】

【発明が解決しようとする課題】ところで、動作周波数
と消費電力とはほぼ比例する関係にあり、処理の高速化
を図ることは、消費電力の観点からは望ましくない。し
かしながら、近年の小型携帯機器はさらなる処理の高速
化が求められており、その一方、より一層の低消費電力
化が望まれている。そこで、本発明の目的は、消費電力
を低減し、しかも処理の高速化を図ることが可能な情報
処理装置を提供することにある。

【０００５】

【課題を解決するための手段】上記課題を解決するた
め、情報処理装置は、第１クロック信号を生成し、電源
電圧が第１最低動作電圧以上の電圧で動作可能な第１発
振回路と、第２クロック信号を生成し、電源電圧が第１
最低動作電圧より高い第２最低動作電圧以上の電圧で動
作可能な第２発振回路と、電源電圧に基づいて第１クロ
ック信号あるいは第２クロック信号のいずれかを選択
し、クロック信号として出力する切替回路と、クロック
信号に同期して情報処理を行う情報処理部とを備えたこ
とを特徴としている。上記構成によれば、第１発振回路
は、電源電圧が第１最低動作電圧以上の電圧で動作し、
第１クロック信号を生成して切替回路に出力する。第２
発振回路は、電源電圧が第２最低動作電圧以上の電圧で
動作し、第２クロック信号を生成して切替回路に出力す
る。切替回路は、電源電圧に基づいて第１クロック信号
あるいは第２クロック信号のいずれかを選択し、クロッ
ク信号として情報処理部に出力する。情報処理部は、ク
ロック信号に同期して情報処理を行う。

【０００６】この場合において、電源電圧が第１最低動
作電圧以上第２最低動作電圧未満の領域においては、切
替回路は第１クロック信号をクロック信号として出力
し、電源電圧が第２最低動作電圧以上の領域においては
切替回路は第２クロック信号をクロック信号として出力
するようにしてもよい。また、電源電圧を計測する電源
電圧計測回路を備えるようにしてもよい。

【０００７】また、情報処理装置は、発振により第１ク
ロック信号を生成し、発振開始から第１クロック信号の
周波数が安定するまでに必要な時間が第１発振安定時間
である第１発振回路と、発振により第２クロック信号を
生成し、発振開始から第２クロック信号の周波数が安定
するまでに必要な時間が第１発振安定時間よりも長い第
２発振安定時間である第２発振回路と、第１発振回路の
発振開始からの経過時間および第２発振回路の発振開始
からの経過時間に基づいて第１クロック信号あるいは第
２クロック信号のいずれかを選択してクロック信号とし
て出力する切替回路と、クロック信号に同期して情報処
理を行う情報処理部と、を備えたことを特徴としてい
る。上記構成によれば、第１発振回路は、第１クロック
信号を生成して切替回路に出力する。第２発振回路は、
第２クロック信号を生成して切替回路に出力する。切替
回路は、第１発振回路の発振開始からの経過時間および
第２発振回路の発振開始からの経過時間に基づいて第１
クロック信号あるいは第２クロック信号のいずれかを選
択してクロック信号として情報処理部に出力する。情報
処理部は、クロック信号に同期して情報処理を行う。

【０００８】この場合において、切替回路は、第１発振
安定時間を経過し、かつ第２発振安定時間を経過するま
では、第１クロック信号を選択し、第２発振安定時間を
経過した後は第２クロック信号を選択するようにしても
よい。

【０００９】また、第１発振回路はＣＲ発振回路、水晶
発振回路あるいはセラロック発振回路のいずれかであ
り、第２発振回路はＰＬＬ発振回路であるようにしても
よい。

【００１０】さらに第１発振回路はＣＲ発振回路、水晶
発振回路あるいはセラロック発振回路のいずれかであ
り、第２発振回路はＰＬＬ発振回路であり、切替回路
は、ＰＬＬ発振回路が同期捕捉を完了する前は、第１ク
ロック信号をクロック信号として出力し、ＰＬＬ発振回
路が同期捕捉を完了し、同期維持状態となった後は、第
２クロック信号をクロック信号として出力するようにし
てもよい。

【００１１】さらにまた、切替回路は、ＰＬＬ発振回路
からロックアップ信号が出力されたときに同期捕捉の完
了を検知するようにしてもよい。

【００１２】また、ＰＬＬ発振回路は、電圧制御電圧に
対応する周波数を有する発振信号を出力する電圧制御発
振器と、基準クロック信号と比較発振信号の位相とを比
較し比較信号を出力する位相比較器と、比較信号の低域
成分を通過させるロウパスフィルタと、発振信号を分周
し、比較発振信号を出力する分周器と、所定のオフセッ
ト電圧を生成するオフセット電圧生成部と、前期ローパ
スフィルターの出力信号とオフセット電圧を足し合わせ
て、電圧制御信号を生成するアダーと、を備えるように
してもよい。

【００１３】さらにオフセット電圧生成部は、予めオフ
セット電圧データを記憶するオフセット電圧データ記憶
部と、オフセット電圧データをオフセット電圧に変換す
るＤ／Ａコンバータと、を備えるようにしてもよい。

【００１４】さらにまた、ＰＬＬ発振回路は、当該ＰＬ
Ｌ発振回路の所定のロックアップ状態における電圧制御
信号に基づいて、オフセット電圧データを生成するオフ
セット電圧データ生成部を備えるようにしてもよい。

【００１５】また、オフセット電圧生成部は、所定の電
源電圧を分圧して複数の分圧を生成する分圧部と、複数
の分圧のいずれかを選択してオフセット制御信号とする
電圧選択部と、を備えるようにしてもよい。

【００１６】さらにオフセット電圧生成部は、所定の電
源電圧を分圧してオフセット電圧を生成する分圧部を備
えるようにしてもよい。

【００１７】さらにまた、所定のロックアップ状態は、
オフセット電圧生成部によるオフセット電圧を出力しな
い状態でＰＬＬ回路を発振信号が予め定めた所定の周波
数となるようにロックアップさせた状態であるようにし
てもよい。

【００１８】また、ＰＬＬ発振回路は、予め定めた所定
のタイミングで電圧制御信号の電圧を検出する制御電圧
検出部と、制御電圧検出手段の検出結果に基づいてオフ
セット電圧データを補正し、新たなオフセット電圧デー
タとするオフセットデータ補正部と、を備えるようにし
てもよい。

【００１９】また、クロック信号に基づいて各種情報処
理を行う情報処理部と、第１クロック信号を生成し、電
源電圧が第１最低動作電圧以上の電圧で駆動可能な第１
発振回路と、第２クロック信号を生成し、電源電圧が第
１最低動作電圧より高い第２最低動作電圧以上の電圧で
駆動可能な第２発振回路と、電源電圧に基づいて第１ク
ロック信号あるいは第２クロック信号のいずれかをクロ
ック信号として出力する切替回路と、を有する情報処理
装置の制御方法であって、電源電圧を検出する電源電圧
検出過程と、電源電圧が第１最低動作電圧以上第２最低
動作電圧未満の領域においては、切替回路が第１クロッ
ク信号をクロック信号として出力する第１クロック出力
過程と、電源電圧が第２最低動作電圧以上の領域におい
ては、切替回路が第２クロック信号をクロック信号とし
て出力する第２クロック出力過程と、を備えたことを特
徴としている。上記構成によれば、電源電圧検出過程に
おいて、電源電圧を検出する。第１クロック出力過程に
おいては、電源電圧が第１最低動作電圧以上第２最低動
作電圧未満の領域において切替回路が第１クロック信号
をクロック信号として出力する。第２クロック出力過程
においては、電源電圧が第２最低動作電圧以上の領域に
おいて切替回路が第２クロック信号をクロック信号とし
て出力する。

【００２０】また、発振により第１クロック信号を生成
し、発振開始から第１クロック信号の周波数が安定する
までに必要な時間が第１発振安定時間である第１発振回
路と、発振により第２クロック信号を生成し、発振開始
から第２クロック信号の周波数が安定するまでに必要な
時間が第１発振安定時間よりも長い第２発振安定時間で
ある第２発振回路と、第１発振回路の発振開始からの経
過時間および第２発振回路の発振開始からの経過時間に
基づいて第１クロック信号あるいは第２クロック信号の
いずれかを選択してクロック信号として出力する切替回
路と、クロック信号に同期して情報処理を行う情報処理
部と、を備えた情報処理装置の制御方法において、第１
発振安定時間を経過し、かつ第２発振安定時間を経過す
るまでは、第１クロック信号を選択し、第２発振安定時
間を経過した後は第２クロック信号を選択することを特
徴としている。上記構成によれば、第１発振安定時間を
経過し、かつ第２発振安定時間を経過するまでは、第１
クロック信号を選択し、第２発振安定時間を経過した後
は第２クロック信号を選択する

【００２１】この場合において、第２発振回路は、電圧
制御信号に対応する周波数を有する発振信号を出力する
電圧制御発振器を有するＰＬＬ発振回路であり、電圧制
御発振器に所定のオフセット電圧を、電圧制御信号とし
て足し合わせるオフセット電圧重畳過程を備えるように
してもよい。

【００２２】また、所定のオフセット電圧は、発振信号
が所定の周波数となるように、当該ＰＬＬ回路をロック
アップさせた時の、電圧制御信号の電圧であるようにし
てもよい。

【００２３】さらに予め定めた所定のタイミングで電圧
制御信号の電圧を検出する制御電圧検出過程と、検出し
た電圧制御信号の電圧に基づいてオフセット電圧を補正
し、新たなオフセット電圧とするオフセット電圧補正過
程と、を備えるようにしてもよい。

【００２４】また、クロック信号に同期して各種情報処
理を行う情報処理部と、第１クロック信号を生成し、電
源電圧が第１最低動作電圧以上の電圧で駆動可能な第１
発振回路と、第２クロック信号を生成し、電源電圧が第
１最低動作電圧より高い第２最低動作電圧以上の電圧で
駆動可能な第２発振回路と、電源電圧に基づいて第１ク
ロック信号あるいは第２クロック信号のいずれかをクロ
ック信号として出力する切替回路と、を有する情報処理
装置を制御する制御プログラムであって、電源電圧を検
出させ、電源電圧が第１最低動作電圧以上第２電圧未満
の領域においては、切替回路に第１クロック信号をクロ
ック信号として出力させ、電源電圧が第２電圧以上の領
域においては、切替回路に第２クロック信号をクロック
信号として出力させる、ことを特徴としている。上記構
成によれば、電源電圧を検出させ、電源電圧が第１最低
動作電圧以上第２電圧未満の領域においては、切替回路
に第１クロック信号をクロック信号として出力させ、電
源電圧が第２電圧以上の領域においては、切替回路に第
２クロック信号をクロック信号として出力させる。

【００２５】また、クロック信号に同期して各種情報処
理を行う情報処理部と、発振により第１クロック信号を
生成し、発振開始から第１クロック信号の周波数が安定
するまでに必要な時間が第１発振安定時間である第１発
振回路と、発振により第２クロック信号を生成し、発振
開始から第２クロック信号の周波数が安定するまでに必
要な時間が第１発振安定時間よりも長い第２発振安定時
間である第２発振回路と、第１発振回路の発振開始から
の経過時間および第２発振回路の発振開始からの経過時
間に基づいて第１クロック信号あるいは第２クロック信
号のいずれかを選択してクロック信号として出力する切
替回路と、を備えた情報処理装置を制御する制御プログ
ラムであって、第１発振安定時間を経過し、かつ第２発
振安定時間を経過するまでは、第１クロック信号を選択
させ、第２発振安定時間を経過した後は第２クロック信
号を選択させることを特徴としている。上記構成によれ
ば、第１発振安定時間を経過し、かつ第２発振安定時間
を経過するまでは、第１クロック信号を選択させ、第２
発振安定時間を経過した後は第２クロック信号を選択さ
せる。

【００２６】また、第２発振回路は、電圧制御信号の電
圧に対応する周波数を有する発振信号を出力する電圧制
御発振器を有するＰＬＬ発振回路であり、電圧制御信号
の電圧に所定のオフセット電圧を足し合わせるようにし
てもよい。

【００２７】さらに、所定のオフセット電圧は、オフセ
ット電圧を足し合わせない状態で当該ＰＬＬ回路を発振
信号が予め定めた所定の周波数となるようにロックアッ
プさせた状態において得られる電圧制御信号の電圧に設
定されるようにしてもよい。

【００２８】さらにまた、予め定めた所定のタイミング
で電圧制御信号の電圧を検出させ、検出した電圧制御信
号の電圧に基づいてオフセット電圧を補正し、新たなオ
フセット電圧とさせるようにしてもよい。

【００２９】

【発明の実施の形態】次に図面を参照して本発明の好適
な実施形態について説明する。［１］第１実施形態［１．１］第１実施形態の構成［１．１．１］機械的構成図１に第１実施形態にかかる腕時計型情報処理装置とス
テーションの構成を示す平面図を示す。図１において、
腕時計型情報処理装置２００は、電源として二次電池を
内蔵しており、この二次電池からの電源供給を受け、時
計としての機能と情報処理装置としての機能を営むこと
ができる。更に詳述すると、この腕時計型情報処理装置
２００は、通常の使用状態ではユーザの腕に装着され
て、表示部２０４において日付時刻等を表示する一方、
図示しないセンサ等によって、脈拍数や心拍数などの生
体情報を一定時間毎に検出・記憶する情報処理機能を有
している。ステーション１００は、この腕時計型情報処
理装置２００の二次電池への充電や腕時計型情報処理装
置２００とのデータ転送など行うに用いられる装置であ
る。このステーション１００は、腕時計型情報処理装置
２００の本体２０１およびバンド２０２よりも若干大き
めな形状の凹部１０１を有している。腕時計型情報処理
装置２００は、その本体２０１およびバンド２０２が凹
部１０１に収容された状態でステーション１００に固定
される。また、ステーション１００には、充電の開始を
指示するための充電開始ボタン１０３Ａや、データ転送
の開始を指示するための転送開始ボタン１０３Ｂなどの
各種入力部とともに、各種の表示を行うための表示部１
０４が設けられている。

【００３０】図２に、図１におけるＡ−Ａ線の断面図を
示す。図２に示すように、腕時計型情報処理装置２００
の本体２０１の下面は裏蓋２１２によって塞がれてい
る。腕時計型情報処理装置２００は、この裏蓋２１２を
凹部１０１の底部に対向させた状態でステーション１０
０に固定される。本体２０１における裏蓋２１２の内側
の空間には、回路基板２２１やこの回路基板２２１上の
回路に電源電圧を供給する二次電池２２０が収納されて
いる。裏蓋２１２には開口部があり、この開口部はカバ
ーガラス２１１によって塞がれている。このカバーガラ
ス２１１の内側の表面にはデータ転送や充電のための時
計側コイル２１０が配置されている。一方、ステーショ
ン１００の凹部１０１の底部には、充電開始ボタン１０
３Ａ、転送開始ボタン１０３Ｂ、表示部１０４、一次電
源（図示省略）などと接続された回路基板１２１を収納
した空室がある。この空室の天井に開口部があり、この
開口部はカバーガラス１１１によって塞がれている。こ
のカバーガラス１１１の内側には、ステーション側コイ
ル１１０が固定されている。このステーション側コイル
１１０は、ステーション１００側のカバーガラス１１１
と腕時計型情報処理装置２００のカバーガラス２１１と
を介して、腕時計型情報処理装置２００の本体２０１内
部のコイル２２１と対向している。

【００３１】このように、腕時計型情報処理装置２００
がステーション１００に収容された状態において、ステ
ーション側コイル１１０と時計側コイル２１０とは、カ
バーガラス１１１、２１１により物理的には非接触であ
る。しかしながら、コイル巻回面が略平行なので電磁的
には結合した状態となる。また、ステーション側コイル
１１０および時計側コイル２１０とは、それぞれ時計機
構部分の着磁を避ける理由や、時計側の重量増加を避け
る理由、磁性金属の露出を避ける理由などにより、磁心
を有さない空心型となっている。しかし、このようなこ
とが問題とならない電子機器に適用する場合には、磁心
を有するコイルを採用しても良い。もっとも、コイルに
与える信号周波数が十分に高いのであれば、空心型で十
分である。

【００３２】図３に腕時計型情報処理装置の正面図を示
す。腕時計型情報処理装置２００の本体２０１の上部
（紙面手前側）には、円環状に形成された回転ベゼル２
０２が本体２０１に対して摺動可能に配置されている。
また、回転ベゼル２０２の上面には、等間隔に「ア、
イ、ウ、……、９、：、〜」の文字等が印刷等により形
成されている。

【００３３】回転ベゼル２０２の内周側には、カバーガ
ラス２０３が配設されており、このカバーガラス２０３
の下面側（紙面奥側）に、腕時計型情報処理装置２００
に入力された情報等が表示される表示部２０４が配設さ
れている。表示部２０４の図面上側には回転ベゼル２０
２上に形成された文字等の１つを指示する指示マーク２
０９が印刷等により形成されている。また、本体２０１
の周囲には、確定スイッチ２０５、削除スイッチ２０
６、濁点スイッチ２０７および原点スイッチ２０８がそ
れぞれ配設されている。なお、これらのスイッチは、カ
バーガラス２０３上に設けるようにしてもよい。

【００３４】図４に腕時計型情報処理装置２００から回
転ベゼル２０２を取り外した状態を示す。また、図５
に、図３のIV−IV線に沿って視た図を示す。図４およ
び図５に示すように、本体２０１の上部には、円周上に
溝３４が形成されている。一方、図５に示すように回転
ベゼル２０２の下面には、下側に突出する突条４６が形
成されている。そして、この突条４６が溝３４に摺動可
能に嵌合されている。また、回転ベゼル２０２の図５で
右側の側面と本体２０１との間にはＯリング４７が配置
されている。このＯリング４７により腕時計型情報処理
装置２００内部への水や光などの侵入を防止している。
図４に示すように、本体２０１には孔３１ａ，３１ｂが
形成されており、この孔３１ａ，３１ｂ内に第１センサ
ユニット３２と、第２センサユニット３３とがそれぞれ
配置されている。この場合において、第１センサユニッ
ト３２と回転ベゼル２０２の回転中心Ｏとを結ぶ線と、
第２センサユニット３３と回転中心Ｏとを結ぶ線とが角
度θ1をなすように第１センサユニット３２および第２
センサユニット３３がそれぞれ配置されている。なお、
角度θ1については後述する。また、第１センサユニッ
ト３２は、上述した指示マーク２０９が指示する文字等
（図４の場合「ア」）の下方（図４の紙面奥側）に配置
されている。

【００３５】図５に示すように、回転ベゼル２０２の下
面には、回転ベゼル２０２の上面に形成された文字等に
対応する位置に光学パターン４１が形成されている。こ
の光学パターン４１が形成された面の下方にはセンサー
カバーガラス４２が本体２０１に取り付けられている。
このとき、本体２０１とセンサカバーガラス４２の間に
はパッキン４３が配設されており、これによりセンサカ
バーガラス４２の下部への水等の侵入を防止することが
できる。センサカバーガラス４２の下方には、第１セン
サユニット３２が配設されている。第１センサユニット
３２は、ＬＥＤ（Light Emitting Diode）４４と、フォ
トダイオード４５と、ＬＥＤ４４とフォトダイオード４
５との間に配置される遮光板４４ａと、基板４８とから
構成されている。ＬＥＤ４４が光学パターン４１に向け
て第１検出光Ｌ１を射出、照射し、その反射光をフォト
ダイオード４５が受光し、第１センサユニット３２は、
受光した第１検出光Ｌ１に基づいて第１検出信号Ａを生
成する。

【００３６】第２センサユニット３３は、第１センサユ
ニット３２と同様なＬＥＤとフォトダイオードと遮光板
と基板とから構成されている。そして、ＬＥＤが光学パ
ターン４１に向けて第２検出光Ｌ２を射出、照射し、そ
の反射光をフォトダイオードが受光し、受光した第２検
出光Ｌ２に基づいて第２検出信号Ｂを生成する。第１セ
ンサユニット３２の基板４８の下側には、接点バネ４７
が設けられており、この接点バネ４７により第１センサ
ユニット３２及び第２センサユニット３３と腕時計型情
報処理装置２００のＣＰＵ等が電気的に接続されてい
る。なお、接点バネ４７の代わりにリード線を設けるよ
うにしてもよい。このように第１センサユニット３２の
生成した第１検出信号Ａ及び第２センサユニット３３が
生成した第２検出信号Ｂが後述する情報処理部８１（図
１４参照）によってカウントされ、これにより回転ベゼ
ル２０２の回転角度及び回転方向を検出している。

【００３７】［１．１．２］光学パターンについて次に、光学パターン４１について説明する。図６は、反
射部材として機能する回転ベゼル２０２の下面を示す図
である。図６に示すように、回転ベゼル２０２の下面の
外周部には、円状の軌道に沿って、ＬＥＤ４４の照射す
る光を吸収する吸収領域４１ａとＬＥＤ４４の光を反射
する反射領域４１ｂとが交互に繰り返し並んだ光学パタ
ーン４１が形成されている。このとき、吸収領域４１ａ
または反射領域４１ｂの中心から回転ベゼル２０２の回
転中心Ｏに至る線分とその領域に隣接する反射領域４１
ｂまたは吸収領域４１ａの中心から回転中心Ｏに至る線
分とがなす角度はいずれもθ2である。この場合におい
て、上述した回転ベゼル２０２の上面に形成された文字
等がｎ個（ｎは偶数）の場合には、θ2＝３６０／ｎ
［゜］となる。

【００３８】第１センサユニット３２は、使用者が回転
ベゼル２０２を回転させたときに、図７（ａ）に示す光
学パターン４１の吸収領域４１ａと反射領域４１ｂとを
交互に読み取ることにより、図７（ｂ）に示すような略
正弦波形を有する第１検出信号Ａを生成することができ
る。一方、第２センサユニット３３も同様に、図７
（ｃ）に示すような略正弦波形を有する第２検出信号Ｂ
を生成することとなる。この場合において、第１検出信
号Ａと第２検出信号Ｂの位相は、後に詳述するように、
１／４波長だけずれるように吸収領域４１ａ及び反射領
域４１ｂ並びに第１センサユニット３２及び第２センサ
ユニット３３の配置が設定されている。

【００３９】［１．１．３］センサユニットの配置次に、第１センサユニット３２と第２センサユニット３
３との間の角度θ2について説明する。本実施形態で
は、θ1＝θ2＋θ2／２となるように第１センサユニッ
ト３２および第２センサユニット３３が配置されてい
る。これにより、回転ベゼル２０２が使用者により回転
させられた場合には、第１センサユニット３２が生成す
る第１検出信号Ａと第２センサユニット３３が生成する
第２検出信号Ｂに１／４の位相差が生じることになる。
図７に示すように、回転ベゼル２０２を時計回りに回転
させた場合には、第２センサユニット３３の生成する第
２検出信号Ｂに第１センサユニット３２の生成する第１
検出信号Ａより１／４の位相進みが生じる。また、回転
ベゼル２０２を反時計回りに回転させた場合には、第２
センサユニット３３の生成するパルス信号に第１センサ
ユニット３２の生成するパルス信号より１／４の位相遅
れが生じることになる。このような位相遅れ・位相進み
を検知することによって後述するように回転ベゼル２０
２の回転方向を検出することが可能となっている。

【００４０】［１．１．４］概要構成次に、腕時計型情報処理装置２００の概要構成について
図８を参照して説明する。腕時計型情報処理装置２００
の回路基板２２１（図２）には、マイクロプロセッサユ
ニット（ＭＰＵ）２５１と、発振部２５２と、充電通信
部２５３と、フラッシュメモリ２５４と、ＬＣＤドライ
バ２５５と、ＬＣＤ２５６と、入出力インターフェース
部２５７と、電圧発生部２５８と、電圧検出部２５９
と、ＲＡＭ２６０と、入力情報処理部２６１とが搭載さ
れ、さらにこれらを相互に接続するバス２６２が形成さ
れている。また、二次電池２２０の出力電圧は、電圧発
生部２５８および電圧検出部２５９に供給される。マイ
クロプロセッサユニット２５１は、腕時計型情報処理装
置２００全体の制御を行う。この制御に際し、制御信号
ＣＮＴ１〜ＣＮＴ４を発振部２５２に対して出力してい
る。発振部２５２は、制御信号ＣＮＴ１〜ＣＮＴ４に基
づいてクロック信号ＣＬＫ１及びクロック信号ＣＬＫ２
を生成し出力する。

【００４１】充電通信部２５３は、時計側コイル２１０
を介してステーション１００からの電力供給を受け、二
次電池２２０に充電電流を供給する。また、充電通信部
２５３は、時計側コイル２１０によりステーション１０
０との間でデータの送受信を行う。二次電池２２０は、
充電通信部２５３から供給された充電電流を蓄える。こ
の二次電池２２０の充電電圧は、各部に駆動用電源電圧
として供給される。フラッシュメモリ２５４は、各種の
キャラクタ表示のための表示パターンデータを記憶した
不揮発性メモリであり、キャラクタジェネレータとして
機能する。。ＬＣＤドライバ２５５は、マイクロプロセ
ッサユニット２５１の制御下で各種データをＬＣＤ２５
６に表示する。入出力インターフェース部２５７は、確
定スイッチ２０５、削除スイッチ２０６、濁点スイッチ
２０７および原点スイッチ２０８の動作状態を検出する
とともに、各スイッチとマイクロプロセッサユニット２
５１との間のインターフェース動作を行う。

【００４２】電圧発生部２５８は、二次電池２２０から
の電源ＶCCの供給を受けて水晶発振回路用電源ＶCC1お
よびシステム用電源ＶCC2を供給する。電圧検出部２５
９は、二次電池２２０の電源電圧ＶCCの電圧を検出す
る。ＲＡＭ２６０は、各種データを一時的に記憶する。
入力情報処理部２６１は、ベゼル２０２の操作によって
入力されたデータを求め、そのデータをＭＰＵ２５１に
知らせるデータ入力処理を行う。次に、発振部２５２、
電圧発生部２５８および入力情報処理部２６１の詳細構
成について説明する。

【００４３】図９に発振部の詳細構成ブロック図を示
す。発振部２５２は、水晶発振回路５１と、ＣＲ発振回
路５２と、ＰＬＬ発振回路５３と、セレクタ５４と、を
備えて構成されている。水晶発振回路５１は、低速発振
回路であり、制御信号ＣＮＴ２に基づいて、水晶発振回
路用電源ＶCC1の供給を受けて計時用の低周波数（３２
ｋＨｚ）のクロック信号ＣＬＫ１を出力する。ＣＲ発振
回路５２は、第１の高速発振回路であり、制御信号ＣＮ
Ｔ３に基づいて、情報処理用の高周波数（例えば、１Ｍ
Ｈｚ〜８ＭＨｚ）のクロック信号ＣＬＫ11を出力する。
ＰＬＬ発振回路５３は、第２の高速発振回路であり、制
御信号ＣＮＴ４および情報処理用の高周波数（例えば、
４ＭＨｚ〜１６ＭＨｚ）のクロック信号ＣＬＫ12を出力
する。

【００４４】セレクタ５４は、後述の情報処理部８１か
らの制御信号ＣＮＴ１によりＣＲ発振回路５２とＰＬＬ
発振回路５３のいずれかを選択し、選択した回路の出力
信号をクロック信号ＣＬＫ２として出力する。この場合
において、水晶発振回路５１に対応するクロック信号Ｃ
ＬＫ１は時計表示用（計時用）に用いられるものであ
り、ＣＲ発振回路５２およびＰＬＬ発振回路５３に対応
するクロック信号ＣＬＫ２は、後述の情報処理部８１に
おいて情報処理用に用いられるものである。ここで、水
晶発振回路５１、ＣＲ発振回路５２およびＰＬＬ発振回
路５３の構成について説明する。水晶発振回路５１の構
成は、図１０に示す通りである。水晶発振回路５１は、
第１インバータ回路５１Ｅを有している。この第１イン
バータ回路５１Ｅの入力端子と出力端子との間には、発
振周波数３２ｋＨｚの水晶振動子５１Ａ抵抗５１Ｂとが
並列に介挿されている。また、第１インバータ回路５１
Ｅは、その入力端子がコンデンサ５１Ｃを介して低電位
側電源（ＧＮＤ）に接続されており、出力端子がコンデ
ンサ５１Ｄを介して低電位側電源（ＧＮＤ）に接続され
ている。第２インバータ回路５１Ｆは、第１インバータ
回路５１Ｅの出力信号を増幅し、３２ｋＨｚのクロック
信号ＣＬＫ１を出力する。

【００４５】ＣＲ発振回路５２は、図１１に示すよう
に、縦続接続された第１インバータ回路５２Ｂと、第２
インバータ回路５２Ｃと、第３インバータ回路５２Ｅと
を有している。ここで、第１インバータ回路５２Ｂの入
力端子および出力端子間にはフィードバック抵抗５２Ａ
が介挿されている。また、第１インバータ回路５２Ｂの
入力端子と第２インバータ回路５２Ｃの出力端子との間
には発振用コンデンサ５２Ｄが介挿されている。第３イ
ンバータ回路５２Ｅは、第２インバータ回路５２Ｃの出
力端子から得られる発振信号を増幅し、クロック信号Ｃ
ＬＫ11を出力する。ＰＬＬ発振回路５３は、図１２に示
すように、位相比較器５３Ａと、チャージポンプ５３Ｂ
と、ＬＰＦ（Low Pass Filter）５３Ｃと、電圧制御発
振器（ＶＣＯ）５３Ｄと、デバイダ５３Ｅとをループ状
に接続してなる回路である。ここで、位相比較器５３Ａ
は、クロック信号ＣＬＫ１の位相とデバイダ５３Ｅの出
力信号の位相とを比較してその位相差に相当する出力信
号を出力する。チャージポンプ５３Ｂは、位相比較器５
３Ａの出力信号を基にＬＰＦ５３Ｃに電流を流す。ＬＰ
Ｆ５３Ｃは、チャージポンプ５３Ｂの出力信号の低域周
波成分のみを選択し、電圧制御電圧として出力する。Ｖ
ＣＯ５３Ｄは、ＬＰＦ５３Ｃから出力される電圧制御電
圧に応じた周波数で発振し、クロック信号ＣＬＫ12を出
力する。デバイダ５３Ｅは、このクロック信号ＣＬＫ12
を１／Ｎ分周して位相比較器５３Ａに出力する。

【００４６】このような構成において、外来のクロック
信号ＣＬＫ１とデバイダ５３Ｅの出力信号との間に位相
差があると、その位相差をなくしてデバイダ５３Ｅの出
力信号をクロック信号ＣＬＫ１に位相同期させる同期捕
捉が行われる。そして、同期捕捉が完了し、デバイダ５
３Ｅの出力信号がクロック信号ＣＬＫ１に位相同期した
状態を維持する同期維持状態になると、位相比較器５３
Ａは、その旨を示す"Ｈ"レベルのロックアップ信号ＣＮ
Ｔ６を出力する。ここで、ＣＲ発振回路とＰＬＬ発振回
路の得失について述べる。ＣＲ発振器の消費電力はＰＬ
Ｌ発振回路の約４倍程度であるが、その発振安定待ち時
間はＰＬＬ発振回路のものよりも短く、例えば、５［ｍ
ｓｅｃ］程度である。また、ＣＲ発振器は、これを使用
するときの上限周波数が１ＭＨｚ程度であれば、ＰＬＬ
発振回路の動作下限電圧より低い電圧（例えば、約１．
５［Ｖ］）まで動作させることが可能である。以下で
は、便宜上、ＣＲ発振回路の発振安定待ち時間を第１発
振安定時間といい、ＣＲ発振回路の動作下限電圧を第１
最低動作電圧という。

【００４７】一方、ＰＬＬ発振回路は、低消費電力でか
なり高い周波数まで発振可能であるが、発振安定待ち時
間が長く（例えば、５０［ｍｓｅｃ］）、動作下限電圧
が高い（例えば、約２［Ｖ］）。以下では、便宜上、Ｐ
ＬＬ発振回路の発振安定待ち時間を第２発振安定時間と
いい、ＰＬＬ発振回路の動作下限電圧を第２最低動作電
圧という。従って、ＣＲ発振回路およびＰＬＬ発振回路
は一長一短であるが、本実施形態では、両発振回路の長
所をうまく組み合わせることにより、低消費電力で発振
安定待ち時間が短く動作下限電圧が低い高速発振回路と
して機能させている。電圧発生部２５８は、図１３に示
すように、電源電圧ＶCCから水晶発振回路用電源電圧Ｖ
CC1を生成する第１定電圧回路２５８Ａと、制御信号Ｃ
ＮＴ５により制御され、電源ＶCCからシステム用電源Ｖ
CC2を生成する第２定電圧回路２５８Ｂと、を備えて構
成されている。

【００４８】続いて図１４を参照して、入力情報処理部
２６１の詳細構成について説明する。入力情報処理部２
６１は、情報処理部８１を備えている。情報処理部８１
は、第１センサーユニット３２からの第１検出信号Ａの
パルス数を数えるカウンター８１３、第２センサーユニ
ット３３からの第２検出信号Ｂのパルス数を数えるカウ
ンター８１４を備えている。検出信号ＡとＢの波形は波
形整形器８１１と８１２により検出パルス信号ＰＡ、Ｐ
Ｂに変えられる。これらのパルスがカウンタ８１３、８
１４に入る。入力情報処理部２６１は、更にカウンタ８
１３、８１４のカウント値および検出パルス信号ＰＡ、
ＰＢに基づいて、回転ベゼルの回転方向および回転角度
を測る判定ユニット８１５を有している。この場合にお
いて、判定ユニット８１５は、例えば、検出パルス信号
ＰＡの立ち上がりタイミングにおける、検出パルス信号
ＰＢのレベル（“Ｈ”または“Ｌ”）に応じて回転方向
を検出している。第１センサユニット３２が生成する第
１検出信号Ａおよび第２センサユニット３３が生成する
第２検出信号Ｂに基づいて情報データを生成し、ユーザ
により確定された情報データのＲＡＭ２６０への格納を
行うものである。

【００４９】このとき、情報処理部８１は、回転ベゼル
２０２の回転位置に対応した情報データが記憶されたフ
ラッシュメモリ２５４上の情報テーブルを参照すること
により情報信号を生成する。このようにして生成された
情報信号に基づいてフラッシュメモリ２５４に内蔵され
たキャラクタージェネレータを用いて、ＬＣＤドライバ
２５５が表示部２０４を構成するＬＣＤ２５６に文字等
の情報を表示する。また、情報処理部８１においては、
以下のような処理も可能である。例えば、外部のパーソ
ナルコンピュータにおいて作成した文書ファイルなどを
充電通信部２５３およびステーション１００を介してパ
ーソナルコンピュータから受信し、同様にＬＣＤ２５６
に表示する処理が可能である。また、情報処理部８１に
簡単なオペレーティングシステム（ＯＳ）を搭載した場
合には、簡易なアプリケーションプログラムの作成処理
が行える。この場合において、作成可能なアプリケーシ
ョンプログラムとしては、スケジュール管理プログラ
ム、アドレスデータ管理プログラムなどである。そし
て、外部のパーソナルコンピュータのデータ（スケジュ
ールデータ、アドレスデータ）をインポートしたり、エ
クスポートしたりできるとともに、データの追加、削
除、並び替え（ソート）等のデータ処理が可能である。

【００５０】次に原点スイッチ２０８、確定スイッチ２
０５、削除スイッチ２０６および濁点スイッチ２０７の
役割について説明する。原点スイッチ２０８は、腕時計
型情報処理装置２００を情報入力状態に切り替えるもの
であり、原点スイッチ２０８がオンされると、情報処理
部８１のパルス数カウンタが０にリセットされ、判定部
８１５が、第１センサユニット３２と第２センサユニッ
ト３３を使って、回転ベゼル２０２の回転角度および回
転方向の計測を開始する。確定スイッチ２０５、削除ス
イッチ２０６は、情報処理部８１において生成された情
報データをそれぞれ確定あるいは削除するために用いら
れる。濁点スイッチ２０７は、情報処理部８１において
生成された情報が仮名文字の場合には、濁点を付加する
ために用いられる。また、情報が英文字の場合には、濁
点スイッチ２０７は小文字と大文字とを切り替えるため
に用いられる。なお、情報処理部８１が生成する情報は
文字情報に限らず、改行などの文字編集や、この情報処
理装置におけるモード切替（例えば、時間表示モードと
文字入力モードとを切り換える）などの指令データを生
成することも可能である。この場合、フラッシュメモリ
２５４上の情報テーブルには、文字編集やモード切替な
どの指令情報が回転ベゼル２０２の回転位置に対応して
記憶されており、検出された回転ベゼル２０２の回転位
置に基づいて情報処理部８１が指令データを生成するこ
ととなる。

【００５１】［１．２］情報処理部および発振回路の
動作ここで、情報処理部８１および各発振回路５１〜５３の
動作に着目して説明する。図１５に計時動作時および情
報処理動作への移行時の処理タイミングチャートを示
す。［１．２．１］計時動作時の動作初期状態において、マイクロプロセッサユニット２５１
から出力される制御信号ＣＮＴ２は、"Ｈ"レベルであ
り、水晶発振回路５１は、動作状態となっており、水晶
発振回路５１はクロック信号ＣＬＫ１を情報処理部８１
に出力している。また、制御信号ＣＮＴ１は、"Ｌ"レベ
ルであり、セレクタ５４は、ＣＲ発振回路５２側となっ
ている。

【００５２】これにより情報処理部８１は、クロック信
号ＣＬＫ１に基づいて計時動作を行い、表示部１０４に
時計表示を行うこととなる。そして、情報処理部８１が
時計表示を行っている場合には、制御信号ＣＮＴ３及び
制御信号ＣＮＴ４は、"Ｌ"レベルであり、ＣＲ発振回路
５２およびＰＬＬ発振回路５３は停止状態あるいは待機
状態となっている。［１．２．２］情報処理動作への移行時そして、図１５に示す時刻ｔ１において、原点スイッチ
２０８が操作され、原点スイッチ操作信号が"Ｈ"レベル
となると、情報処理部８１が計時動作から情報処理動作
へ移行させられることとなる。これにより、マイクロプ
ロセッサユニット２５１は、制御信号ＣＮＴ３および制
御信号ＣＮＴ４を"Ｈ"レベルとし、ＣＲ発振回路５２お
よびＰＬＬ発振回路５３の発振動作を開始させる。この
場合において、ＣＲ発振回路５２の初期発振安定周波数
は１ＭＨｚ程度とし、ＰＬＬ発振回路５３の初期発振安
定周波数は４ＭＨｚ程度としておく。

【００５３】これにより、ＣＲ発振回路５２の状態は発
振安定状態へと徐々に移行し、上述の例の場合、発振開
始から５［ｍｓｅｃ］後の時刻ｔ２には、発振安定状態
となり、情報処理部８１は、このＣＲ発振回路５２のク
ロック信号ＣＬＫ11をクロック信号ＣＬＫ２として動作
を開始する。一方、時刻ｔ２の時点（第１発振安定時間
経過時：発振開始から５［ｍｓｅｃ］経過時点）では、
ＰＬＬ発振回路５３は発振非安定状態である。その後、
ＣＲ発振回路５２の発振周波数は徐々に上がり、４ＭＨ
ｚ程度となる。そして、時刻ｔ２から５０［ｍｓｅｃ］
程度経過した時刻ｔ３の時点（第２発振安定時間経過
時）で、ＰＬＬ発振回路５３も発振安定状態となり、そ
の発振周波数はやはり４ＭＨｚとなっている。そこで、
マイクロプロセッサユニット２５１は、制御信号ＣＮＴ
１を"Ｈ"レベルとし、セレクタ５４をＰＬＬ発振回路５
３側に切り換える。従って、これ以降、情報処理部８１
は、セレクタ５４から出力されるクロック信号ＣＬＫ12
を、クロック信号ＣＬＫ２として動作を行うこととな
る。さらに、時刻ｔ４に至ると、制御信号ＣＮＴ４を"
Ｌ"レベルとして、ＣＲ発振回路５２の発振動作を停止
させる。その後、マイクロプロセッサユニット２５１
は、ＰＬＬ発振回路５３の発振周波数を徐々に上げ、所
望の周波数（例えば、１２ＭＨｚ。ただし、本実施形態
の場合上限１６ＭＨｚ。）として情報処理動作を高速ク
ロックに基づいて行うこととなる。

【００５４】［１．２．３］電源電圧低下時の動作図１６に電源電圧低下時の処理タイミングチャートを示
す。情報処理部８１は、定常常態において情報処理を行
う場合には、上述したＰＬＬ発振回路５３の発振周波数
に対応するクロック信号ＣＬＫ12をクロック信号ＣＬＫ
２として動作を行っている。しかしながら、電源電圧が
低下してきた場合には、ＰＬＬ発振回路５３を正常に動
作させることができなくなるおそれがある。すなわち、
電源電圧が第２最低動作電圧未満の領域にいたると、Ｐ
ＬＬ発振回路５３を正常に動作させることができなくな
る。そこで、マイクロプロセッサユニット２５１は、電
圧検出部２５９の電圧検出結果に基づいて電源電圧低下
時（第１最低動作電圧以上第２最低動作電圧未満の時）
には、まずＣＲ発振回路５２に切り換える。そして、さ
らに電源電圧が低下した場合には（第１最低動作電圧未
満の時）、情報処理部８１の動作を停止するようにして
いる。なお、電圧検出部２５９における電圧検出は、例
えば、毎正分ごとに行っているものとする。

【００５５】具体的には、図１６に示す時刻ｔ１におい
て、電圧検出部２５９において、二次電池２２０の電圧
を検出し、所定の切替電圧（例えば、上述の例の場合、
２．２［Ｖ］程度）に至っていた場合には、マイクロプ
ロセッサユニット２５９は、時刻ｔ２において制御信号
ＣＮＴ４を"Ｈ"レベルとして、ＣＲ発振回路５２の動作
を開始させる。そして、マイクロプロセッサユニット２
５９は、ＰＬＬ発振回路５３の発振周波数を徐々に下
げ、４ＭＨｚ程度とする。そして、時刻ｔ３の時点で、
ＣＲ発振回路５２の発振周波数もやはり４ＭＨｚとなっ
ている。そこで、マイクロプロセッサユニット２５９
は、制御信号ＣＮＴ１を"Ｌ"レベルとし、セレクタ５４
をＣＲ発振回路５２側に切り換える。従って、これ以
降、情報処理部８１は、クロック信号ＣＬＫ11であるク
ロック信号ＣＬＫ２に基づいて動作を行うこととなり、
ＣＲ発振回路５２の動作下限電圧１．５［Ｖ］程度とな
るまで情報処理動作を継続することが可能となる。その
後、時刻ｔ４になると、マイクロプロセッサユニット２
５９は、制御信号ＣＮＴ３を"Ｌ"レベルとし、ＰＬＬ発
振回路５３の動作を停止することとなる。そして、電圧
検出部２５９において、二次電池２２０の電圧を検出し
する。そして、電源電圧がＣＲ発振回路５２の動作下限
電圧１．５［Ｖ］近傍となると、マイクロプロセッサユ
ニット２５９は、その旨をユーザに告知する。そして、
マイクロプロセッサユニット２５９は、充電あるいは電
池交換を促すこととなる。

【００５６】さらに時刻ｔ５において、電圧検出部２５
９が二次電池２２０の電圧を検出した時点で、電源電圧
がさらに低下しており、ＣＲ発振回路５２の動作下限電
圧１．５［Ｖ］未満となると、時刻ｔ６において、マイ
クロプロセッサユニット２５９は、制御信号しＮＴ４
を"Ｌ"レベルとして、ＣＲ発振回路５２の動作を停止す
る。この結果、腕時計型情報処理装置２００の情報処理
部８１は、情報処理動作をやめ、水晶発振回路５１の動
作下限電圧（約１［Ｖ］）となるまでは、計時動作を継
続することとなる。

【００５７】［１．３］第１実施形態の効果以上の説明のように、本第１実施形態によれば、ＣＲ発
振回路とＰＬＬ発振回路とを使い分けることにより、こ
れら二つの発振回路を低消費電力で発振安定待ち時間が
短く動作下限電圧が低い高速発振回路として機能させ、
従来のツインクロック型の情報処理装置よりも低消費電
力を実現し、より長時間安定して動作させることが可能
となる。また、従来においては、ブラウジングソフトウ
ェアなどの処理の重いアプリケーションソフトウェアに
ついては、高速クロックを用いないとまともに動作させ
ることができなかったが、本実施形態のように、ＣＲ発
振回路を用いることにより（二次）電池の電圧が低下
し、ＰＬＬ発振回路が動作不能となっても、多少表示速
度が低下するが、表示は可能となり、より低電圧域まで
表示を継続することが可能となる。また、時計表示動作
から素早く情報処理部におけるアプリケーションソフト
ウェアを起動することが可能となる。さらに二次電池の
電源電圧がかなり低下した場合でも、情報処理部を駆動
することができ、ひいては二次電池による動作可能なぎ
りぎりの領域までアプリケーションソフトウェアの実行
を図ることができる。

【００５８】［２］第２実施形態上記第１実施形態においても説明したように、ＰＬＬ発
振回路は、低消費電力で高周波数まで発振可能である
が、発振安定待ち時間が長い（例えば、５０［ｍｓｅ
ｃ］）という問題点がある。これを回避すべく、従来の
ＰＬＬ発振回路においては、以下のような対策が講じら
れていた。（１）ＰＬＬ発振回路を構成するロウパスフィルタ
（ＬＰＦ）を２個設け、ＰＬＬ発振回路の立ち上げ時に
は、時定数の小さなロウパスフィルタを使用し、定常状
態に至ると時定数の大きいロウパスフィルタを使用す
る。（２）ＰＬＬ発振回路を構成するロウパスフィルタ
（ＬＰＦ）を２個設け、一方のロウパスフィルタで駆動
している状態で、他方のロウパスフィルタを別の周波数
でロックさせるべく準備をしておく。（３）位相比較器の出力信号のアナログ／ディジタル
変換を行うチャージポンプを有するＰＬＬ発振回路の場
合には、ＰＬＬ発振回路の立ち上げ時にチャージポンプ
の制御電流量を増やす。上記（１）および（２）の対策
では、ロックアップ時間を零にすることはできず、ま
た、（３）の対策では、装置構成が複雑化し、回路の大
規模化を招くという問題点があった。そこで、本第２実
施形態は、上記第１実施形態におけるＰＬＬ発振回路よ
りもロックアップ時間を短縮して、情報処理時により短
時間で高速クロックに基づく処理が行えるようにした実
施形態である。以下の説明においては、ＰＬＬ回路以外
の部分は、第１実施形態と同様であるので、ＰＬＬ回路
部分を主として説明を行う。

【００５９】［２．１］ＰＬＬ発振回路の概要構成ＰＬＬ発振回路５３は、図１７に示すように、位相比較
器５３Ａと、チャージポンプ５３Ｂと、ＬＰＦ（Low Pa
ss Filter）５３Ｃと、電圧制御発振器（ＶＣＯ）５３
Ｄと、デバイダ５３Ｅと、Ｄ／Ａコンバータ５３Ｆと、
Ａ／Ｄコンバータ５３Ｇと、アダー５３Ｈを備えて構成
されている。位相比較器５３Ａは、クロック信号ＣＬＫ
１の位相とデバイダ５３Ｅの出力信号の位相とを比較し
てその位相差に相当する出力信号（ディジタル）を出力
する。チャージポンプ５３Ｂは、位相比較器５３Ａの出
力信号に基づいてクロック信号ＣＬＫ１と比較クロック
信号ＣＬＫ２／Ｎの位相差（周波数差）に比例した誤差
電圧を出力する。ＬＰＦ５３Ｃは、チャージポンプ５３
Ｂの出力信号の低域周波数成分のみを通過させて電圧制
御信号ＳCV１として出力する。電圧制御発振器５３Ｄ
は、アダー５３Ｈから出力される電圧制御信号ＳＣＶに
基づいてクロック信号ＣＬＫ２の発振周波数を制御して
デバイダ５３Ｅに出力する。

【００６０】Ｄ／Ａコンバータ５３Ｆは、情報処理部８
１からのデジタル信号をオフセット電圧信号ＳＣＶ２に
変換する。アダー５３Ｈは、電圧制御信号ＳＣＶ１をオ
フセット電圧信号ＳＣＶ２に加えて、電圧制御信号ＳＣ
Ｖにする。デバイダ５３Ｅは、電圧制御発振器５３Ｄの
出力したクロック信号ＣＬＫ２の周波数を１／Ｎ分周し
て比較クロック信号ＣＬＫ２／Ｎとして位相比較器５３
Ａに出力する。Ａ／Ｄコンバータ５３Ｇは、検査時に、
ＰＬＬ発振回路５３がロックした状態のＬＰＦ５３Ｃの
出力電圧を、出力電圧を示すデジタルデータに変え、そ
のデータを情報処理部８１に出力する。

【００６１】［２．２］ＰＬＬ発振回路の詳細構成［２．２．１］位相比較器およびチャージポンプ図１８に位相比較器および位相比較器の後段に接続され
たチャージポンプのの詳細構成を示す。位相比較器５３
Ａの構成およびチャージポンプ５３Ｂの回路構成につい
ては、周知の構成であるため、その詳細な説明は省略
し、図１９のタイミングチャートを参照して動作説明を
おこなう。図１９のタイミングチャートにおいて、出力
信号Ｕは、クロック信号ＣＬＫ１の位相に対してクロッ
ク信号ＣＬＫ２を分周した比較クロック信号ＣＬＫ２／
Ｎの位相が進んでいる場合あるいはクロック信号ＣＬＫ
１の周波数に対してクロック信号ＣＬＫ２の周波数が高
い場合に"Ｌ"レベルとなる信号である。比較クロック信
号ＣＬＫ２／Ｎは、クロック信号ＣＬＫ２を分周して得
られる信号である。また、出力信号Ｄは、クロック信号
ＣＬＫ１の位相に対して比較クロック信号ＣＬＫ２／Ｎ
の位相が遅れている場合あるいはクロック信号ＣＬＫ１
の周波数に対してクロック信号ＣＬＫ２の周波数が低い
場合に"Ｌ"レベルとなる信号である。

【００６２】従って、クロック信号ＣＬＫ１とクロック
信号ＣＬＫ２を分周した比較クロック信号ＣＬＫ２／Ｎ
の立ち上がりタイミングにおいて両クロック信号の位相
が等しい場合には、出力信号Ｕおよび出力信号Ｄは共
に"Ｈ"レベルとなることとなる。この状態はいわゆるＰ
ＬＬ発振回路５３がロックした状態に相当する。この状
態においては、チャージポンプ５３Ｂを構成するＰチャ
ネルトランジスタおよびＮチャネルＭＯＳトランジスタ
は、共にオフ状態となり、チャージポンプ５３Ｂの出力
はハイインピーダンス状態となる。一方、図１９のタイ
ミングチャートにおいて、時刻ｔ１あるいは時刻ｔ２に
示すように、クロック信号ＣＬＫ１の位相に対してクロ
ック信号ＣＬＫ２を分周した比較クロック信号ＣＬＫ２
／Ｎの位相が進んでいる場合あるいはクロック信号ＣＬ
Ｋ１の周波数に対してクロック信号ＣＬＫ２の周波数が
高い場合には、ＣＬＫ２／Ｎの立下りとＣＬＫ１の立下
りの間だけ"Ｌ"レベルとなる。このとき出力信号Ｄは"
Ｈ"レベルのままである。同様に図１９において、時刻
ｔ３あるいは時刻ｔ４に示すように、クロック信号ＣＬ
Ｋ１の位相に対してクロック信号ＣＬＫ２を分周した比
較クロック信号ＣＬＫ２／Ｎの位相が遅れている場合あ
るいはクロック信号ＣＬＫ１の周波数に対してクロック
信号ＣＬＫ２の周波数が低い場合には、出力信号Ｄが位
相差あるいは周波数差に応じた時間だけ"Ｌ"レベルとな
る。このとき出力信号Ｕは"Ｈ"レベルのままである。

【００６３】これらの出力信号Ｕおよび出力信号Ｄが位
相比較器５３Ａからチャージポンプ５３Ｂに出力される
と、チャージポンプ５３Ｂを構成するＰチャネルトラン
ジスタは、出力信号Ｕが"Ｌ"レベルの期間だけオン状態
となる。また、ＮチャネルＭＯＳトランジスタは、出力
信号Ｄが"Ｌ"レベルの期間だけオン状態となる。従っ
て、チャージポンプ５３Ｂの後段に接続されたＬＰＦ５
３Ｃの出力は、クロック信号ＣＬＫ１と比較クロック信
号ＣＬＫ２／Ｎの位相差（周波数差）に比例した直流的
誤差電圧（図１９、ＬＰＦ出力参照）となる。以上の説
明はＣＭＯＳ構成の位相比較器について述べたが、バイ
ポーラ構成の位相比較器についても同様に適用が可能で
ある。

【００６４】［２．２．２］ＬＰＦ図２０にＬＰＦの詳細構成並びに対応する自然角周波数
およびダンピングファクタを示す。図２０に示すＬＰＦ
５３Ｃは、いわゆるラグ・リード・フィルタであり一般
的なＬＰＦである。動作速度的には、アンプを内蔵する
アクティブフィルタに劣るが、ＣＭＯＳ構成のＰＬＬＩ
Ｃを構成する場合には、十分な実用性を有しており、ロ
ックインタイムを１０［ｍｓｅｃ］前後にすることが可
能となっている。この場合、自然角周波数ωｎおよびダ
ンピングファクタζは、それぞれ、以下の通りである。 wn = O [Kp・Kv/(T1+T2)・N] z = wn/2 ・ (T2+N/Kp・Kv) 各変数は以下の通りである。ＫP：位相比較器の利得定数（Ｖ／ｒａｄ）ＫV：電圧制御発振器の利得定数（ｒａｄ／ｓｅｃ／
Ｖ）Ｎ：分周器の分周数

【００６５】［２．２．３］電圧制御発振器図２１にＣＭＯＳ構成の電圧制御発振器の詳細構成を示
す。図２１に示す電圧制御発振器の回路構成について
は、周知の構成であるため、その詳細な説明は省略し、
概要動作の説明をおこなう。電圧制御発振器５３Ｄは、
ＣＭＯＳ構成であるため、入力インピーダンスが高く、
前段のＬＰＦ５３Ｃの設計の自由度が高くなる。図２１
において、コントロール信号ＳCが"Ｈ"レベルの場合に
はＰチャネルトランジスタＰ３がオフ状態となり、発振
停止状態とすることができる。コントロール信号ＳCが"
Ｌ"レベルの場合は、電圧制御発振器５３Ｄは動作状態
となり、ＮチャネルトランジスタＮ１がソースフォロワ
構成となっているため、抵抗Ｒ１が十分に大きければ、
ＮチャネルトランジスタＮ１のドレイン電流は制御電圧
信号ＳＣＶに対してリニアに変化することとなる。この
ためＰチャネルＭＯＳトランジスタＰ１，Ｐ２のゲート
電位も同様の変化となり、ＰチャネルＭＯＳトランジス
タＰ１，Ｐ２のドレイン電流も制御電圧信号ＳＣＶに対
してリニアに変化することとなる。一方、ゲートＧ１，
Ｇ２によりフリップフロップ回路が構成され、Ｐチャネ
ルトランジスタＰ４、ＮチャネルトランジスタＮ２、Ｐ
チャネルトランジスタＰ５およびＮチャネルトランジス
タＮ３はそれぞれスイッチを構成している。

【００６６】従って、ゲートＧ１の出力が"Ｌ"レベルの
場合には、ゲートＧ２の出力は"Ｈ"レベルとなり、Ｐチ
ャネルトランジスタＰ５およびＮチャネルトランジスタ
Ｎ２はオン状態、ＰチャネルトランジスタＰ４およびＮ
チャネルトランジスタＮ３はオフ状態となっている。従
って、インバータＩＮＶの入力は低電位側電源電圧ＶSS
レベルとなり、インバータＩＮＶ５の入力端子における
電位は、ＰチャネルトランジスタＰ２、Ｐ５のドレイン
電流でコンデンサＣ１が充電されるため、徐々に上昇
し、インバータＩＮＶ５〜ＩＮＶ８の出力信号レベルが
反転すると、フリップフロップ回路を構成するゲートＧ
１，Ｇ２の出力が反転する。そして、今度は、ゲートＧ
１の出力が"Ｈ"レベル、ゲートＧ２の出力は"Ｌ"レベル
となり、ＰチャネルトランジスタＰ５およびＮチャネル
トランジスタＮ２はオフ状態、Ｐチャネルトランジスタ
Ｐ４およびＮチャネルトランジスタＮ３はオン状態とな
り、ＰチャネルトランジスタＰ２、Ｐ４のドレイン電流
でコンデンサＣ１が充電されるため、インバーターＩＮ
Ｖ１の入力端子における電位は、徐々に上昇し、今度は
インバータＩＮＶ１〜ＩＮＶ４の出力信号レベルを反転
させ、以下、同様の動作を繰り返すこととなる。この場
合において、コンデンサＣ１の充電電流は、電圧制御信
号ＳＣＶの電圧で制御可能であるため、クロック信号Ｃ
ＬＫ２の周波数を可変することができるのである。

【００６７】［２．３］情報処理部および発振回路の
動作ここで、情報処理部８１およびＣＲ発振回路５２および
ＰＬＬ発振回路５３の動作に着目して説明する。［２．３．１］計時動作時の動作情報処理部８１が時計表示を行っている場合には、第１
実施形態で説明したように、マイクロプロセッサユニッ
ト２５９の制御下で、ＰＬＬ発振回路５３は停止状態あ
るいは待機状態となっている。これにより情報処理部８
１は、クロック信号ＣＬＫ１に基づいて計時動作を行
い、表示部２０４に時計表示を行うこととなる。［２．３．２］情報処理動作への移行時情報処理部８１が計時動作から情報処理動作へ移行する
際には、マイクロプロセッサユニット２５９は、第１実
施形態の場合と同様に、ＰＬＬ発振回路５３の発振動作
を開始させる。この場合において、マイクロプロセッサ
ユニット２５９は、予め図示しないレジスタあるいは不
揮発性のメモリであるフラッシュメモリ２５４に記憶し
た、あらかじめ行った検査の際にＰＬＬ発振回路５３が
ロックした状態におけるＬＰＦ５３Ｃの出力電圧に相当
する出力電圧データをＤ／Ａコンバータ５３Ｅにセット
する。

【００６８】これにより、Ｄ／Ａコンバータ５３Ｆは、
検査時にＰＬＬ発振回路５３がロックした状態における
ＬＰＦ５３Ｃの出力電圧に相当するオフセット電圧信号
ＳCV2を生成する。オフセット電圧信号ＳＣＶ２は、ア
ダー５３Ｈを介して、電圧制御発振器５３Ｄに与えられ
る。その結果、電圧制御発振器５３Ｄは、発振を始め、
このときの周波数は、ＰＬＬ発振回路５３がロックアッ
プ状態にある時の周波数にほぼ等しい。一方、位相比較
器５３Ａは、クロック信号ＣＬＫ１の位相と後述のデバ
イダ５３Ｅの出力信号の位相とを比較してその位相差に
相当する出力信号（ディジタル）をチャージポンプ５３
Ｂに出力する。チャージポンプ５３Ｂは、位相比較器５
３Ａの出力信号に基づいてクロック信号ＣＬＫ１と比較
クロック信号ＣＬＫ２／Ｎの位相差（周波数差）に比例
した誤差電圧をＬＰＦ５３Ｃに出力する。ＬＰＦ５３Ｃ
は、チャージポンプ５３Ｂの出力信号の低域周波数成分
のみを通過させて電圧制御信号ＳCV１として出力する。
これらにより電圧制御発振器（ＶＣＯ）５３Ｄの制御入
力端子には、電圧制御信号ＳCV１にオフセット電圧信号
ＳCV2を重畳した電圧制御信号ＳＣＶが入力され、電圧
制御信号ＳＣＶに対応する周波数を有するクロック信号
ＣＬＫ２を生成して、情報処理部８１およびデバイダ５
３Ｅに出力する。デバイダ５３Ｅは、電圧制御発振器５
３Ｄの出力したクロック信号ＣＬＫ２の周波数を分周し
て比較クロック信号ＣＬＫ２／Ｎとして位相比較器５３
Ａに出力することとなり、電圧制御発振器５３Ｄの出力
するクロック信号ＣＬＫ２の周波数は、所望の周波数に
ロックされることとなる。

【００６９】［２．４］第２実施形態の効果以上の説明のように、本第２実施形態によれば、ＰＬＬ
発振回路５３の動作開始時に電圧制御発振器（ＶＣＯ）
５３Ｄの制御入力端子には、電圧制御信号ＳCV１にオフ
セット電圧信号ＳCV2を重畳した電圧制御信号ＳＣＶが
入力されることとなるので、図２２に示すようにロック
アップ時間ＴRU（＝１０［ｍｓｅｃ］）を従来のロック
アップ時間ＴRU（＝５０［ｍｓｅｃ］、図２３参照）に
比較して短くできる。従って、従来と比較して、迅速に
情報処理動作に移行することができ、制御用ソフトウェ
ア的にもＰＬＬ発振回路５３が安定するまで処理を待機
状態とする待ち時間ルーチンを設ける必要もなくなり、
ソフトウェア開発の簡易化を図ることができる。さらに
情報処理装置の各種操作におけるレスポンス向上を図る
ことができる。

【００７０】［２．５］第２実施形態の変形例［２．５．１］第１変形例以上の説明においては、Ａ／Ｄコンバータ５３Ｇは、あ
らかじめ行った検査時においてＰＬＬ発振回路５３がロ
ックした状態におけるＬＰＦ５３Ｃの出力電圧を検出し
ておき、この検出したＬＰＦ５３Ｃの出力電圧に対応す
る出力電圧データをアナログ／ディジタル変換してＣＰ
Ｕに出力する構成を採っていた。しかしながら、予め定
めた所定のタイミング（所定時間毎など）において、Ｐ
ＬＬ発振回路のロックアップ状態における電圧制御発振
器に入力される制御電圧をＡ／Ｄ変換し、新たな出力電
圧データとしてリアルタイムでオフセット電圧を補正す
るように構成することも可能である。これにより、最も
最新のデータに基づいてオフセット電圧を設定すること
ができ、温度変化などの環境要因を含めた誤差を除去す
ることが可能となり、より早くロックアップ状態に至ら
せることが可能となる。

【００７１】［２．５．２］第２変形例以上の説明においては、オフセット電圧信号ＳCV2の生
成にＤ／Ａコンバータを用いていたが、図２４に示すよ
うに、外付けのラダー抵抗５３Ｊを利用し、セレクタ５
３Ｉによりタップ位置を選択させて所望のオフセット電
圧信号ＳCV2の生成を行うようにすることも可能であ
る。また、予め定めた一つのオフセット電圧が必要であ
るならば、上記構成のうち、セレクタ５３Ｉを設けない
構成とすることも可能である。

【００７２】［３］実施形態の変形例［３．１］第１変形例以上の説明においては、ＣＲ発振回路からＰＬＬ発振回
路に切り換えるタイミングを所定の発振安定化時間が経
過したタイミングとしていたが、ＰＬＬ発振回路からロ
ックアップした旨の信号（上記実施形態における"Ｈ"レ
ベルの制御信号ＣＮＴ６）の出力に基づいて、切り換え
るように構成することも可能である。

【００７３】［３．２］第２変形例以上の説明においては、第１発振回路として、ＣＲ発振
回路の場合について説明したが、ＰＬＬ発振回路の発振
が安定するまでに用いるという前提であれば、水晶発振
回路やセラロック発振回路を用いるように構成すること
も可能である。

【００７４】［３．３］第３変形例以上の説明においては、腕時計型データ情報処理装置の
場合について説明したが、ツインクロック型の情報処理
装置であれば、ＰＤＡ、ノート型パーソナルコンピュー
タなどの携帯型情報処理装置、特に二次電源を用いて駆
動する情報処理装置についても適用が可能である。

【００７５】［３．４］第４変形例以上の説明においては、ＣＲ発振回路およびＰＬＬ発振
回路の発振開始タイミングを同時としていた。しかしな
がら、発振安定時間の短いＣＲ発振回路を先に発振さ
せ、後からＰＬＬ発振回路を発振させても良い。この
時、ＣＲ発振回路が安定してからＰＬＬ発振回路の発振
が安定するまでは、ＣＲ発振回路の出力信号を使い、Ｐ
ＬＬ発振回路の発振が安定した後は、ＰＬＬ発振回路の
出力信号を使えば良い。

【００７６】［３．５］第５変形例以上の説明においては、発振安定に至るまでの発振安定
時間あるいは動作電圧の異なる２種類の発振回路を選択
してクロック信号を得るための制御プログラム（制御用
データも含む。）を腕時計型情報処理装置のあらかじめ
メモリに格納している場合について説明した。しかしな
がら、情報処理装置を上記実施形態の腕時計型情報処理
装置と同様に機能させるプログラムをネットワークに接
続されたコンピュータに記憶させておき、この制御プロ
グラムを電気通信回線を通じて配布しても良い。また制
御プログラムをコンピューターで読み取り可能な記録媒
体（半導体メモリ、光ディスク、光磁気ディスク、磁気
ディスク）に記録して配布しても良い。これらの場合に
おいて、実際の情報処理装置に制御プログラムを格納
（インストール）するためのインターフェースとしては
通常のコネクタによる接続の他、赤外線などの光を利用
した光通信、電磁結合を利用した電磁通信などを用いる
ことができる。そして、情報処理装置のメモリに制御プ
ログラム格納し、マイクロプロセッサにより制御プログ
ラムに基づく動作を行わせればよい。

【００７７】［３．６］第６変形例以上の説明においては、ＣＲ発振回路とＰＬＬ発振回路
の２つを発振安定に至るまでの発振安定時間あるいは動
作電圧に基づいて使い分けていた。つまり、早く発振が
安定するＣＲ発振回路を先に使い、ＰＬＬ回路が安定し
たら、消費電力が少なく高い周波数まで発振できるＰＬ
Ｌ発振回路を使っていた。また、電源電圧がＰＬＬ回路
が動作できない電圧に至るとより低電圧で動作可能なＣ
Ｒ発振回路を用いていた。しかしながら、発振回路の種
類は２種類に限らない。３種以上の発振回路を使う場合
にも本発明を適用できる。この場合において、どの発振
回路を使うかは、発振回路の動作電圧、発振安定時間、
消費電力などを考慮して決めればよい。

【００７８】

【発明の効果】本発明によれば、第１発振回路と第２発
振回路とを使い分けることにより、これら二つの発振回
路を低消費電力で発振安定待ち時間が短く動作下限電圧
が低い高速発振回路として機能させるので、従来のツイ
ンクロック型の情報処理装置よりも低消費電力を実現
し、より長時間安定して動作させることが可能となる。

【図面の簡単な説明】

【図１】図１に第１実施形態にかかるステーションお
よび腕時計型情報処理装置の構成を示す平面図を示す。

【図２】図２に、図１におけるＡ−Ａ線の断面図を示
す。

【図３】本発明の実施形態に係る腕時計型情報処理装
置の正面図である。

【図４】図１の腕時計型情報処理装置から回転ベゼル
を取り外した状態を示す図である。

【図５】図３のIV−IV線に沿って視た図である。

【図６】回転ベゼルの下面を示す図である。

【図７】回転ベゼルに形成された光学パターンと、第
１検出信号及び第２検出信号との関係を説明する図であ
る。

【図８】腕時計型情報処理装置の概要構成ブロック図
である。

【図９】腕時計型情報処理装置の発振部の詳細構成ブ
ロック図である。

【図１０】発振部内の水晶発振回路の詳細構成図であ
る。

【図１１】発振部内のＣＲ発振回路の詳細構成図であ
る。

【図１２】発振部内のＰＬＬ発振回路の詳細構成図で
ある。

【図１３】腕時計型情報処理装置の電圧発生部の詳細
構成ブロック図である。

【図１４】腕時計型情報処理装置の入力情報処理部の
詳細構成ブロック図である。

【図１５】計時動作時および情報処理動作への移行時
の処理タイミングチャートである。

【図１６】発振部内の電源電圧低下時の処理タイミン
グチャートである。

【図１７】実施形態のＰＬＬ発振回路の概要構成ブロ
ック図である。

【図１８】位相比較器とチャージＰＬＬ発振回路の詳
細構成図である。

【図１９】位相比較器とチャージＰＬＬ発振回路の動
作タイミングチャートである。

【図２０】ＬＰＦの説明図である。

【図２１】電圧制御発振器（ＶＣＯ）の詳細構成図で
ある。

【図２２】第２実施形態のＰＬＬ回路におけるロック
アップ時間の説明図である。

【図２３】従来のＰＬＬ回路におけるロックアップ時
間の説明図である。

【図２４】第２実施形態の変形例の概要構成ブロック
図である。

【符号の説明】

３２…第１センサユニット３３…第２センサユニット４１…光学パターン４１ａ…吸収領域４１ｂ…反射領域、４４…ＬＥＤ４５…フォトダイオード４６…突条４７…Ｏリング５１…水晶発振回路５１Ａ…水晶振動子５１Ｂ…抵抗５１Ｃ…コンデンサ５１Ｄ…コンデンサ５１Ｅ…第１インバータ５１Ｆ…第２インバータ５２…ＣＲ発振回路５２Ａ…フィードバック抵抗５２Ｂ…第１インバータ５２Ｃ…第２インバータ５２Ｄ…発振用コンデンサ５２Ｅ…第３インバータ５３…ＰＬＬ発振回路５３Ａ…位相比較器５３Ｂ…チャージポンプ５３Ｃ…ＬＰＦ（Low Pass Filter）５３Ｄ…電圧制御発振器（ＶＣＯ）５３Ｆ…Ｄ／Ａコンバータ５３Ｅ…デバイダ５３Ｇ…Ａ／Ｄコンバータ５３Ｈ…アダー５３Ｉ…セレクタ５３Ｊ…ラダー抵抗８１…情報処理部（信号生成手段）８２…情報テーブル２００…腕時計型情報処理装置２０２…回転ベゼルＣＬＫ１、ＣＬＫ２…クロック信号ＣＬＫ11…クロック信号ＣＬＫ12…クロック信号ＣＬＫ２／Ｎ…比較クロック信号ＣＮＴ１〜ＣＮＴ４…制御信号ＣＮＴ６…制御信号（ロックアップ信号）

Claims

【特許請求の範囲】

【請求項１】第１クロック信号を生成し、電源電圧が
第１最低動作電圧以上の電圧で動作可能な第１発振回路
と、第２クロック信号を生成し、前記電源電圧が前記第１最
低動作電圧より高い第２最低動作電圧以上の電圧で動作
可能な第２発振回路と、前記電源電圧に基づいて前記第１クロック信号あるいは
前記第２クロック信号のいずれかを選択し、クロック信
号として出力する切替回路と、前記クロック信号に同期して情報処理を行う情報処理部
とを備えたことを特徴とする情報処理装置。
【請求項２】請求項１記載の情報処理装置において、前記電源電圧が前記第１最低動作電圧以上前記第２最低
動作電圧未満の領域においては、前記切替回路は前記第
１クロック信号を前記クロック信号として出力し、前記
電源電圧が前記第２最低動作電圧以上の領域においては
前記切替回路は前記第２クロック信号を前記クロック信
号として出力することを特徴とする情報処理装置。
【請求項３】請求項１または請求項２記載の情報処理
装置において、前記電源電圧を計測する電源電圧計測回路を備えたこと
を特徴とする情報処理装置。
【請求項４】発振により第１クロック信号を生成し、
発振開始から第１クロック信号の周波数が安定するまで
に必要な時間が第１発振安定時間である第１発振回路
と、発振により第２クロック信号を生成し、発振開始から第
２クロック信号の周波数が安定するまでに必要な時間が
前記第１発振安定時間よりも長い第２発振安定時間であ
る第２発振回路と、前記第１発振回路の発振開始からの経過時間および前記
第２発振回路の発振開始からの経過時間に基づいて前記
第１クロック信号あるいは前記第２クロック信号のいず
れかを選択してクロック信号として出力する切替回路
と、前記クロック信号に同期して情報処理を行う情報処理部
と、を備えたことを特徴とする情報処理装置。
【請求項５】請求項４記載の情報処理装置において、前記切替回路は、前記第１発振安定時間を経過し、かつ
前記第２発振安定時間を経過するまでは、前記第１クロ
ック信号を選択し、前記第２発振安定時間を経過した後
は前記第２クロック信号を選択することを特徴とする情
報処理装置。
【請求項６】請求項１ないし請求項５のいずれかに記
載の情報処理装置において、前記第１発振回路はＣＲ発振回路、水晶発振回路あるい
はセラロック発振回路のいずれかであり、前記第２発振
回路はＰＬＬ発振回路であることを特徴とする情報処理
装置。
【請求項７】請求項４記載の情報処理装置において、前記第１発振回路はＣＲ発振回路、水晶発振回路あるい
はセラロック発振回路のいずれかであり、前記第２発振
回路はＰＬＬ発振回路であり、前記切替回路は、前記ＰＬＬ発振回路が同期捕捉を完了
する前は、前記第１クロック信号を前記クロック信号と
して出力し、前記ＰＬＬ発振回路が同期捕捉を完了し、
同期維持状態となった後は、前記第２クロック信号を前
記クロック信号として出力することを特徴とする情報処
理装置。
【請求項８】請求項７記載の情報処理装置において、前記切替回路は、前記ＰＬＬ発振回路からロックアップ
信号が出力されたときに前記同期捕捉の完了を検知する
ことを特徴とする情報処理装置。
【請求項９】請求項６記載の情報処理装置において、前記ＰＬＬ発振回路は、電圧制御電圧に対応する周波数
を有する発振信号を出力する電圧制御発振器と、基準クロック信号と比較発振信号の位相とを比較し比較
信号を出力する位相比較器と、前記比較信号の低域成分を通過させるロウパスフィルタ
と、前記発振信号を分周し、前記比較発振信号を出力する分
周器と、所定のオフセット電圧を生成するオフセット電圧生成部
と、前期ローパスフィルターの出力信号とオフセット電圧を
足し合わせて、電圧制御信号を生成するアダー、を備え
たことを特徴とする情報処理装置。
【請求項１０】請求項９記載の情報処理装置におい
て、前記オフセット電圧生成部は、予めオフセット電圧デー
タを記憶するオフセット電圧データ記憶部と、前記オフセット電圧データを前記オフセット電圧に変換
するＤ／Ａコンバータと、を備えたことを特徴とする情報処理装置。
【請求項１１】請求項１０記載の情報処理装置におい
て、前記ＰＬＬ発振回路は、当該ＰＬＬ発振回路の所定のロ
ックアップ状態における前記電圧制御信号に基づいて、
前記オフセット電圧データを生成するオフセット電圧デ
ータ生成部を備えたことを特徴とする情報処理装置。
【請求項１２】請求項９記載の情報処理装置におい
て、前記オフセット電圧生成部は、所定の電源電圧を分圧し
て複数の分圧を生成する分圧部と、前記複数の分圧のいずれかを選択して前記オフセット制
御信号とする電圧選択部と、を備えたことを特徴とする情報処理装置。
【請求項１３】請求項９記載の情報処理装置におい
て、前記オフセット電圧生成部は、所定の電源電圧を分圧し
て前記オフセット電圧を生成する分圧部を備えたことを
特徴とする情報処理装置。
【請求項１４】請求項１１記載の情報処理装置におい
て、前記所定のロックアップ状態は、前記オフセット電圧生
成部による前記オフセット電圧を出力しない状態で前記
ＰＬＬ回路を前記発振信号が予め定めた所定の周波数と
なるようにロックアップさせた状態であることを特徴と
する情報処理装置。
【請求項１５】請求項１１記載の情報処理装置におい
て、前記ＰＬＬ発振回路は、予め定めた所定のタイミングで
前記電圧制御信号の電圧を検出する制御電圧検出部と、前記制御電圧検出手段の検出結果に基づいて前記オフセ
ット電圧データを補正し、新たなオフセット電圧データ
とするオフセットデータ補正部と、を備えたことを特徴
とする情報処理装置。
【請求項１６】クロック信号に基づいて各種情報処理
を行う情報処理部と、第１クロック信号を生成し、電源電圧が第１最低動作電
圧以上の電圧で駆動可能な第１発振回路と、第２クロッ
ク信号を生成し、前記電源電圧が前記第１最低動作電圧
より高い第２最低動作電圧以上の電圧で駆動可能な第２
発振回路と、前記電源電圧に基づいて前記第１クロック
信号あるいは前記第２クロック信号のいずれかを前記ク
ロック信号として出力する切替回路と、を有する情報処
理装置の制御方法であって、前記電源電圧を検出する電源電圧検出過程と、前記電源電圧が前記第１最低動作電圧以上前記第２最低
動作電圧未満の領域においては、前記切替回路が前記第
１クロック信号を前記クロック信号として出力する第１
クロック出力過程と、前記電源電圧が前記第２最低動作電圧以上の領域におい
ては、前記切替回路が前記第２クロック信号を前記クロ
ック信号として出力する第２クロック出力過程と、を備えたことを特徴とする情報処理装置の制御方法。
【請求項１７】発振により第１クロック信号を生成
し、発振開始から第１クロック信号の周波数が安定する
までに必要な時間が第１発振安定時間である第１発振回
路と、発振により第２クロック信号を生成し、発振開始
から第２クロック信号の周波数が安定するまでに必要な
時間が前記第１発振安定時間よりも長い第２発振安定時
間である第２発振回路と、前記第１発振回路の発振開始
からの経過時間および前記第２発振回路の発振開始から
の経過時間に基づいて前記第１クロック信号あるいは前
記第２クロック信号のいずれかを選択してクロック信号
として出力する切替回路と、前記クロック信号に同期し
て情報処理を行う情報処理部と、を備えた情報処理装置
の制御方法において、前記第１発振安定時間を経過し、
かつ前記第２発振安定時間を経過するまでは、前記第１
クロック信号を選択し、前記第２発振安定時間を経過し
た後は前記第２クロック信号を選択することを特徴とす
る情報処理装置の制御方法。
【請求項１８】請求項１６または請求項１７記載の情
報処理装置の制御方法において、前記第２発振回路は、電圧制御信号に対応する周波数を
有する発振信号を出力する電圧制御発振器を有するＰＬ
Ｌ発振回路であり、前記電圧制御発振器に所定のオフセット電圧を、電圧制
御信号として足し合わせるオフセット電圧重畳過程を備
えたことを特徴とする情報処理装置の制御方法。
【請求項１９】請求項１６または請求項１７記載の情
報処理装置の制御方法において、前記所定のオフセット電圧は、前記発振信号が所定の周
波数となるように、当該ＰＬＬ回路をロックアップさせ
た時の、前記電圧制御信号の電圧である事を特徴とする
情報処理装置の制御方法。
【請求項２０】請求項１６または請求項１７記載の情
報処理装置の制御方法において、予め定めた所定のタイミングで前記電圧制御信号の電圧
を検出する制御電圧検出過程と、検出した前記電圧制御信号の電圧に基づいて前記オフセ
ット電圧を補正し、新たなオフセット電圧とするオフセ
ット電圧補正過程と、を備えたことを特徴とする情報処理装置の制御方法。
【請求項２１】クロック信号に同期して各種情報処理
を行う情報処理部と、第１クロック信号を生成し、電源電圧が第１最低動作電
圧以上の電圧で駆動可能な第１発振回路と、第２クロッ
ク信号を生成し、前記電源電圧が前記第１最低動作電圧
より高い第２最低動作電圧以上の電圧で駆動可能な第２
発振回路と、前記電源電圧に基づいて前記第１クロック
信号あるいは前記第２クロック信号のいずれかを前記ク
ロック信号として出力する切替回路と、を有する情報処
理装置を制御する制御プログラムであって、前記電源電圧を検出させ、前記電源電圧が前記第１最低動作電圧以上前記第２電圧
未満の領域においては、前記切替回路に前記第１クロッ
ク信号を前記クロック信号として出力させ、前記電源電圧が前記第２電圧以上の領域においては、前
記切替回路に前記第２クロック信号を前記クロック信号
として出力させる、ことを特徴とする情報処理装置の制御プログラム。
【請求項２２】クロック信号に同期して各種情報処理
を行う情報処理部と、発振により第１クロック信号を生
成し、発振開始から第１クロック信号の周波数が安定す
るまでに必要な時間が第１発振安定時間である第１発振
回路と、発振により第２クロック信号を生成し、発振開
始から第２クロック信号の周波数が安定するまでに必要
な時間が前記第１発振安定時間よりも長い第２発振安定
時間である第２発振回路と、前記第１発振回路の発振開
始からの経過時間および前記第２発振回路の発振開始か
らの経過時間に基づいて前記第１クロック信号あるいは
前記第２クロック信号のいずれかを選択してクロック信
号として出力する切替回路と、を備えた情報処理装置を
制御する制御プログラムであって、前記第１発振安定時間を経過し、かつ前記第２発振安定
時間を経過するまでは、前記第１クロック信号を選択さ
せ、前記第２発振安定時間を経過した後は前記第２クロック
信号を選択させることを特徴とする情報処理装置の制御
プログラム。
【請求項２３】請求項２１または請求項２２記載の情
報処理装置の制御プログラムにおいて、前記第２発振回路は、電圧制御信号の電圧に対応する周
波数を有する発振信号を出力する電圧制御発振器を有す
るＰＬＬ発振回路であり、前記電圧制御信号の電圧に所定のオフセット電圧を足し
合わせることを特徴とする情報処理装置の制御プログラ
ム。
【請求項２４】請求項２３記載の情報処理装置の制御
プログラムにおいて、前記所定のオフセット電圧は、オ
フセット電圧を足し合わせない状態で当該ＰＬＬ回路を
前記発振信号が予め定めた所定の周波数となるようにロ
ックアップさせた状態において得られる前記電圧制御信
号の電圧に設定されることを特徴とする情報処理装置の
制御プログラム。
【請求項２５】請求項２３記載の情報処理装置の制御
プログラムにおいて、予め定めた所定のタイミングで前記電圧制御信号の電圧
を検出させ、検出した前記電圧制御信号の電圧に基づいて前記オフセ
ット電圧を補正し、新たなオフセット電圧とさせる、ことを特徴とする情報処理装置の制御プログラム。