JP2001344039A - 情報処理装置、情報処理装置の制御方法および情報処理装置の制御プログラム - Google Patents

情報処理装置、情報処理装置の制御方法および情報処理装置の制御プログラム

Info

Publication number
JP2001344039A
JP2001344039A JP2001091111A JP2001091111A JP2001344039A JP 2001344039 A JP2001344039 A JP 2001344039A JP 2001091111 A JP2001091111 A JP 2001091111A JP 2001091111 A JP2001091111 A JP 2001091111A JP 2001344039 A JP2001344039 A JP 2001344039A
Authority
JP
Japan
Prior art keywords
voltage
clock signal
oscillation
information processing
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001091111A
Other languages
English (en)
Other versions
JP2001344039A5 (ja
Inventor
Motomu Hayakawa
Tsukasa Kosuda
司 小須田
求 早川
Original Assignee
Seiko Epson Corp
セイコーエプソン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2000100122 priority Critical
Priority to JP2000-100123 priority
Priority to JP2000-100122 priority
Priority to JP2000100123 priority
Application filed by Seiko Epson Corp, セイコーエプソン株式会社 filed Critical Seiko Epson Corp
Priority to JP2001091111A priority patent/JP2001344039A/ja
Publication of JP2001344039A publication Critical patent/JP2001344039A/ja
Publication of JP2001344039A5 publication Critical patent/JP2001344039A5/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/0304Detection arrangements using opto-electronic means
    • G06F3/0317Detection arrangements using opto-electronic means in co-operation with a patterned surface, e.g. absolute position or relative movement detection for an optical mouse or pen positioned with respect to a coded surface
    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 – G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/06Clock generators producing several clock signals
    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 – G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08Clock generators with changeable or programmable clock frequency
    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 – G06F13/00 and G06F21/00
    • G06F1/16Constructional details or arrangements
    • G06F1/1613Constructional details or arrangements for portable computers
    • G06F1/163Wearable computers, e.g. on a belt
    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/033Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor
    • G06F3/0362Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor with detection of 1D translations or rotations of an operating part of the device, e.g. scroll wheels, sliders, knobs, rollers or belts

Abstract

(57)【要約】 【課題】 消費電力を低減して処理の高速化を図る。 【解決手段】 CR発振回路とPLL発振回路とを使い
分けることにより、これら二つの発振回路を低消費電力
で発振安定待ち時間が短く動作下限電圧が低い高速発振
回路として機能させる。

Description

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、情報処理装置に係
り、特に発振回路を内蔵した情報処理装置において、消
費電力を低減するための技術に関する。

【0002】

【従来の技術】小型携帯機器などは、電源として電池が
用いられるのが一般的である。従って、この種の小型携
帯機器に搭載されるワンチップマイクロコンピュータ
は、電池寿命を長くするため、低電圧・低消費電力のも
のが望まれる。これを実現すべく、小型携帯機器では、
1[V]前後の電源電圧、32[kHz]という低速の
クロックでワンチップマイクロコンピュータが駆動され
るのが一般的である。

【0003】しかしながら小型携帯機器にある程度の情
報処理能力を持たせる場合には、動作周波数32[kH
z]では処理が間に合わないという不具合が生じる。こ
れを解決すべく、従来においては、32[kHz]程度
の低動作周波数の発振回路と、4[MHz]程度の高動
作周波数の発振回路と、を設け、高速処理が必要とされ
るときだけ、高動作周波数で動作させ、それ以外の場合
には、低動作周波数で動作させるツインクロックマイク
ロコンピュータが提案されている。

【0004】

【発明が解決しようとする課題】ところで、動作周波数
と消費電力とはほぼ比例する関係にあり、処理の高速化
を図ることは、消費電力の観点からは望ましくない。し
かしながら、近年の小型携帯機器はさらなる処理の高速
化が求められており、その一方、より一層の低消費電力
化が望まれている。そこで、本発明の目的は、消費電力
を低減し、しかも処理の高速化を図ることが可能な情報
処理装置を提供することにある。

【0005】

【課題を解決するための手段】上記課題を解決するた
め、情報処理装置は、第1クロック信号を生成し、電源
電圧が第1最低動作電圧以上の電圧で動作可能な第1発
振回路と、第2クロック信号を生成し、電源電圧が第1
最低動作電圧より高い第2最低動作電圧以上の電圧で動
作可能な第2発振回路と、電源電圧に基づいて第1クロ
ック信号あるいは第2クロック信号のいずれかを選択
し、クロック信号として出力する切替回路と、クロック
信号に同期して情報処理を行う情報処理部とを備えたこ
とを特徴としている。上記構成によれば、第1発振回路
は、電源電圧が第1最低動作電圧以上の電圧で動作し、
第1クロック信号を生成して切替回路に出力する。第2
発振回路は、電源電圧が第2最低動作電圧以上の電圧で
動作し、第2クロック信号を生成して切替回路に出力す
る。切替回路は、電源電圧に基づいて第1クロック信号
あるいは第2クロック信号のいずれかを選択し、クロッ
ク信号として情報処理部に出力する。情報処理部は、ク
ロック信号に同期して情報処理を行う。

【0006】この場合において、電源電圧が第1最低動
作電圧以上第2最低動作電圧未満の領域においては、切
替回路は第1クロック信号をクロック信号として出力
し、電源電圧が第2最低動作電圧以上の領域においては
切替回路は第2クロック信号をクロック信号として出力
するようにしてもよい。また、電源電圧を計測する電源
電圧計測回路を備えるようにしてもよい。

【0007】また、情報処理装置は、発振により第1ク
ロック信号を生成し、発振開始から第1クロック信号の
周波数が安定するまでに必要な時間が第1発振安定時間
である第1発振回路と、発振により第2クロック信号を
生成し、発振開始から第2クロック信号の周波数が安定
するまでに必要な時間が第1発振安定時間よりも長い第
2発振安定時間である第2発振回路と、第1発振回路の
発振開始からの経過時間および第2発振回路の発振開始
からの経過時間に基づいて第1クロック信号あるいは第
2クロック信号のいずれかを選択してクロック信号とし
て出力する切替回路と、クロック信号に同期して情報処
理を行う情報処理部と、を備えたことを特徴としてい
る。上記構成によれば、第1発振回路は、第1クロック
信号を生成して切替回路に出力する。第2発振回路は、
第2クロック信号を生成して切替回路に出力する。切替
回路は、第1発振回路の発振開始からの経過時間および
第2発振回路の発振開始からの経過時間に基づいて第1
クロック信号あるいは第2クロック信号のいずれかを選
択してクロック信号として情報処理部に出力する。情報
処理部は、クロック信号に同期して情報処理を行う。

【0008】この場合において、切替回路は、第1発振
安定時間を経過し、かつ第2発振安定時間を経過するま
では、第1クロック信号を選択し、第2発振安定時間を
経過した後は第2クロック信号を選択するようにしても
よい。

【0009】また、第1発振回路はCR発振回路、水晶
発振回路あるいはセラロック発振回路のいずれかであ
り、第2発振回路はPLL発振回路であるようにしても
よい。

【0010】さらに第1発振回路はCR発振回路、水晶
発振回路あるいはセラロック発振回路のいずれかであ
り、第2発振回路はPLL発振回路であり、切替回路
は、PLL発振回路が同期捕捉を完了する前は、第1ク
ロック信号をクロック信号として出力し、PLL発振回
路が同期捕捉を完了し、同期維持状態となった後は、第
2クロック信号をクロック信号として出力するようにし
てもよい。

【0011】さらにまた、切替回路は、PLL発振回路
からロックアップ信号が出力されたときに同期捕捉の完
了を検知するようにしてもよい。

【0012】また、PLL発振回路は、電圧制御電圧に
対応する周波数を有する発振信号を出力する電圧制御発
振器と、基準クロック信号と比較発振信号の位相とを比
較し比較信号を出力する位相比較器と、比較信号の低域
成分を通過させるロウパスフィルタと、発振信号を分周
し、比較発振信号を出力する分周器と、所定のオフセッ
ト電圧を生成するオフセット電圧生成部と、前期ローパ
スフィルターの出力信号とオフセット電圧を足し合わせ
て、電圧制御信号を生成するアダーと、を備えるように
してもよい。

【0013】さらにオフセット電圧生成部は、予めオフ
セット電圧データを記憶するオフセット電圧データ記憶
部と、オフセット電圧データをオフセット電圧に変換す
るD/Aコンバータと、を備えるようにしてもよい。

【0014】さらにまた、PLL発振回路は、当該PL
L発振回路の所定のロックアップ状態における電圧制御
信号に基づいて、オフセット電圧データを生成するオフ
セット電圧データ生成部を備えるようにしてもよい。

【0015】また、オフセット電圧生成部は、所定の電
源電圧を分圧して複数の分圧を生成する分圧部と、複数
の分圧のいずれかを選択してオフセット制御信号とする
電圧選択部と、を備えるようにしてもよい。

【0016】さらにオフセット電圧生成部は、所定の電
源電圧を分圧してオフセット電圧を生成する分圧部を備
えるようにしてもよい。

【0017】さらにまた、所定のロックアップ状態は、
オフセット電圧生成部によるオフセット電圧を出力しな
い状態でPLL回路を発振信号が予め定めた所定の周波
数となるようにロックアップさせた状態であるようにし
てもよい。

【0018】また、PLL発振回路は、予め定めた所定
のタイミングで電圧制御信号の電圧を検出する制御電圧
検出部と、制御電圧検出手段の検出結果に基づいてオフ
セット電圧データを補正し、新たなオフセット電圧デー
タとするオフセットデータ補正部と、を備えるようにし
てもよい。

【0019】また、クロック信号に基づいて各種情報処
理を行う情報処理部と、第1クロック信号を生成し、電
源電圧が第1最低動作電圧以上の電圧で駆動可能な第1
発振回路と、第2クロック信号を生成し、電源電圧が第
1最低動作電圧より高い第2最低動作電圧以上の電圧で
駆動可能な第2発振回路と、電源電圧に基づいて第1ク
ロック信号あるいは第2クロック信号のいずれかをクロ
ック信号として出力する切替回路と、を有する情報処理
装置の制御方法であって、電源電圧を検出する電源電圧
検出過程と、電源電圧が第1最低動作電圧以上第2最低
動作電圧未満の領域においては、切替回路が第1クロッ
ク信号をクロック信号として出力する第1クロック出力
過程と、電源電圧が第2最低動作電圧以上の領域におい
ては、切替回路が第2クロック信号をクロック信号とし
て出力する第2クロック出力過程と、を備えたことを特
徴としている。上記構成によれば、電源電圧検出過程に
おいて、電源電圧を検出する。第1クロック出力過程に
おいては、電源電圧が第1最低動作電圧以上第2最低動
作電圧未満の領域において切替回路が第1クロック信号
をクロック信号として出力する。第2クロック出力過程
においては、電源電圧が第2最低動作電圧以上の領域に
おいて切替回路が第2クロック信号をクロック信号とし
て出力する。

【0020】また、発振により第1クロック信号を生成
し、発振開始から第1クロック信号の周波数が安定する
までに必要な時間が第1発振安定時間である第1発振回
路と、発振により第2クロック信号を生成し、発振開始
から第2クロック信号の周波数が安定するまでに必要な
時間が第1発振安定時間よりも長い第2発振安定時間で
ある第2発振回路と、第1発振回路の発振開始からの経
過時間および第2発振回路の発振開始からの経過時間に
基づいて第1クロック信号あるいは第2クロック信号の
いずれかを選択してクロック信号として出力する切替回
路と、クロック信号に同期して情報処理を行う情報処理
部と、を備えた情報処理装置の制御方法において、第1
発振安定時間を経過し、かつ第2発振安定時間を経過す
るまでは、第1クロック信号を選択し、第2発振安定時
間を経過した後は第2クロック信号を選択することを特
徴としている。上記構成によれば、第1発振安定時間を
経過し、かつ第2発振安定時間を経過するまでは、第1
クロック信号を選択し、第2発振安定時間を経過した後
は第2クロック信号を選択する

【0021】この場合において、第2発振回路は、電圧
制御信号に対応する周波数を有する発振信号を出力する
電圧制御発振器を有するPLL発振回路であり、電圧制
御発振器に所定のオフセット電圧を、電圧制御信号とし
て足し合わせるオフセット電圧重畳過程を備えるように
してもよい。

【0022】また、所定のオフセット電圧は、発振信号
が所定の周波数となるように、当該PLL回路をロック
アップさせた時の、電圧制御信号の電圧であるようにし
てもよい。

【0023】さらに予め定めた所定のタイミングで電圧
制御信号の電圧を検出する制御電圧検出過程と、検出し
た電圧制御信号の電圧に基づいてオフセット電圧を補正
し、新たなオフセット電圧とするオフセット電圧補正過
程と、を備えるようにしてもよい。

【0024】また、クロック信号に同期して各種情報処
理を行う情報処理部と、第1クロック信号を生成し、電
源電圧が第1最低動作電圧以上の電圧で駆動可能な第1
発振回路と、第2クロック信号を生成し、電源電圧が第
1最低動作電圧より高い第2最低動作電圧以上の電圧で
駆動可能な第2発振回路と、電源電圧に基づいて第1ク
ロック信号あるいは第2クロック信号のいずれかをクロ
ック信号として出力する切替回路と、を有する情報処理
装置を制御する制御プログラムであって、電源電圧を検
出させ、電源電圧が第1最低動作電圧以上第2電圧未満
の領域においては、切替回路に第1クロック信号をクロ
ック信号として出力させ、電源電圧が第2電圧以上の領
域においては、切替回路に第2クロック信号をクロック
信号として出力させる、ことを特徴としている。上記構
成によれば、電源電圧を検出させ、電源電圧が第1最低
動作電圧以上第2電圧未満の領域においては、切替回路
に第1クロック信号をクロック信号として出力させ、電
源電圧が第2電圧以上の領域においては、切替回路に第
2クロック信号をクロック信号として出力させる。

【0025】また、クロック信号に同期して各種情報処
理を行う情報処理部と、発振により第1クロック信号を
生成し、発振開始から第1クロック信号の周波数が安定
するまでに必要な時間が第1発振安定時間である第1発
振回路と、発振により第2クロック信号を生成し、発振
開始から第2クロック信号の周波数が安定するまでに必
要な時間が第1発振安定時間よりも長い第2発振安定時
間である第2発振回路と、第1発振回路の発振開始から
の経過時間および第2発振回路の発振開始からの経過時
間に基づいて第1クロック信号あるいは第2クロック信
号のいずれかを選択してクロック信号として出力する切
替回路と、を備えた情報処理装置を制御する制御プログ
ラムであって、第1発振安定時間を経過し、かつ第2発
振安定時間を経過するまでは、第1クロック信号を選択
させ、第2発振安定時間を経過した後は第2クロック信
号を選択させることを特徴としている。上記構成によれ
ば、第1発振安定時間を経過し、かつ第2発振安定時間
を経過するまでは、第1クロック信号を選択させ、第2
発振安定時間を経過した後は第2クロック信号を選択さ
せる。

【0026】また、第2発振回路は、電圧制御信号の電
圧に対応する周波数を有する発振信号を出力する電圧制
御発振器を有するPLL発振回路であり、電圧制御信号
の電圧に所定のオフセット電圧を足し合わせるようにし
てもよい。

【0027】さらに、所定のオフセット電圧は、オフセ
ット電圧を足し合わせない状態で当該PLL回路を発振
信号が予め定めた所定の周波数となるようにロックアッ
プさせた状態において得られる電圧制御信号の電圧に設
定されるようにしてもよい。

【0028】さらにまた、予め定めた所定のタイミング
で電圧制御信号の電圧を検出させ、検出した電圧制御信
号の電圧に基づいてオフセット電圧を補正し、新たなオ
フセット電圧とさせるようにしてもよい。

【0029】

【発明の実施の形態】次に図面を参照して本発明の好適
な実施形態について説明する。 [1] 第1実施形態 [1.1] 第1実施形態の構成 [1.1.1] 機械的構成 図1に第1実施形態にかかる腕時計型情報処理装置とス
テーションの構成を示す平面図を示す。図1において、
腕時計型情報処理装置200は、電源として二次電池を
内蔵しており、この二次電池からの電源供給を受け、時
計としての機能と情報処理装置としての機能を営むこと
ができる。更に詳述すると、この腕時計型情報処理装置
200は、通常の使用状態ではユーザの腕に装着され
て、表示部204において日付時刻等を表示する一方、
図示しないセンサ等によって、脈拍数や心拍数などの生
体情報を一定時間毎に検出・記憶する情報処理機能を有
している。ステーション100は、この腕時計型情報処
理装置200の二次電池への充電や腕時計型情報処理装
置200とのデータ転送など行うに用いられる装置であ
る。このステーション100は、腕時計型情報処理装置
200の本体201およびバンド202よりも若干大き
めな形状の凹部101を有している。腕時計型情報処理
装置200は、その本体201およびバンド202が凹
部101に収容された状態でステーション100に固定
される。また、ステーション100には、充電の開始を
指示するための充電開始ボタン103Aや、データ転送
の開始を指示するための転送開始ボタン103Bなどの
各種入力部とともに、各種の表示を行うための表示部1
04が設けられている。

【0030】図2に、図1におけるA−A線の断面図を
示す。図2に示すように、腕時計型情報処理装置200
の本体201の下面は裏蓋212によって塞がれてい
る。腕時計型情報処理装置200は、この裏蓋212を
凹部101の底部に対向させた状態でステーション10
0に固定される。本体201における裏蓋212の内側
の空間には、回路基板221やこの回路基板221上の
回路に電源電圧を供給する二次電池220が収納されて
いる。裏蓋212には開口部があり、この開口部はカバ
ーガラス211によって塞がれている。このカバーガラ
ス211の内側の表面にはデータ転送や充電のための時
計側コイル210が配置されている。一方、ステーショ
ン100の凹部101の底部には、充電開始ボタン10
3A、転送開始ボタン103B、表示部104、一次電
源(図示省略)などと接続された回路基板121を収納
した空室がある。この空室の天井に開口部があり、この
開口部はカバーガラス111によって塞がれている。こ
のカバーガラス111の内側には、ステーション側コイ
ル110が固定されている。このステーション側コイル
110は、ステーション100側のカバーガラス111
と腕時計型情報処理装置200のカバーガラス211と
を介して、腕時計型情報処理装置200の本体201内
部のコイル221と対向している。

【0031】このように、腕時計型情報処理装置200
がステーション100に収容された状態において、ステ
ーション側コイル110と時計側コイル210とは、カ
バーガラス111、211により物理的には非接触であ
る。しかしながら、コイル巻回面が略平行なので電磁的
には結合した状態となる。また、ステーション側コイル
110および時計側コイル210とは、それぞれ時計機
構部分の着磁を避ける理由や、時計側の重量増加を避け
る理由、磁性金属の露出を避ける理由などにより、磁心
を有さない空心型となっている。しかし、このようなこ
とが問題とならない電子機器に適用する場合には、磁心
を有するコイルを採用しても良い。もっとも、コイルに
与える信号周波数が十分に高いのであれば、空心型で十
分である。

【0032】図3に腕時計型情報処理装置の正面図を示
す。腕時計型情報処理装置200の本体201の上部
(紙面手前側)には、円環状に形成された回転ベゼル2
02が本体201に対して摺動可能に配置されている。
また、回転ベゼル202の上面には、等間隔に「ア、
イ、ウ、……、9、:、〜」の文字等が印刷等により形
成されている。

【0033】回転ベゼル202の内周側には、カバーガ
ラス203が配設されており、このカバーガラス203
の下面側(紙面奥側)に、腕時計型情報処理装置200
に入力された情報等が表示される表示部204が配設さ
れている。表示部204の図面上側には回転ベゼル20
2上に形成された文字等の1つを指示する指示マーク2
09が印刷等により形成されている。また、本体201
の周囲には、確定スイッチ205、削除スイッチ20
6、濁点スイッチ207および原点スイッチ208がそ
れぞれ配設されている。なお、これらのスイッチは、カ
バーガラス203上に設けるようにしてもよい。

【0034】図4に腕時計型情報処理装置200から回
転ベゼル202を取り外した状態を示す。また、図5
に、図3のIV−IV線に沿って視た図を示す。 図4およ
び図5に示すように、本体201の上部には、円周上に
溝34が形成されている。一方、図5に示すように回転
ベゼル202の下面には、下側に突出する突条46が形
成されている。そして、この突条46が溝34に摺動可
能に嵌合されている。また、回転ベゼル202の図5で
右側の側面と本体201との間にはOリング47が配置
されている。このOリング47により腕時計型情報処理
装置200内部への水や光などの侵入を防止している。
図4に示すように、本体201には孔31a,31bが
形成されており、この孔31a,31b内に第1センサ
ユニット32と、第2センサユニット33とがそれぞれ
配置されている。この場合において、第1センサユニッ
ト32と回転ベゼル202の回転中心Oとを結ぶ線と、
第2センサユニット33と回転中心Oとを結ぶ線とが角
度θ1をなすように第1センサユニット32および第2
センサユニット33がそれぞれ配置されている。なお、
角度θ1については後述する。また、第1センサユニッ
ト32は、上述した指示マーク209が指示する文字等
(図4の場合「ア」)の下方(図4の紙面奥側)に配置
されている。

【0035】図5に示すように、回転ベゼル202の下
面には、回転ベゼル202の上面に形成された文字等に
対応する位置に光学パターン41が形成されている。こ
の光学パターン41が形成された面の下方にはセンサー
カバーガラス42が本体201に取り付けられている。
このとき、本体201とセンサカバーガラス42の間に
はパッキン43が配設されており、これによりセンサカ
バーガラス42の下部への水等の侵入を防止することが
できる。センサカバーガラス42の下方には、第1セン
サユニット32が配設されている。第1センサユニット
32は、LED(Light Emitting Diode)44と、フォ
トダイオード45と、LED44とフォトダイオード4
5との間に配置される遮光板44aと、基板48とから
構成されている。LED44が光学パターン41に向け
て第1検出光L1を射出、照射し、その反射光をフォト
ダイオード45が受光し、第1センサユニット32は、
受光した第1検出光L1に基づいて第1検出信号Aを生
成する。

【0036】第2センサユニット33は、第1センサユ
ニット32と同様なLEDとフォトダイオードと遮光板
と基板とから構成されている。そして、LEDが光学パ
ターン41に向けて第2検出光L2を射出、照射し、そ
の反射光をフォトダイオードが受光し、受光した第2検
出光L2に基づいて第2検出信号Bを生成する。第1セ
ンサユニット32の基板48の下側には、接点バネ47
が設けられており、この接点バネ47により第1センサ
ユニット32及び第2センサユニット33と腕時計型情
報処理装置200のCPU等が電気的に接続されてい
る。なお、接点バネ47の代わりにリード線を設けるよ
うにしてもよい。このように第1センサユニット32の
生成した第1検出信号A及び第2センサユニット33が
生成した第2検出信号Bが後述する情報処理部81(図
14参照)によってカウントされ、これにより回転ベゼ
ル202の回転角度及び回転方向を検出している。

【0037】[1.1.2] 光学パターンについて 次に、光学パターン41について説明する。図6は、反
射部材として機能する回転ベゼル202の下面を示す図
である。図6に示すように、回転ベゼル202の下面の
外周部には、円状の軌道に沿って、LED44の照射す
る光を吸収する吸収領域41aとLED44の光を反射
する反射領域41bとが交互に繰り返し並んだ光学パタ
ーン41が形成されている。このとき、吸収領域41a
または反射領域41bの中心から回転ベゼル202の回
転中心Oに至る線分とその領域に隣接する反射領域41
bまたは吸収領域41aの中心から回転中心Oに至る線
分とがなす角度はいずれもθ2である。この場合におい
て、上述した回転ベゼル202の上面に形成された文字
等がn個(nは偶数)の場合には、θ2=360/n
[゜]となる。

【0038】第1センサユニット32は、使用者が回転
ベゼル202を回転させたときに、図7(a)に示す光
学パターン41の吸収領域41aと反射領域41bとを
交互に読み取ることにより、図7(b)に示すような略
正弦波形を有する第1検出信号Aを生成することができ
る。一方、第2センサユニット33も同様に、図7
(c)に示すような略正弦波形を有する第2検出信号B
を生成することとなる。この場合において、第1検出信
号Aと第2検出信号Bの位相は、後に詳述するように、
1/4波長だけずれるように吸収領域41a及び反射領
域41b並びに第1センサユニット32及び第2センサ
ユニット33の配置が設定されている。

【0039】[1.1.3] センサユニットの配置 次に、第1センサユニット32と第2センサユニット3
3との間の角度θ2について説明する。本実施形態で
は、θ1=θ2+θ2/2となるように第1センサユニッ
ト32および第2センサユニット33が配置されてい
る。これにより、回転ベゼル202が使用者により回転
させられた場合には、第1センサユニット32が生成す
る第1検出信号Aと第2センサユニット33が生成する
第2検出信号Bに1/4の位相差が生じることになる。
図7に示すように、回転ベゼル202を時計回りに回転
させた場合には、第2センサユニット33の生成する第
2検出信号Bに第1センサユニット32の生成する第1
検出信号Aより1/4の位相進みが生じる。また、回転
ベゼル202を反時計回りに回転させた場合には、第2
センサユニット33の生成するパルス信号に第1センサ
ユニット32の生成するパルス信号より1/4の位相遅
れが生じることになる。このような位相遅れ・位相進み
を検知することによって後述するように回転ベゼル20
2の回転方向を検出することが可能となっている。

【0040】[1.1.4] 概要構成 次に、腕時計型情報処理装置200の概要構成について
図8を参照して説明する。腕時計型情報処理装置200
の回路基板221(図2)には、マイクロプロセッサユ
ニット(MPU)251と、発振部252と、充電通信
部253と、フラッシュメモリ254と、LCDドライ
バ255と、LCD256と、入出力インターフェース
部257と、電圧発生部258と、電圧検出部259
と、RAM260と、入力情報処理部261とが搭載さ
れ、さらにこれらを相互に接続するバス262が形成さ
れている。また、二次電池220の出力電圧は、電圧発
生部258および電圧検出部259に供給される。マイ
クロプロセッサユニット251は、腕時計型情報処理装
置200全体の制御を行う。この制御に際し、制御信号
CNT1〜CNT4を発振部252に対して出力してい
る。発振部252は、制御信号CNT1〜CNT4に基
づいてクロック信号CLK1及びクロック信号CLK2
を生成し出力する。

【0041】充電通信部253は、時計側コイル210
を介してステーション100からの電力供給を受け、二
次電池220に充電電流を供給する。また、充電通信部
253は、時計側コイル210によりステーション10
0との間でデータの送受信を行う。二次電池220は、
充電通信部253から供給された充電電流を蓄える。こ
の二次電池220の充電電圧は、各部に駆動用電源電圧
として供給される。フラッシュメモリ254は、各種の
キャラクタ表示のための表示パターンデータを記憶した
不揮発性メモリであり、キャラクタジェネレータとして
機能する。。LCDドライバ255は、マイクロプロセ
ッサユニット251の制御下で各種データをLCD25
6に表示する。入出力インターフェース部257は、確
定スイッチ205、削除スイッチ206、濁点スイッチ
207および原点スイッチ208の動作状態を検出する
とともに、各スイッチとマイクロプロセッサユニット2
51との間のインターフェース動作を行う。

【0042】電圧発生部258は、二次電池220から
の電源VCCの供給を受けて水晶発振回路用電源VCC1お
よびシステム用電源VCC2を供給する。電圧検出部25
9は、二次電池220の電源電圧VCCの電圧を検出す
る。RAM260は、各種データを一時的に記憶する。
入力情報処理部261は、ベゼル202の操作によって
入力されたデータを求め、そのデータをMPU251に
知らせるデータ入力処理を行う。次に、発振部252、
電圧発生部258および入力情報処理部261の詳細構
成について説明する。

【0043】図9に発振部の詳細構成ブロック図を示
す。発振部252は、水晶発振回路51と、CR発振回
路52と、PLL発振回路53と、セレクタ54と、を
備えて構成されている。水晶発振回路51は、低速発振
回路であり、制御信号CNT2に基づいて、水晶発振回
路用電源VCC1の供給を受けて計時用の低周波数(32
kHz)のクロック信号CLK1を出力する。CR発振
回路52は、第1の高速発振回路であり、制御信号CN
T3に基づいて、情報処理用の高周波数(例えば、1M
Hz〜8MHz)のクロック信号CLK11を出力する。
PLL発振回路53は、第2の高速発振回路であり、制
御信号CNT4および情報処理用の高周波数(例えば、
4MHz〜16MHz)のクロック信号CLK12を出力
する。

【0044】セレクタ54は、後述の情報処理部81か
らの制御信号CNT1によりCR発振回路52とPLL
発振回路53のいずれかを選択し、選択した回路の出力
信号をクロック信号CLK2として出力する。この場合
において、水晶発振回路51に対応するクロック信号C
LK1は時計表示用(計時用)に用いられるものであ
り、CR発振回路52およびPLL発振回路53に対応
するクロック信号CLK2は、後述の情報処理部81に
おいて情報処理用に用いられるものである。ここで、水
晶発振回路51、CR発振回路52およびPLL発振回
路53の構成について説明する。水晶発振回路51の構
成は、図10に示す通りである。水晶発振回路51は、
第1インバータ回路51Eを有している。この第1イン
バータ回路51Eの入力端子と出力端子との間には、発
振周波数32kHzの水晶振動子51A抵抗51Bとが
並列に介挿されている。また、第1インバータ回路51
Eは、その入力端子がコンデンサ51Cを介して低電位
側電源(GND)に接続されており、出力端子がコンデ
ンサ51Dを介して低電位側電源(GND)に接続され
ている。第2インバータ回路51Fは、第1インバータ
回路51Eの出力信号を増幅し、32kHzのクロック
信号CLK1を出力する。

【0045】CR発振回路52は、図11に示すよう
に、縦続接続された第1インバータ回路52Bと、第2
インバータ回路52Cと、第3インバータ回路52Eと
を有している。ここで、第1インバータ回路52Bの入
力端子および出力端子間にはフィードバック抵抗52A
が介挿されている。また、第1インバータ回路52Bの
入力端子と第2インバータ回路52Cの出力端子との間
には発振用コンデンサ52Dが介挿されている。第3イ
ンバータ回路52Eは、第2インバータ回路52Cの出
力端子から得られる発振信号を増幅し、クロック信号C
LK11を出力する。PLL発振回路53は、図12に示
すように、位相比較器53Aと、チャージポンプ53B
と、LPF(Low Pass Filter)53Cと、電圧制御発
振器(VCO)53Dと、デバイダ53Eとをループ状
に接続してなる回路である。ここで、位相比較器53A
は、クロック信号CLK1の位相とデバイダ53Eの出
力信号の位相とを比較してその位相差に相当する出力信
号を出力する。チャージポンプ53Bは、位相比較器5
3Aの出力信号を基にLPF53Cに電流を流す。LP
F53Cは、チャージポンプ53Bの出力信号の低域周
波成分のみを選択し、電圧制御電圧として出力する。V
CO53Dは、LPF53Cから出力される電圧制御電
圧に応じた周波数で発振し、クロック信号CLK12を出
力する。デバイダ53Eは、このクロック信号CLK12
を1/N分周して位相比較器53Aに出力する。

【0046】このような構成において、外来のクロック
信号CLK1とデバイダ53Eの出力信号との間に位相
差があると、その位相差をなくしてデバイダ53Eの出
力信号をクロック信号CLK1に位相同期させる同期捕
捉が行われる。そして、同期捕捉が完了し、デバイダ5
3Eの出力信号がクロック信号CLK1に位相同期した
状態を維持する同期維持状態になると、位相比較器53
Aは、その旨を示す"H"レベルのロックアップ信号CN
T6を出力する。ここで、CR発振回路とPLL発振回
路の得失について述べる。CR発振器の消費電力はPL
L発振回路の約4倍程度であるが、その発振安定待ち時
間はPLL発振回路のものよりも短く、例えば、5[m
sec]程度である。また、CR発振器は、これを使用
するときの上限周波数が1MHz程度であれば、PLL
発振回路の動作下限電圧より低い電圧(例えば、約1.
5[V])まで動作させることが可能である。以下で
は、便宜上、CR発振回路の発振安定待ち時間を第1発
振安定時間といい、CR発振回路の動作下限電圧を第1
最低動作電圧という。

【0047】一方、PLL発振回路は、低消費電力でか
なり高い周波数まで発振可能であるが、発振安定待ち時
間が長く(例えば、50[msec])、動作下限電圧
が高い(例えば、約2[V])。以下では、便宜上、P
LL発振回路の発振安定待ち時間を第2発振安定時間と
いい、PLL発振回路の動作下限電圧を第2最低動作電
圧という。従って、CR発振回路およびPLL発振回路
は一長一短であるが、本実施形態では、両発振回路の長
所をうまく組み合わせることにより、低消費電力で発振
安定待ち時間が短く動作下限電圧が低い高速発振回路と
して機能させている。電圧発生部258は、図13に示
すように、電源電圧VCCから水晶発振回路用電源電圧V
CC1を生成する第1定電圧回路258Aと、制御信号C
NT5により制御され、電源VCCからシステム用電源V
CC2を生成する第2定電圧回路258Bと、を備えて構
成されている。

【0048】続いて図14を参照して、入力情報処理部
261の詳細構成について説明する。入力情報処理部2
61は、情報処理部81を備えている。情報処理部81
は、第1センサーユニット32からの第1検出信号Aの
パルス数を数えるカウンター813、第2センサーユニ
ット33からの第2検出信号Bのパルス数を数えるカウ
ンター814を備えている。検出信号AとBの波形は波
形整形器811と812により検出パルス信号PA、P
Bに変えられる。これらのパルスがカウンタ813、8
14に入る。入力情報処理部261は、更にカウンタ8
13、814のカウント値および検出パルス信号PA、
PBに基づいて、回転ベゼルの回転方向および回転角度
を測る判定ユニット815を有している。この場合にお
いて、判定ユニット815は、例えば、検出パルス信号
PAの立ち上がりタイミングにおける、検出パルス信号
PBのレベル(“H”または“L”)に応じて回転方向
を検出している。第1センサユニット32が生成する第
1検出信号Aおよび第2センサユニット33が生成する
第2検出信号Bに基づいて情報データを生成し、ユーザ
により確定された情報データのRAM260への格納を
行うものである。

【0049】このとき、情報処理部81は、回転ベゼル
202の回転位置に対応した情報データが記憶されたフ
ラッシュメモリ254上の情報テーブルを参照すること
により情報信号を生成する。このようにして生成された
情報信号に基づいてフラッシュメモリ254に内蔵され
たキャラクタージェネレータを用いて、LCDドライバ
255が表示部204を構成するLCD256に文字等
の情報を表示する。また、情報処理部81においては、
以下のような処理も可能である。例えば、外部のパーソ
ナルコンピュータにおいて作成した文書ファイルなどを
充電通信部253およびステーション100を介してパ
ーソナルコンピュータから受信し、同様にLCD256
に表示する処理が可能である。また、情報処理部81に
簡単なオペレーティングシステム(OS)を搭載した場
合には、簡易なアプリケーションプログラムの作成処理
が行える。この場合において、作成可能なアプリケーシ
ョンプログラムとしては、スケジュール管理プログラ
ム、アドレスデータ管理プログラムなどである。そし
て、外部のパーソナルコンピュータのデータ(スケジュ
ールデータ、アドレスデータ)をインポートしたり、エ
クスポートしたりできるとともに、データの追加、削
除、並び替え(ソート)等のデータ処理が可能である。

【0050】次に原点スイッチ208、確定スイッチ2
05、削除スイッチ206および濁点スイッチ207の
役割について説明する。原点スイッチ208は、腕時計
型情報処理装置200を情報入力状態に切り替えるもの
であり、原点スイッチ208がオンされると、情報処理
部81のパルス数カウンタが0にリセットされ、判定部
815が、第1センサユニット32と第2センサユニッ
ト33を使って、回転ベゼル202の回転角度および回
転方向の計測を開始する。確定スイッチ205、削除ス
イッチ206は、情報処理部81において生成された情
報データをそれぞれ確定あるいは削除するために用いら
れる。濁点スイッチ207は、情報処理部81において
生成された情報が仮名文字の場合には、濁点を付加する
ために用いられる。また、情報が英文字の場合には、濁
点スイッチ207は小文字と大文字とを切り替えるため
に用いられる。なお、情報処理部81が生成する情報は
文字情報に限らず、改行などの文字編集や、この情報処
理装置におけるモード切替(例えば、時間表示モードと
文字入力モードとを切り換える)などの指令データを生
成することも可能である。この場合、フラッシュメモリ
254上の情報テーブルには、文字編集やモード切替な
どの指令情報が回転ベゼル202の回転位置に対応して
記憶されており、検出された回転ベゼル202の回転位
置に基づいて情報処理部81が指令データを生成するこ
ととなる。

【0051】[1.2] 情報処理部および発振回路の
動作 ここで、情報処理部81および各発振回路51〜53の
動作に着目して説明する。図15に計時動作時および情
報処理動作への移行時の処理タイミングチャートを示
す。 [1.2.1] 計時動作時の動作 初期状態において、マイクロプロセッサユニット251
から出力される制御信号CNT2は、"H"レベルであ
り、水晶発振回路51は、動作状態となっており、水晶
発振回路51はクロック信号CLK1を情報処理部81
に出力している。また、制御信号CNT1は、"L"レベ
ルであり、セレクタ54は、CR発振回路52側となっ
ている。

【0052】これにより情報処理部81は、クロック信
号CLK1に基づいて計時動作を行い、表示部104に
時計表示を行うこととなる。そして、情報処理部81が
時計表示を行っている場合には、制御信号CNT3及び
制御信号CNT4は、"L"レベルであり、CR発振回路
52およびPLL発振回路53は停止状態あるいは待機
状態となっている。 [1.2.2] 情報処理動作への移行時 そして、図15に示す時刻t1において、原点スイッチ
208が操作され、原点スイッチ操作信号が"H"レベル
となると、情報処理部81が計時動作から情報処理動作
へ移行させられることとなる。これにより、マイクロプ
ロセッサユニット251は、制御信号CNT3および制
御信号CNT4を"H"レベルとし、CR発振回路52お
よびPLL発振回路53の発振動作を開始させる。この
場合において、CR発振回路52の初期発振安定周波数
は1MHz程度とし、PLL発振回路53の初期発振安
定周波数は4MHz程度としておく。

【0053】これにより、CR発振回路52の状態は発
振安定状態へと徐々に移行し、上述の例の場合、発振開
始から5[msec]後の時刻t2には、発振安定状態
となり、情報処理部81は、このCR発振回路52のク
ロック信号CLK11をクロック信号CLK2として動作
を開始する。一方、時刻t2の時点(第1発振安定時間
経過時:発振開始から5[msec]経過時点)では、
PLL発振回路53は発振非安定状態である。その後、
CR発振回路52の発振周波数は徐々に上がり、4MH
z程度となる。そして、時刻t2から50[msec]
程度経過した時刻t3の時点(第2発振安定時間経過
時)で、PLL発振回路53も発振安定状態となり、そ
の発振周波数はやはり4MHzとなっている。そこで、
マイクロプロセッサユニット251は、制御信号CNT
1を"H"レベルとし、セレクタ54をPLL発振回路5
3側に切り換える。従って、これ以降、情報処理部81
は、セレクタ54から出力されるクロック信号CLK12
を、クロック信号CLK2として動作を行うこととな
る。さらに、時刻t4に至ると、制御信号CNT4を"
L"レベルとして、CR発振回路52の発振動作を停止
させる。その後、マイクロプロセッサユニット251
は、PLL発振回路53の発振周波数を徐々に上げ、所
望の周波数(例えば、12MHz。ただし、本実施形態
の場合上限16MHz。)として情報処理動作を高速ク
ロックに基づいて行うこととなる。

【0054】[1.2.3] 電源電圧低下時の動作 図16に電源電圧低下時の処理タイミングチャートを示
す。情報処理部81は、定常常態において情報処理を行
う場合には、上述したPLL発振回路53の発振周波数
に対応するクロック信号CLK12をクロック信号CLK
2として動作を行っている。しかしながら、電源電圧が
低下してきた場合には、PLL発振回路53を正常に動
作させることができなくなるおそれがある。すなわち、
電源電圧が第2最低動作電圧未満の領域にいたると、P
LL発振回路53を正常に動作させることができなくな
る。そこで、マイクロプロセッサユニット251は、電
圧検出部259の電圧検出結果に基づいて電源電圧低下
時(第1最低動作電圧以上第2最低動作電圧未満の時)
には、まずCR発振回路52に切り換える。そして、さ
らに電源電圧が低下した場合には(第1最低動作電圧未
満の時)、情報処理部81の動作を停止するようにして
いる。なお、電圧検出部259における電圧検出は、例
えば、毎正分ごとに行っているものとする。

【0055】具体的には、図16に示す時刻t1におい
て、電圧検出部259において、二次電池220の電圧
を検出し、所定の切替電圧(例えば、上述の例の場合、
2.2[V]程度)に至っていた場合には、マイクロプ
ロセッサユニット259は、時刻t2において制御信号
CNT4を"H"レベルとして、CR発振回路52の動作
を開始させる。そして、マイクロプロセッサユニット2
59は、PLL発振回路53の発振周波数を徐々に下
げ、4MHz程度とする。そして、時刻t3の時点で、
CR発振回路52の発振周波数もやはり4MHzとなっ
ている。そこで、マイクロプロセッサユニット259
は、制御信号CNT1を"L"レベルとし、セレクタ54
をCR発振回路52側に切り換える。従って、これ以
降、情報処理部81は、クロック信号CLK11であるク
ロック信号CLK2に基づいて動作を行うこととなり、
CR発振回路52の動作下限電圧1.5[V]程度とな
るまで情報処理動作を継続することが可能となる。その
後、時刻t4になると、マイクロプロセッサユニット2
59は、制御信号CNT3を"L"レベルとし、PLL発
振回路53の動作を停止することとなる。そして、電圧
検出部259において、二次電池220の電圧を検出し
する。そして、電源電圧がCR発振回路52の動作下限
電圧1.5[V]近傍となると、マイクロプロセッサユ
ニット259は、その旨をユーザに告知する。そして、
マイクロプロセッサユニット259は、充電あるいは電
池交換を促すこととなる。

【0056】さらに時刻t5において、電圧検出部25
9が二次電池220の電圧を検出した時点で、電源電圧
がさらに低下しており、CR発振回路52の動作下限電
圧1.5[V]未満となると、時刻t6において、マイ
クロプロセッサユニット259は、制御信号しNT4
を"L"レベルとして、CR発振回路52の動作を停止す
る。この結果、腕時計型情報処理装置200の情報処理
部81は、情報処理動作をやめ、水晶発振回路51の動
作下限電圧(約1[V])となるまでは、計時動作を継
続することとなる。

【0057】[1.3] 第1実施形態の効果 以上の説明のように、本第1実施形態によれば、CR発
振回路とPLL発振回路とを使い分けることにより、こ
れら二つの発振回路を低消費電力で発振安定待ち時間が
短く動作下限電圧が低い高速発振回路として機能させ、
従来のツインクロック型の情報処理装置よりも低消費電
力を実現し、より長時間安定して動作させることが可能
となる。また、従来においては、ブラウジングソフトウ
ェアなどの処理の重いアプリケーションソフトウェアに
ついては、高速クロックを用いないとまともに動作させ
ることができなかったが、本実施形態のように、CR発
振回路を用いることにより(二次)電池の電圧が低下
し、PLL発振回路が動作不能となっても、多少表示速
度が低下するが、表示は可能となり、より低電圧域まで
表示を継続することが可能となる。また、時計表示動作
から素早く情報処理部におけるアプリケーションソフト
ウェアを起動することが可能となる。さらに二次電池の
電源電圧がかなり低下した場合でも、情報処理部を駆動
することができ、ひいては二次電池による動作可能なぎ
りぎりの領域までアプリケーションソフトウェアの実行
を図ることができる。

【0058】[2] 第2実施形態 上記第1実施形態においても説明したように、PLL発
振回路は、低消費電力で高周波数まで発振可能である
が、発振安定待ち時間が長い(例えば、50[mse
c])という問題点がある。これを回避すべく、従来の
PLL発振回路においては、以下のような対策が講じら
れていた。 (1) PLL発振回路を構成するロウパスフィルタ
(LPF)を2個設け、PLL発振回路の立ち上げ時に
は、時定数の小さなロウパスフィルタを使用し、定常状
態に至ると時定数の大きいロウパスフィルタを使用す
る。 (2) PLL発振回路を構成するロウパスフィルタ
(LPF)を2個設け、一方のロウパスフィルタで駆動
している状態で、他方のロウパスフィルタを別の周波数
でロックさせるべく準備をしておく。 (3) 位相比較器の出力信号のアナログ/ディジタル
変換を行うチャージポンプを有するPLL発振回路の場
合には、PLL発振回路の立ち上げ時にチャージポンプ
の制御電流量を増やす。上記(1)および(2)の対策
では、ロックアップ時間を零にすることはできず、ま
た、(3)の対策では、装置構成が複雑化し、回路の大
規模化を招くという問題点があった。そこで、本第2実
施形態は、上記第1実施形態におけるPLL発振回路よ
りもロックアップ時間を短縮して、情報処理時により短
時間で高速クロックに基づく処理が行えるようにした実
施形態である。以下の説明においては、PLL回路以外
の部分は、第1実施形態と同様であるので、PLL回路
部分を主として説明を行う。

【0059】[2.1] PLL発振回路の概要構成 PLL発振回路53は、図17に示すように、位相比較
器53Aと、チャージポンプ53Bと、LPF(Low Pa
ss Filter)53Cと、電圧制御発振器(VCO)53
Dと、デバイダ53Eと、D/Aコンバータ53Fと、
A/Dコンバータ53Gと、アダー53Hを備えて構成
されている。位相比較器53Aは、クロック信号CLK
1の位相とデバイダ53Eの出力信号の位相とを比較し
てその位相差に相当する出力信号(ディジタル)を出力
する。チャージポンプ53Bは、位相比較器53Aの出
力信号に基づいてクロック信号CLK1と比較クロック
信号CLK2/Nの位相差(周波数差)に比例した誤差
電圧を出力する。LPF53Cは、チャージポンプ53
Bの出力信号の低域周波数成分のみを通過させて電圧制
御信号SCV1として出力する。電圧制御発振器53D
は、アダー53Hから出力される電圧制御信号SCVに
基づいてクロック信号CLK2の発振周波数を制御して
デバイダ53Eに出力する。

【0060】D/Aコンバータ53Fは、情報処理部8
1からのデジタル信号をオフセット電圧信号SCV2に
変換する。アダー53Hは、電圧制御信号SCV1をオ
フセット電圧信号SCV2に加えて、電圧制御信号SC
Vにする。デバイダ53Eは、電圧制御発振器53Dの
出力したクロック信号CLK2の周波数を1/N分周し
て比較クロック信号CLK2/Nとして位相比較器53
Aに出力する。A/Dコンバータ53Gは、検査時に、
PLL発振回路53がロックした状態のLPF53Cの
出力電圧を、出力電圧を示すデジタルデータに変え、そ
のデータを情報処理部81に出力する。

【0061】[2.2] PLL発振回路の詳細構成 [2.2.1] 位相比較器およびチャージポンプ 図18に位相比較器および位相比較器の後段に接続され
たチャージポンプのの詳細構成を示す。位相比較器53
Aの構成およびチャージポンプ53Bの回路構成につい
ては、周知の構成であるため、その詳細な説明は省略
し、図19のタイミングチャートを参照して動作説明を
おこなう。図19のタイミングチャートにおいて、出力
信号Uは、クロック信号CLK1の位相に対してクロッ
ク信号CLK2を分周した比較クロック信号CLK2/
Nの位相が進んでいる場合あるいはクロック信号CLK
1の周波数に対してクロック信号CLK2の周波数が高
い場合に"L"レベルとなる信号である。比較クロック信
号CLK2/Nは、クロック信号CLK2を分周して得
られる信号である。また、出力信号Dは、クロック信号
CLK1の位相に対して比較クロック信号CLK2/N
の位相が遅れている場合あるいはクロック信号CLK1
の周波数に対してクロック信号CLK2の周波数が低い
場合に"L"レベルとなる信号である。

【0062】従って、クロック信号CLK1とクロック
信号CLK2を分周した比較クロック信号CLK2/N
の立ち上がりタイミングにおいて両クロック信号の位相
が等しい場合には、出力信号Uおよび出力信号Dは共
に"H"レベルとなることとなる。この状態はいわゆるP
LL発振回路53がロックした状態に相当する。この状
態においては、チャージポンプ53Bを構成するPチャ
ネルトランジスタおよびNチャネルMOSトランジスタ
は、共にオフ状態となり、チャージポンプ53Bの出力
はハイインピーダンス状態となる。一方、図19のタイ
ミングチャートにおいて、時刻t1あるいは時刻t2に
示すように、クロック信号CLK1の位相に対してクロ
ック信号CLK2を分周した比較クロック信号CLK2
/Nの位相が進んでいる場合あるいはクロック信号CL
K1の周波数に対してクロック信号CLK2の周波数が
高い場合には、CLK2/Nの立下りとCLK1の立下
りの間だけ"L"レベルとなる。このとき出力信号Dは"
H"レベルのままである。同様に図19において、時刻
t3あるいは時刻t4に示すように、クロック信号CL
K1の位相に対してクロック信号CLK2を分周した比
較クロック信号CLK2/Nの位相が遅れている場合あ
るいはクロック信号CLK1の周波数に対してクロック
信号CLK2の周波数が低い場合には、出力信号Dが位
相差あるいは周波数差に応じた時間だけ"L"レベルとな
る。このとき出力信号Uは"H"レベルのままである。

【0063】これらの出力信号Uおよび出力信号Dが位
相比較器53Aからチャージポンプ53Bに出力される
と、チャージポンプ53Bを構成するPチャネルトラン
ジスタは、出力信号Uが"L"レベルの期間だけオン状態
となる。また、NチャネルMOSトランジスタは、出力
信号Dが"L"レベルの期間だけオン状態となる。従っ
て、チャージポンプ53Bの後段に接続されたLPF5
3Cの出力は、クロック信号CLK1と比較クロック信
号CLK2/Nの位相差(周波数差)に比例した直流的
誤差電圧(図19、LPF出力参照)となる。以上の説
明はCMOS構成の位相比較器について述べたが、バイ
ポーラ構成の位相比較器についても同様に適用が可能で
ある。

【0064】[2.2.2] LPF 図20にLPFの詳細構成並びに対応する自然角周波数
およびダンピングファクタを示す。図20に示すLPF
53Cは、いわゆるラグ・リード・フィルタであり一般
的なLPFである。動作速度的には、アンプを内蔵する
アクティブフィルタに劣るが、CMOS構成のPLLI
Cを構成する場合には、十分な実用性を有しており、ロ
ックインタイムを10[msec]前後にすることが可
能となっている。この場合、自然角周波数ωnおよびダ
ンピングファクタζは、それぞれ、以下の通りである。 wn = O [Kp・Kv/(T1+T2)・N] z = wn/2 ・ (T2+N/Kp・Kv) 各変数は以下の通りである。 KP:位相比較器の利得定数(V/rad) KV:電圧制御発振器の利得定数(rad/sec/
V) N :分周器の分周数

【0065】[2.2.3] 電圧制御発振器 図21にCMOS構成の電圧制御発振器の詳細構成を示
す。図21に示す電圧制御発振器の回路構成について
は、周知の構成であるため、その詳細な説明は省略し、
概要動作の説明をおこなう。電圧制御発振器53Dは、
CMOS構成であるため、入力インピーダンスが高く、
前段のLPF53Cの設計の自由度が高くなる。図21
において、コントロール信号SCが"H"レベルの場合に
はPチャネルトランジスタP3がオフ状態となり、発振
停止状態とすることができる。コントロール信号SCが"
L"レベルの場合は、電圧制御発振器53Dは動作状態
となり、NチャネルトランジスタN1がソースフォロワ
構成となっているため、抵抗R1が十分に大きければ、
NチャネルトランジスタN1のドレイン電流は制御電圧
信号SCVに対してリニアに変化することとなる。この
ためPチャネルMOSトランジスタP1,P2のゲート
電位も同様の変化となり、PチャネルMOSトランジス
タP1,P2のドレイン電流も制御電圧信号SCVに対
してリニアに変化することとなる。一方、ゲートG1,
G2によりフリップフロップ回路が構成され、Pチャネ
ルトランジスタP4、NチャネルトランジスタN2、P
チャネルトランジスタP5およびNチャネルトランジス
タN3はそれぞれスイッチを構成している。

【0066】従って、ゲートG1の出力が"L"レベルの
場合には、ゲートG2の出力は"H"レベルとなり、Pチ
ャネルトランジスタP5およびNチャネルトランジスタ
N2はオン状態、PチャネルトランジスタP4およびN
チャネルトランジスタN3はオフ状態となっている。従
って、インバータINVの入力は低電位側電源電圧VSS
レベルとなり、インバータINV5の入力端子における
電位は、PチャネルトランジスタP2、P5のドレイン
電流でコンデンサC1が充電されるため、徐々に上昇
し、インバータINV5〜INV8の出力信号レベルが
反転すると、フリップフロップ回路を構成するゲートG
1,G2の出力が反転する。そして、今度は、ゲートG
1の出力が"H"レベル、ゲートG2の出力は"L"レベル
となり、PチャネルトランジスタP5およびNチャネル
トランジスタN2はオフ状態、Pチャネルトランジスタ
P4およびNチャネルトランジスタN3はオン状態とな
り、PチャネルトランジスタP2、P4のドレイン電流
でコンデンサC1が充電されるため、インバーターIN
V1の入力端子における電位は、徐々に上昇し、今度は
インバータINV1〜INV4の出力信号レベルを反転
させ、以下、同様の動作を繰り返すこととなる。この場
合において、コンデンサC1の充電電流は、電圧制御信
号SCVの電圧で制御可能であるため、クロック信号C
LK2の周波数を可変することができるのである。

【0067】[2.3] 情報処理部および発振回路の
動作 ここで、情報処理部81およびCR発振回路52および
PLL発振回路53の動作に着目して説明する。 [2.3.1] 計時動作時の動作 情報処理部81が時計表示を行っている場合には、第1
実施形態で説明したように、マイクロプロセッサユニッ
ト259の制御下で、PLL発振回路53は停止状態あ
るいは待機状態となっている。これにより情報処理部8
1は、クロック信号CLK1に基づいて計時動作を行
い、表示部204に時計表示を行うこととなる。 [2.3.2] 情報処理動作への移行時 情報処理部81が計時動作から情報処理動作へ移行する
際には、マイクロプロセッサユニット259は、第1実
施形態の場合と同様に、PLL発振回路53の発振動作
を開始させる。この場合において、マイクロプロセッサ
ユニット259は、予め図示しないレジスタあるいは不
揮発性のメモリであるフラッシュメモリ254に記憶し
た、あらかじめ行った検査の際にPLL発振回路53が
ロックした状態におけるLPF53Cの出力電圧に相当
する出力電圧データをD/Aコンバータ53Eにセット
する。

【0068】これにより、D/Aコンバータ53Fは、
検査時にPLL発振回路53がロックした状態における
LPF53Cの出力電圧に相当するオフセット電圧信号
SCV2を生成する。オフセット電圧信号SCV2は、ア
ダー53Hを介して、電圧制御発振器53Dに与えられ
る。その結果、電圧制御発振器53Dは、発振を始め、
このときの周波数は、PLL発振回路53がロックアッ
プ状態にある時の周波数にほぼ等しい。一方、位相比較
器53Aは、クロック信号CLK1の位相と後述のデバ
イダ53Eの出力信号の位相とを比較してその位相差に
相当する出力信号(ディジタル)をチャージポンプ53
Bに出力する。チャージポンプ53Bは、位相比較器5
3Aの出力信号に基づいてクロック信号CLK1と比較
クロック信号CLK2/Nの位相差(周波数差)に比例
した誤差電圧をLPF53Cに出力する。LPF53C
は、チャージポンプ53Bの出力信号の低域周波数成分
のみを通過させて電圧制御信号SCV1として出力する。
これらにより電圧制御発振器(VCO)53Dの制御入
力端子には、電圧制御信号SCV1にオフセット電圧信号
SCV2を重畳した電圧制御信号SCVが入力され、電圧
制御信号SCVに対応する周波数を有するクロック信号
CLK2を生成して、情報処理部81およびデバイダ5
3Eに出力する。デバイダ53Eは、電圧制御発振器5
3Dの出力したクロック信号CLK2の周波数を分周し
て比較クロック信号CLK2/Nとして位相比較器53
Aに出力することとなり、電圧制御発振器53Dの出力
するクロック信号CLK2の周波数は、所望の周波数に
ロックされることとなる。

【0069】[2.4] 第2実施形態の効果 以上の説明のように、本第2実施形態によれば、PLL
発振回路53の動作開始時に電圧制御発振器(VCO)
53Dの制御入力端子には、電圧制御信号SCV1にオフ
セット電圧信号SCV2を重畳した電圧制御信号SCVが
入力されることとなるので、図22に示すようにロック
アップ時間TRU(=10[msec])を従来のロック
アップ時間TRU(=50[msec]、図23参照)に
比較して短くできる。従って、従来と比較して、迅速に
情報処理動作に移行することができ、制御用ソフトウェ
ア的にもPLL発振回路53が安定するまで処理を待機
状態とする待ち時間ルーチンを設ける必要もなくなり、
ソフトウェア開発の簡易化を図ることができる。さらに
情報処理装置の各種操作におけるレスポンス向上を図る
ことができる。

【0070】[2.5] 第2実施形態の変形例 [2.5.1] 第1変形例 以上の説明においては、A/Dコンバータ53Gは、あ
らかじめ行った検査時においてPLL発振回路53がロ
ックした状態におけるLPF53Cの出力電圧を検出し
ておき、この検出したLPF53Cの出力電圧に対応す
る出力電圧データをアナログ/ディジタル変換してCP
Uに出力する構成を採っていた。しかしながら、予め定
めた所定のタイミング(所定時間毎など)において、P
LL発振回路のロックアップ状態における電圧制御発振
器に入力される制御電圧をA/D変換し、新たな出力電
圧データとしてリアルタイムでオフセット電圧を補正す
るように構成することも可能である。これにより、最も
最新のデータに基づいてオフセット電圧を設定すること
ができ、温度変化などの環境要因を含めた誤差を除去す
ることが可能となり、より早くロックアップ状態に至ら
せることが可能となる。

【0071】[2.5.2] 第2変形例 以上の説明においては、オフセット電圧信号SCV2の生
成にD/Aコンバータを用いていたが、図24に示すよ
うに、外付けのラダー抵抗53Jを利用し、セレクタ5
3Iによりタップ位置を選択させて所望のオフセット電
圧信号SCV2の生成を行うようにすることも可能であ
る。また、予め定めた一つのオフセット電圧が必要であ
るならば、上記構成のうち、セレクタ53Iを設けない
構成とすることも可能である。

【0072】[3] 実施形態の変形例 [3.1] 第1変形例 以上の説明においては、CR発振回路からPLL発振回
路に切り換えるタイミングを所定の発振安定化時間が経
過したタイミングとしていたが、PLL発振回路からロ
ックアップした旨の信号(上記実施形態における"H"レ
ベルの制御信号CNT6)の出力に基づいて、切り換え
るように構成することも可能である。

【0073】[3.2] 第2変形例 以上の説明においては、第1発振回路として、CR発振
回路の場合について説明したが、PLL発振回路の発振
が安定するまでに用いるという前提であれば、水晶発振
回路やセラロック発振回路を用いるように構成すること
も可能である。

【0074】[3.3] 第3変形例 以上の説明においては、腕時計型データ情報処理装置の
場合について説明したが、ツインクロック型の情報処理
装置であれば、PDA、ノート型パーソナルコンピュー
タなどの携帯型情報処理装置、特に二次電源を用いて駆
動する情報処理装置についても適用が可能である。

【0075】[3.4] 第4変形例 以上の説明においては、CR発振回路およびPLL発振
回路の発振開始タイミングを同時としていた。しかしな
がら、発振安定時間の短いCR発振回路を先に発振さ
せ、後からPLL発振回路を発振させても良い。この
時、CR発振回路が安定してからPLL発振回路の発振
が安定するまでは、CR発振回路の出力信号を使い、P
LL発振回路の発振が安定した後は、PLL発振回路の
出力信号を使えば良い。

【0076】[3.5] 第5変形例 以上の説明においては、発振安定に至るまでの発振安定
時間あるいは動作電圧の異なる2種類の発振回路を選択
してクロック信号を得るための制御プログラム(制御用
データも含む。)を腕時計型情報処理装置のあらかじめ
メモリに格納している場合について説明した。しかしな
がら、情報処理装置を上記実施形態の腕時計型情報処理
装置と同様に機能させるプログラムをネットワークに接
続されたコンピュータに記憶させておき、この制御プロ
グラムを電気通信回線を通じて配布しても良い。また制
御プログラムをコンピューターで読み取り可能な記録媒
体(半導体メモリ、光ディスク、光磁気ディスク、磁気
ディスク)に記録して配布しても良い。これらの場合に
おいて、実際の情報処理装置に制御プログラムを格納
(インストール)するためのインターフェースとしては
通常のコネクタによる接続の他、赤外線などの光を利用
した光通信、電磁結合を利用した電磁通信などを用いる
ことができる。そして、情報処理装置のメモリに制御プ
ログラム格納し、マイクロプロセッサにより制御プログ
ラムに基づく動作を行わせればよい。

【0077】[3.6] 第6変形例 以上の説明においては、CR発振回路とPLL発振回路
の2つを発振安定に至るまでの発振安定時間あるいは動
作電圧に基づいて使い分けていた。つまり、早く発振が
安定するCR発振回路を先に使い、PLL回路が安定し
たら、消費電力が少なく高い周波数まで発振できるPL
L発振回路を使っていた。また、電源電圧がPLL回路
が動作できない電圧に至るとより低電圧で動作可能なC
R発振回路を用いていた。しかしながら、発振回路の種
類は2種類に限らない。3種以上の発振回路を使う場合
にも本発明を適用できる。この場合において、どの発振
回路を使うかは、発振回路の動作電圧、発振安定時間、
消費電力などを考慮して決めればよい。

【0078】

【発明の効果】本発明によれば、第1発振回路と第2発
振回路とを使い分けることにより、これら二つの発振回
路を低消費電力で発振安定待ち時間が短く動作下限電圧
が低い高速発振回路として機能させるので、従来のツイ
ンクロック型の情報処理装置よりも低消費電力を実現
し、より長時間安定して動作させることが可能となる。

【図面の簡単な説明】

【図1】 図1に第1実施形態にかかるステーションお
よび腕時計型情報処理装置の構成を示す平面図を示す。

【図2】 図2に、図1におけるA−A線の断面図を示
す。

【図3】 本発明の実施形態に係る腕時計型情報処理装
置の正面図である。

【図4】 図1の腕時計型情報処理装置から回転ベゼル
を取り外した状態を示す図である。

【図5】 図3のIV−IV線に沿って視た図である。

【図6】 回転ベゼルの下面を示す図である。

【図7】 回転ベゼルに形成された光学パターンと、第
1検出信号及び第2検出信号との関係を説明する図であ
る。

【図8】 腕時計型情報処理装置の概要構成ブロック図
である。

【図9】 腕時計型情報処理装置の発振部の詳細構成ブ
ロック図である。

【図10】 発振部内の水晶発振回路の詳細構成図であ
る。

【図11】 発振部内のCR発振回路の詳細構成図であ
る。

【図12】 発振部内のPLL発振回路の詳細構成図で
ある。

【図13】 腕時計型情報処理装置の電圧発生部の詳細
構成ブロック図である。

【図14】 腕時計型情報処理装置の入力情報処理部の
詳細構成ブロック図である。

【図15】 計時動作時および情報処理動作への移行時
の処理タイミングチャートである。

【図16】 発振部内の電源電圧低下時の処理タイミン
グチャートである。

【図17】 実施形態のPLL発振回路の概要構成ブロ
ック図である。

【図18】 位相比較器とチャージPLL発振回路の詳
細構成図である。

【図19】 位相比較器とチャージPLL発振回路の動
作タイミングチャートである。

【図20】 LPFの説明図である。

【図21】 電圧制御発振器(VCO)の詳細構成図で
ある。

【図22】 第2実施形態のPLL回路におけるロック
アップ時間の説明図である。

【図23】 従来のPLL回路におけるロックアップ時
間の説明図である。

【図24】 第2実施形態の変形例の概要構成ブロック
図である。

【符号の説明】

32…第1センサユニット 33…第2センサユニット 41…光学パターン 41a…吸収領域 41b…反射領域、 44…LED 45…フォトダイオード 46…突条 47…Oリング 51…水晶発振回路 51A…水晶振動子 51B…抵抗 51C…コンデンサ 51D…コンデンサ 51E…第1インバータ 51F…第2インバータ 52…CR発振回路 52A…フィードバック抵抗 52B…第1インバータ 52C…第2インバータ 52D…発振用コンデンサ 52E…第3インバータ 53…PLL発振回路 53A…位相比較器 53B…チャージポンプ 53C…LPF(Low Pass Filter) 53D…電圧制御発振器(VCO) 53F…D/Aコンバータ 53E…デバイダ 53G…A/Dコンバータ 53H…アダー 53I…セレクタ 53J…ラダー抵抗 81…情報処理部(信号生成手段) 82…情報テーブル 200…腕時計型情報処理装置 202…回転ベゼル CLK1、CLK2…クロック信号 CLK11…クロック信号 CLK12…クロック信号 CLK2/N…比較クロック信号 CNT1〜CNT4…制御信号 CNT6…制御信号(ロックアップ信号)

Claims (25)

    【特許請求の範囲】
  1. 【請求項1】 第1クロック信号を生成し、電源電圧が
    第1最低動作電圧以上の電圧で動作可能な第1発振回路
    と、 第2クロック信号を生成し、前記電源電圧が前記第1最
    低動作電圧より高い第2最低動作電圧以上の電圧で動作
    可能な第2発振回路と、 前記電源電圧に基づいて前記第1クロック信号あるいは
    前記第2クロック信号のいずれかを選択し、クロック信
    号として出力する切替回路と、 前記クロック信号に同期して情報処理を行う情報処理部
    とを備えたことを特徴とする情報処理装置。
  2. 【請求項2】 請求項1記載の情報処理装置において、 前記電源電圧が前記第1最低動作電圧以上前記第2最低
    動作電圧未満の領域においては、前記切替回路は前記第
    1クロック信号を前記クロック信号として出力し、前記
    電源電圧が前記第2最低動作電圧以上の領域においては
    前記切替回路は前記第2クロック信号を前記クロック信
    号として出力することを特徴とする情報処理装置。
  3. 【請求項3】 請求項1または請求項2記載の情報処理
    装置において、 前記電源電圧を計測する電源電圧計測回路を備えたこと
    を特徴とする情報処理装置。
  4. 【請求項4】 発振により第1クロック信号を生成し、
    発振開始から第1クロック信号の周波数が安定するまで
    に必要な時間が第1発振安定時間である第1発振回路
    と、 発振により第2クロック信号を生成し、発振開始から第
    2クロック信号の周波数が安定するまでに必要な時間が
    前記第1発振安定時間よりも長い第2発振安定時間であ
    る第2発振回路と、 前記第1発振回路の発振開始からの経過時間および前記
    第2発振回路の発振開始からの経過時間に基づいて前記
    第1クロック信号あるいは前記第2クロック信号のいず
    れかを選択してクロック信号として出力する切替回路
    と、 前記クロック信号に同期して情報処理を行う情報処理部
    と、 を備えたことを特徴とする情報処理装置。
  5. 【請求項5】 請求項4記載の情報処理装置において、 前記切替回路は、前記第1発振安定時間を経過し、かつ
    前記第2発振安定時間を経過するまでは、前記第1クロ
    ック信号を選択し、前記第2発振安定時間を経過した後
    は前記第2クロック信号を選択することを特徴とする情
    報処理装置。
  6. 【請求項6】 請求項1ないし請求項5のいずれかに記
    載の情報処理装置において、 前記第1発振回路はCR発振回路、水晶発振回路あるい
    はセラロック発振回路のいずれかであり、前記第2発振
    回路はPLL発振回路であることを特徴とする情報処理
    装置。
  7. 【請求項7】 請求項4記載の情報処理装置において、 前記第1発振回路はCR発振回路、水晶発振回路あるい
    はセラロック発振回路のいずれかであり、前記第2発振
    回路はPLL発振回路であり、 前記切替回路は、前記PLL発振回路が同期捕捉を完了
    する前は、前記第1クロック信号を前記クロック信号と
    して出力し、前記PLL発振回路が同期捕捉を完了し、
    同期維持状態となった後は、前記第2クロック信号を前
    記クロック信号として出力することを特徴とする情報処
    理装置。
  8. 【請求項8】 請求項7記載の情報処理装置において、 前記切替回路は、前記PLL発振回路からロックアップ
    信号が出力されたときに前記同期捕捉の完了を検知する
    ことを特徴とする情報処理装置。
  9. 【請求項9】 請求項6記載の情報処理装置において、 前記PLL発振回路は、電圧制御電圧に対応する周波数
    を有する発振信号を出力する電圧制御発振器と、 基準クロック信号と比較発振信号の位相とを比較し比較
    信号を出力する位相比較器と、 前記比較信号の低域成分を通過させるロウパスフィルタ
    と、 前記発振信号を分周し、前記比較発振信号を出力する分
    周器と、 所定のオフセット電圧を生成するオフセット電圧生成部
    と、 前期ローパスフィルターの出力信号とオフセット電圧を
    足し合わせて、電圧制御信号を生成するアダー、を備え
    たことを特徴とする情報処理装置。
  10. 【請求項10】 請求項9記載の情報処理装置におい
    て、 前記オフセット電圧生成部は、予めオフセット電圧デー
    タを記憶するオフセット電圧データ記憶部と、 前記オフセット電圧データを前記オフセット電圧に変換
    するD/Aコンバータと、 を備えたことを特徴とする情報処理装置。
  11. 【請求項11】 請求項10記載の情報処理装置におい
    て、 前記PLL発振回路は、当該PLL発振回路の所定のロ
    ックアップ状態における前記電圧制御信号に基づいて、
    前記オフセット電圧データを生成するオフセット電圧デ
    ータ生成部を備えたことを特徴とする情報処理装置。
  12. 【請求項12】 請求項9記載の情報処理装置におい
    て、 前記オフセット電圧生成部は、所定の電源電圧を分圧し
    て複数の分圧を生成する分圧部と、 前記複数の分圧のいずれかを選択して前記オフセット制
    御信号とする電圧選択部と、 を備えたことを特徴とする情報処理装置。
  13. 【請求項13】 請求項9記載の情報処理装置におい
    て、 前記オフセット電圧生成部は、所定の電源電圧を分圧し
    て前記オフセット電圧を生成する分圧部を備えたことを
    特徴とする情報処理装置。
  14. 【請求項14】 請求項11記載の情報処理装置におい
    て、 前記所定のロックアップ状態は、前記オフセット電圧生
    成部による前記オフセット電圧を出力しない状態で前記
    PLL回路を前記発振信号が予め定めた所定の周波数と
    なるようにロックアップさせた状態であることを特徴と
    する情報処理装置。
  15. 【請求項15】 請求項11記載の情報処理装置におい
    て、 前記PLL発振回路は、予め定めた所定のタイミングで
    前記電圧制御信号の電圧を検出する制御電圧検出部と、 前記制御電圧検出手段の検出結果に基づいて前記オフセ
    ット電圧データを補正し、新たなオフセット電圧データ
    とするオフセットデータ補正部と、を備えたことを特徴
    とする情報処理装置。
  16. 【請求項16】 クロック信号に基づいて各種情報処理
    を行う情報処理部と、 第1クロック信号を生成し、電源電圧が第1最低動作電
    圧以上の電圧で駆動可能な第1発振回路と、第2クロッ
    ク信号を生成し、前記電源電圧が前記第1最低動作電圧
    より高い第2最低動作電圧以上の電圧で駆動可能な第2
    発振回路と、前記電源電圧に基づいて前記第1クロック
    信号あるいは前記第2クロック信号のいずれかを前記ク
    ロック信号として出力する切替回路と、を有する情報処
    理装置の制御方法であって、 前記電源電圧を検出する電源電圧検出過程と、 前記電源電圧が前記第1最低動作電圧以上前記第2最低
    動作電圧未満の領域においては、前記切替回路が前記第
    1クロック信号を前記クロック信号として出力する第1
    クロック出力過程と、 前記電源電圧が前記第2最低動作電圧以上の領域におい
    ては、前記切替回路が前記第2クロック信号を前記クロ
    ック信号として出力する第2クロック出力過程と、 を備えたことを特徴とする情報処理装置の制御方法。
  17. 【請求項17】 発振により第1クロック信号を生成
    し、発振開始から第1クロック信号の周波数が安定する
    までに必要な時間が第1発振安定時間である第1発振回
    路と、発振により第2クロック信号を生成し、発振開始
    から第2クロック信号の周波数が安定するまでに必要な
    時間が前記第1発振安定時間よりも長い第2発振安定時
    間である第2発振回路と、前記第1発振回路の発振開始
    からの経過時間および前記第2発振回路の発振開始から
    の経過時間に基づいて前記第1クロック信号あるいは前
    記第2クロック信号のいずれかを選択してクロック信号
    として出力する切替回路と、前記クロック信号に同期し
    て情報処理を行う情報処理部と、を備えた情報処理装置
    の制御方法において、前記第1発振安定時間を経過し、
    かつ前記第2発振安定時間を経過するまでは、前記第1
    クロック信号を選択し、前記第2発振安定時間を経過し
    た後は前記第2クロック信号を選択することを特徴とす
    る情報処理装置の制御方法。
  18. 【請求項18】 請求項16または請求項17記載の情
    報処理装置の制御方法において、 前記第2発振回路は、電圧制御信号に対応する周波数を
    有する発振信号を出力する電圧制御発振器を有するPL
    L発振回路であり、 前記電圧制御発振器に所定のオフセット電圧を、電圧制
    御信号として足し合わせるオフセット電圧重畳過程を備
    えたことを特徴とする情報処理装置の制御方法。
  19. 【請求項19】 請求項16または請求項17記載の情
    報処理装置の制御方法において、 前記所定のオフセット電圧は、前記発振信号が所定の周
    波数となるように、当該PLL回路をロックアップさせ
    た時の、前記電圧制御信号の電圧である事を特徴とする
    情報処理装置の制御方法。
  20. 【請求項20】 請求項16または請求項17記載の情
    報処理装置の制御方法において、 予め定めた所定のタイミングで前記電圧制御信号の電圧
    を検出する制御電圧検出過程と、 検出した前記電圧制御信号の電圧に基づいて前記オフセ
    ット電圧を補正し、新たなオフセット電圧とするオフセ
    ット電圧補正過程と、 を備えたことを特徴とする情報処理装置の制御方法。
  21. 【請求項21】 クロック信号に同期して各種情報処理
    を行う情報処理部と、 第1クロック信号を生成し、電源電圧が第1最低動作電
    圧以上の電圧で駆動可能な第1発振回路と、第2クロッ
    ク信号を生成し、前記電源電圧が前記第1最低動作電圧
    より高い第2最低動作電圧以上の電圧で駆動可能な第2
    発振回路と、前記電源電圧に基づいて前記第1クロック
    信号あるいは前記第2クロック信号のいずれかを前記ク
    ロック信号として出力する切替回路と、を有する情報処
    理装置を制御する制御プログラムであって、 前記電源電圧を検出させ、 前記電源電圧が前記第1最低動作電圧以上前記第2電圧
    未満の領域においては、前記切替回路に前記第1クロッ
    ク信号を前記クロック信号として出力させ、 前記電源電圧が前記第2電圧以上の領域においては、前
    記切替回路に前記第2クロック信号を前記クロック信号
    として出力させる、 ことを特徴とする情報処理装置の制御プログラム。
  22. 【請求項22】 クロック信号に同期して各種情報処理
    を行う情報処理部と、発振により第1クロック信号を生
    成し、発振開始から第1クロック信号の周波数が安定す
    るまでに必要な時間が第1発振安定時間である第1発振
    回路と、発振により第2クロック信号を生成し、発振開
    始から第2クロック信号の周波数が安定するまでに必要
    な時間が前記第1発振安定時間よりも長い第2発振安定
    時間である第2発振回路と、前記第1発振回路の発振開
    始からの経過時間および前記第2発振回路の発振開始か
    らの経過時間に基づいて前記第1クロック信号あるいは
    前記第2クロック信号のいずれかを選択してクロック信
    号として出力する切替回路と、を備えた情報処理装置を
    制御する制御プログラムであって、 前記第1発振安定時間を経過し、かつ前記第2発振安定
    時間を経過するまでは、前記第1クロック信号を選択さ
    せ、 前記第2発振安定時間を経過した後は前記第2クロック
    信号を選択させることを特徴とする情報処理装置の制御
    プログラム。
  23. 【請求項23】 請求項21または請求項22記載の情
    報処理装置の制御プログラムにおいて、 前記第2発振回路は、電圧制御信号の電圧に対応する周
    波数を有する発振信号を出力する電圧制御発振器を有す
    るPLL発振回路であり、 前記電圧制御信号の電圧に所定のオフセット電圧を足し
    合わせることを特徴とする情報処理装置の制御プログラ
    ム。
  24. 【請求項24】 請求項23記載の情報処理装置の制御
    プログラムにおいて、前記所定のオフセット電圧は、オ
    フセット電圧を足し合わせない状態で当該PLL回路を
    前記発振信号が予め定めた所定の周波数となるようにロ
    ックアップさせた状態において得られる前記電圧制御信
    号の電圧に設定されることを特徴とする情報処理装置の
    制御プログラム。
  25. 【請求項25】 請求項23記載の情報処理装置の制御
    プログラムにおいて、 予め定めた所定のタイミングで前記電圧制御信号の電圧
    を検出させ、 検出した前記電圧制御信号の電圧に基づいて前記オフセ
    ット電圧を補正し、新たなオフセット電圧とさせる、 ことを特徴とする情報処理装置の制御プログラム。
JP2001091111A 2000-03-31 2001-03-27 情報処理装置、情報処理装置の制御方法および情報処理装置の制御プログラム Pending JP2001344039A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2000100122 2000-03-31
JP2000-100123 2000-03-31
JP2000-100122 2000-03-31
JP2000100123 2000-03-31
JP2001091111A JP2001344039A (ja) 2000-03-31 2001-03-27 情報処理装置、情報処理装置の制御方法および情報処理装置の制御プログラム

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001091111A JP2001344039A (ja) 2000-03-31 2001-03-27 情報処理装置、情報処理装置の制御方法および情報処理装置の制御プログラム
US09/823,137 US20030070106A1 (en) 2000-03-31 2001-03-29 Information processing apparatus
US10/936,986 US7065668B2 (en) 2000-03-31 2004-09-09 Apparatus for selecting and outputting either a first clock signal or a second clock signal

Publications (2)

Publication Number Publication Date
JP2001344039A true JP2001344039A (ja) 2001-12-14
JP2001344039A5 JP2001344039A5 (ja) 2008-05-15

Family

ID=27342952

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001091111A Pending JP2001344039A (ja) 2000-03-31 2001-03-27 情報処理装置、情報処理装置の制御方法および情報処理装置の制御プログラム

Country Status (2)

Country Link
US (2) US20030070106A1 (ja)
JP (1) JP2001344039A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009524993A (ja) * 2006-01-27 2009-07-02 キョウセラ ワイヤレス コープ. モバイル通信デバイスのメニューをナビゲートするためのシステムおよび方法
JP2012208804A (ja) * 2011-03-30 2012-10-25 Lapis Semiconductor Co Ltd クロック信号生成回路
JP2013114589A (ja) * 2011-11-30 2013-06-10 Seiko Epson Corp マイクロコントローラー
KR101520806B1 (ko) * 2014-10-24 2015-05-15 (주)아바엔터테인먼트 베젤을 이용한 손목시계형 휴대용 단말기
US9281822B2 (en) 2013-09-18 2016-03-08 Nihon Dempa Kogyo Co., Ltd. Oscillator

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7333092B2 (en) 2002-02-25 2008-02-19 Apple Computer, Inc. Touch pad for handheld device
US6693477B2 (en) * 2001-10-22 2004-02-17 Research In Motion Limited Clock circuit for a microprocessor
EP1447736A1 (fr) * 2003-02-06 2004-08-18 STMicroelectronics Microprocesseur comprenant des modes de fonctionnement à faible consommation électrique
US7315489B2 (en) 2004-06-14 2008-01-01 Powerprecise Solutions, Inc. Method and apparatus for time measurement
FR2874766A1 (fr) * 2004-09-02 2006-03-03 St Microelectronics Sa Procede de configuration du systeme d'horloge d'un microcontroleur
JP2007058499A (ja) * 2005-08-24 2007-03-08 Matsushita Electric Ind Co Ltd 情報処理装置およびデータ書き込み方法
US20070152983A1 (en) 2005-12-30 2007-07-05 Apple Computer, Inc. Touch pad with symbols based on mode
US7860536B2 (en) 2006-01-05 2010-12-28 Apple Inc. Telephone interface for a portable communication device
US8918736B2 (en) * 2006-01-05 2014-12-23 Apple Inc. Replay recommendations in a text entry interface
US8022935B2 (en) 2006-07-06 2011-09-20 Apple Inc. Capacitance sensing electrode with integrated I/O mechanism
US7808327B2 (en) * 2006-08-07 2010-10-05 Texas Instruments Incorporated Method and apparatus to provide digitally controlled crystal oscillators
US8274479B2 (en) 2006-10-11 2012-09-25 Apple Inc. Gimballed scroll wheel
US7667148B2 (en) * 2006-10-13 2010-02-23 Apple Inc. Method, device, and graphical user interface for dialing with a click wheel
EP1962156A1 (fr) * 2007-02-22 2008-08-27 EM Microelectronic-Marin SA Procédure d'accès d'une mémoire non volatile pour montre
JP2008299731A (ja) * 2007-06-01 2008-12-11 Panasonic Corp 半導体集積回路、情報処理システム
US20130067258A1 (en) * 2010-05-20 2013-03-14 Toshiaki Furuya Data processor and electronic control unit
US8664996B2 (en) * 2012-01-03 2014-03-04 Mediatek Inc. Clock generator and method of generating clock signal
US8975972B2 (en) * 2012-07-05 2015-03-10 Infineon Technologies Ag Oscillator system
US10551928B2 (en) 2012-11-20 2020-02-04 Samsung Electronics Company, Ltd. GUI transitions on wearable electronic device
US10185416B2 (en) 2012-11-20 2019-01-22 Samsung Electronics Co., Ltd. User gesture input to wearable electronic device involving movement of device
US10423214B2 (en) 2012-11-20 2019-09-24 Samsung Electronics Company, Ltd Delegating processing from wearable electronic device
US8994827B2 (en) * 2012-11-20 2015-03-31 Samsung Electronics Co., Ltd Wearable electronic device
US10691332B2 (en) 2014-02-28 2020-06-23 Samsung Electronics Company, Ltd. Text input on an interactive display
KR20160083690A (ko) * 2015-01-02 2016-07-12 삼성전자주식회사 회전체를 포함하는 전자 장치 및 그 제어 방법
KR20170009148A (ko) * 2015-07-15 2017-01-25 삼성전자주식회사 회전체의 회전 인식 방법 및 그 방법을 처리하는 전자 장치
TWM516175U (zh) * 2015-07-23 2016-01-21 廣達電腦股份有限公司 智慧型手錶

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3940745C1 (ja) * 1989-12-09 1991-04-11 Robert Bosch Gmbh, 7000 Stuttgart, De
JPH0446707U (ja) * 1990-08-22 1992-04-21
JPH05259848A (ja) * 1992-03-11 1993-10-08 Nec Corp クロック発生装置
JPH06112818A (ja) 1992-09-30 1994-04-22 Icom Inc Pllプリセット方法およびプリセット型pll回路
JPH08123583A (ja) * 1994-10-27 1996-05-17 Oki Electric Ind Co Ltd 内部状態確定装置
JPH08166834A (ja) * 1994-12-14 1996-06-25 Mitsubishi Electric Corp クロック発生回路及びマイクロコンピュータ
US5774701A (en) * 1995-07-10 1998-06-30 Hitachi, Ltd. Microprocessor operating at high and low clok frequencies
JP2859179B2 (ja) * 1995-09-26 1999-02-17 宮城日本電気株式会社 装置内システムクロック供給方式
US5623234A (en) * 1996-03-04 1997-04-22 Motorola Clock system
JPH09305252A (ja) * 1996-05-17 1997-11-28 Mitsubishi Denki Semiconductor Software Kk 半導体装置
JPH10143272A (ja) * 1996-11-06 1998-05-29 Toshiba Corp 発振回路
JP3460491B2 (ja) 1997-01-22 2003-10-27 セイコーエプソン株式会社 発振回路、半導体装置及びこれらを具備した携帯用電子機器および時計
JP3539110B2 (ja) 1997-01-27 2004-07-07 セイコーエプソン株式会社 発振回路、半導体装置、及びこれらを具備した携帯用電子機器および時計
JPH11112333A (ja) * 1997-10-02 1999-04-23 Oki Electric Ind Co Ltd Pllシンセサイザ

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009524993A (ja) * 2006-01-27 2009-07-02 キョウセラ ワイヤレス コープ. モバイル通信デバイスのメニューをナビゲートするためのシステムおよび方法
JP2012208804A (ja) * 2011-03-30 2012-10-25 Lapis Semiconductor Co Ltd クロック信号生成回路
US8558600B2 (en) 2011-03-30 2013-10-15 Lapis Semiconductor Co., Ltd. Clock signal generation circuit
JP2013114589A (ja) * 2011-11-30 2013-06-10 Seiko Epson Corp マイクロコントローラー
US9281822B2 (en) 2013-09-18 2016-03-08 Nihon Dempa Kogyo Co., Ltd. Oscillator
KR101520806B1 (ko) * 2014-10-24 2015-05-15 (주)아바엔터테인먼트 베젤을 이용한 손목시계형 휴대용 단말기

Also Published As

Publication number Publication date
US7065668B2 (en) 2006-06-20
US20030070106A1 (en) 2003-04-10
US20050030112A1 (en) 2005-02-10

Similar Documents

Publication Publication Date Title
CN203859739U (zh) 用于减少保持模式中的低频漂移的级联pll
US9509324B2 (en) Integrated circuit frequency generator
US6889331B2 (en) Dynamic voltage control method and apparatus
US7423462B2 (en) Clock capture in clock synchronization circuitry
DE10253879B4 (de) Phasendetektor und Verfahren zur Taktsignal-Phasendifferenzkompensation
DE60216811T2 (de) Störungsfreie taktauswahlschaltung
KR100388950B1 (ko) 클록 신호를 디스큐잉하기 위한 방법 및 장치
US6683506B2 (en) CMOS phase locked loop with voltage controlled oscillator having realignment to reference and method for the same
US5550489A (en) Secondary clock source for low power, fast response clocking
US6510400B1 (en) Temperature control circuit for central processing unit
JP4176705B2 (ja) Pll回路
DE10012079B4 (de) Taktsteuerschaltung und -Verfahren
JP4812066B2 (ja) 半導体集積回路
JP4825291B2 (ja) デジタル処理コンポーネント内で使用する適応電圧スケーリングクロック発生器およびその操作方法
KR100545501B1 (ko) 반도체 집적 회로
DE102011018908A1 (de) Synchronisation eines erzeugten Takts
US7434083B1 (en) Method and apparatus for the generation and control of clock signals
JP4751573B2 (ja) アナログ電子時計
KR100396095B1 (ko) 위상동기루프의 동기방법 및 위상동기루프
KR940001724B1 (ko) 위상동기회로
JP2007221750A (ja) パワーダウンモードの間、周期的にロッキング動作を実行する機能を有するdll及びそのロッキング動作方法
JP3587162B2 (ja) データ転送制御装置及び電子機器
US5446867A (en) Microprocessor PLL clock circuit with selectable delayed feedback
US9083338B2 (en) Digital noise protection circuit and method
US7095288B2 (en) Logic system with adaptive supply voltage control

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080327

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100727

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100916

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110405