JPH05259848A - クロック発生装置 - Google Patents

クロック発生装置

Info

Publication number
JPH05259848A
JPH05259848A JP4052360A JP5236092A JPH05259848A JP H05259848 A JPH05259848 A JP H05259848A JP 4052360 A JP4052360 A JP 4052360A JP 5236092 A JP5236092 A JP 5236092A JP H05259848 A JPH05259848 A JP H05259848A
Authority
JP
Japan
Prior art keywords
clock
frequency
circuit
switching
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4052360A
Other languages
English (en)
Inventor
Yutaka Tomii
豊 冨依
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP4052360A priority Critical patent/JPH05259848A/ja
Priority to US08/027,990 priority patent/US5475324A/en
Priority to AU35128/93A priority patent/AU656058B2/en
Priority to CA002091381A priority patent/CA2091381A1/en
Priority to EP93103834A priority patent/EP0560320B1/en
Priority to DE69322984T priority patent/DE69322984T2/de
Priority to KR1019930003545A priority patent/KR960016506B1/ko
Publication of JPH05259848A publication Critical patent/JPH05259848A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency

Abstract

(57)【要約】 【目的】 ２つの異なる周波数のクロックを切り替えて
使用する論理回路システムにおいて、クロックの切り替
え時に、切替先のクロックが充分安定して発振していな
いことに起因するシステムの誤動作、暴走、動作停止等
の事故を確実に回避する。 【構成】 周波数カウント回路９は、２種類のクロック
発生回路３、４のうち現在システムクロックとして動作
している第１のクロックを基準にして切り替え先の第２
のクロックの周波数をカウントする。クロック制御回路
１０は、この第２のクロックの周波数が予め設定された
正常範囲にあるか否かにより、第２のクロックが安定し
て発振しているかどうかを判断する。安定と判断された
場合のみ、クロック切替回路７が動作してシステムクロ
ックを切り替える。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、周波数の異なる２つの
クロックによる動作状態を有する論理回路に用いられる
クロック発生装置に関する。
【０００２】
【従来の技術】従来より論理回路システムにおいては、
回路の低消費電流化等の目的により、周波数の高いクロ
ック（以下、第１のクロックという）と、周波数の低い
クロック（以下、第２のクロックという）とを用いてい
る。すなわち、高速動作を必要とするときは周波数の高
い第１のクロックによって動作させ、高速動作を特に必
要としないときは周波数の低い第２のクロックによって
消費電流の少ない低速動作を行わせるようにクロックを
切り替えている。
【０００３】ところで、この論理回路システムでは、第
１のクロックによる動作から第２のクロックへの切り替
えを行う時に、切替先の第２のクロックが充分安定して
発振していることが、安定した動作のために必要であ
る。このため、現在動作している第１のクロックを司る
タイマによって、切替先の第２のクロックの発振が安定
するまでに要するある一定の時間を計時した後、切替先
の第２のクロックへ切り替える方式が従来より多く用い
られている。
【０００４】図３は、このような従来のクロック切替時
のタイミングチャートを表すものである。ここで、
（ａ）は第１のクロック（ＣＬＫ１）の発振状態、
（ｂ）は第２のクロック（ＣＬＫ２）の発振状態、
（ｃ）はクロック選択信号を表すものである。このクロ
ック選択信号がハイレベル「Ｈ」からローレベル「Ｌ」
に切り替わったときに、第１のクロックから第２のクロ
ックへ切り替わるようになっている。
【０００５】すなわち、論理回路システムは、時刻Ｔ0
において図示しないクロック発生回路が発生する第１の
クロックによって動作しており、第２のクロックを発生
するクロック発生回路は停止している。図示しないクロ
ック制御回路の制御により時刻Ｔ1 からクロック切替動
作が始まり第２のクロックの発振が開始される。第２の
クロックが立ち上がって、その発振が充分に安定する時
刻がＴ2 である。クロック制御回路には第２のクロック
の発振状態が安定するために要する時間（Ｔ2−Ｔ1 ）
を見越した時間（Ｔ3 −Ｔ1 ）が予め設定されている。
クロック制御回路は時刻Ｔ1 から計時タイマを起動して
計時させ、時刻Ｔ3 においてシステムクロックを第２の
クロックに切り替える。この後、クロック制御回路はク
ロック切り替えに必要な時間をおいて時刻Ｔ4 で第１の
クロックの停止動作を開始し、時刻Ｔ5 には第１のクロ
ックを完全に停止させる。これ以降、次のクロック切り
替えを行うまで第２のクロックにより論理回路が動作す
る。
【０００６】この一連の動作において、第２のクロック
の発振開始からシステムクロックが第２のクロックに切
り替わるまでの時間（Ｔ3 −Ｔ1 ）は、発振子の発振立
ち上がり特性や温度の影響等によるさまざまな要因を考
慮して設計時に設定される。
【０００７】
【発明が解決しようとする課題】上述のように従来装置
においては、一定時間の計時を行うことによりクロック
の切り替えを行っており、ここで必要な一定時間は、種
々の条件を考慮した上で最長と思われる時間以上に予め
設定している。
【０００８】しかし、従来より多く用いられる水晶発振
子などを用いた発振回路では、その発振安定時間（Ｔ2
−Ｔ1 ）は、発振子の個体差、経時変化あるいはその時
々の温度条件等の環境条件などの種々の条件により、短
いもので数ミリ秒から長いもので数秒かかるものまで、
非常に変化要素が多い。このため、切り替え時に計時す
る一定時間を、多数の製品を生産するときに全ての製品
に対して一様に、あるいは一つの製品に対してあらゆる
環境下で、確実なクロック切替動作が保証されるように
適当に設定することは困難であった。そればかりでな
く、第２のクロックが安定しないうちに強制的にクロッ
ク切り替えが行われると、システムは不安定なクロック
によって動作を強いられることにより、正常な動作が保
証されない状態となってしまうという問題があった。
【０００９】本発明は上記問題点に鑑みてなされたもの
で、その目的は、切替先のクロック発振回路が安定に動
作していることを確認した場合のみクロックを切り替え
ることができ、システムの正常な動作を保障できるクロ
ック発生装置を提供することにある。
【００１０】
【課題を解決するための手段】本発明によるクロック発
生装置は、第１のクロックを発生する第１のクロック発
生手段と、前記第１のクロックとは異なる周波数の第２
のクロックを発生する第２のクロック発生手段と、前記
第１のクロックまたは第２のクロックのいずれかを選択
して出力するクロック切替回路と、第２のクロックの正
常発振が確認された後に、第１のクロックから第２のク
ロックへの切り替えるよう前記クロック切替回路を制御
するクロック切替制御手段とを備えている。
【００１１】前記クロック切替制御手段は、具体的に
は、前記第１のクロックを基準として第２のクロックの
周波数を計測する周波数カウンタ回路と、この周波数カ
ウンタ回路で計測される周波数が予め定められた周波数
範囲にあるか否かを判断し、この結果を基に前記クロッ
ク切替回路の切り替え動作を制御するクロック制御回路
とにより構成される。
【００１２】このクロック発生装置では、第１のクロッ
クから第２のクロックへ切り替える際に、現在発振して
いる第１のクロックを基準として、第２のクロックの周
波数が周波数カウンタ回路により計測される。この周波
数カウンタ回路の計測結果はクロック制御回路に供給さ
れ、カウントされた第２のクロックの周波数が予め定め
られた周波数範囲にあるか否かが判断され、この結果を
基に前記クロック切替回路の切り替え動作が制御され
る。
【００１３】
【実施例】以下、本発明の実施例について図面を参照し
て説明する。
【００１４】図１は本発明の一実施例に係るクロック発
生装置の具体的な構成を表すものである。
【００１５】本実施例のクロック発生装置は、２つのク
ロック発生回路３、４を備えている。一方のクロック発
生回路３は発振子１の発振周波数を受けて第１のクロッ
ク（ＣＬＫ１）を発生するものである。他方のクロック
発生回路４は発振子２の発振周波数を受けて第１のクロ
ックより低い周波数の第２のクロック（ＣＬＫ２）を発
生するものである。
【００１６】クロック発生回路３から出力される第１の
クロックは、第１クロックライン５を介してクロック切
替回路７の一方の固定接点ａに供給されるとともに、周
波数カウントゲート８の一方の入力端、および周波数カ
ウンタ回路９の一方の入力端に供給されている。また、
他方のクロック発生回路４から出力される第２のクロッ
クは、第２クロックライン６を介してクロック切替回路
７の他方の固定接点ｂに供給されるとともに、周波数カ
ウントゲート８の他方の入力端に供給されるようになっ
ている。周波数カウントゲート８の出力端は周波数カウ
ンタ回路９の他方の入力端に接続されている。クロック
切替回路７の可動接点ｃはシステムクロック供給ライン
１１を介して図示しない論理回路に接続されるととも
に、クロック制御回路１０の一方の入力端に接続されて
いる。周波数カウンタ回路９の出力端は周波数検知ライ
ン１２を介してクロック制御回路１０の一方の入力端に
接続されている。
【００１７】クロック切替回路７は可動接点ｃの切り替
えにより第１のクロックまたは第２のクロックの一方を
選択しシステムクロック供給ライン１１を介して図示し
ない論理回路に供給するものである。
【００１８】周波数カウント回路９は第１のクロックに
より動作しており、このクロックを基準として、周波数
カウントゲート８より供給される第２のクロックの周波
数をカウントして、その結果を周波数検知ライン１２を
介してクロック制御回路１０に伝えるものである。
【００１９】クロック制御回路１０は、システムクロッ
ク供給ライン１１より供給されるシステムクロックによ
り動作するもので、周波数カウンタ回路９から伝えられ
た第２のクロックの周波数情報に応じてクロック発生回
路３、４のオン／オフ、およびクロック切替回路７での
クロック切り替えを制御するものである。
【００２０】次に、本実施例のクロック発生装置の動作
を図２のタイミングチャートを参照して説明する。
【００２１】図２（ａ）は第１のクロックの発振状態、
（ｂ）は第２のクロックの発振状態を示している。
（ｃ）は周波数カウンタゲート８の状態を示し、このゲ
ート８がハイレベル「Ｈ」のとき、第２のクロックが周
波数カウンタ回路９に出力され、この周波数カウンタ回
路９により第２のクロックの周波数が計測され、その結
果がクロック制御回路１０へ伝えられる。また（ｄ）は
クロック制御回路１０からクロック切替回路７へ出力さ
れるクロック切替信号を示すもので、ハイレベル「Ｈ」
のときは第１のクロック、ローレベル「Ｌ」のときは第
２のクロックがシステムクロックとして選択されてい
る。
【００２２】時刻Ｔ0 においてシステムは第１のクロッ
クによって動作しており、第２のクロックは停止してい
る。時刻Ｔ1 からクロック切替動作が始まり、クロック
制御回路１０によって第２のクロックの発振が開始され
る。この後、時刻Ｔ6 から周波数カウンタ回路９が稼働
状態となり、第２のクロックの周波数をカウントしてそ
の結果をクロック制御回路１０に伝える。時刻Ｔ6 から
Ｔ7 の間は第２のクロックはまだ充分に安定して発振し
ていない。
【００２３】このときクロック制御回路１０は、カウン
トされた周波数情報が予め設定された第２のクロックの
正常周波数の範囲にないことから、第２のクロックは充
分安定していないと判断する。この場合、クロックの切
り替えを行わず、周波数カウント回路９に再び第２のク
ロックの周波数をカウントする指示を出す。これにより
周波数カウンタ回路９は、一定時間をおいて時刻Ｔ8 か
らＴ9 の間、再度第２のクロックの周波数をカウントす
る。
【００２４】ここで第２のクロックが既に安定して発振
し、カウントされた周波数情報が予め設定された第２の
クロックの正常周波数の範囲にある場合、クロック制御
回路１０は第２のクロックが安定したと判断し、時刻Ｔ
3 ’でシステムクロックを第１のクロックから第２のク
ロックへ切り替え、時刻Ｔ4 ’でクロック発生回路３の
停止を開始させる。その後、クロック発生回路３は、停
止に要する時間をおいて時刻Ｔ5 ’に完全に停止する。
これ以降、次のクロック切り替えを行うまでシステムク
ロックは第２のクロックが選択され、かつ第１のクロッ
クの発振状態が完全に停止した状態となる。仮に、時刻
Ｔ8 から時刻Ｔ9 の間に計測した周波数値が正規の値で
なく、第２のクロックがまだ安定していないと判断され
た場合は、一定時間をおいて繰り返し周波数計測を行
い、第２のクロックが安定したと判断された場合のみク
ロックが切り替えられる。
【００２５】このように本実施例のクロック発生装置で
は、クロック切り替え時に第２のクロックの周波数を周
波数カウント回路９が計測し、その周波数情報をもとに
クロック制御回路１０が第２のクロックの発振状態が安
定していることを確認してからクロックを切り替えるの
で、温度その他の条件によって第２のクロックの発振立
ち上がり安定時間（Ｔ2 −Ｔ1 ）が大幅に長くなって
も、不安定なシステムクロックが論理回路に供給される
ことはなく、論理回路システムの誤動作、暴走あるいは
動作停止などの事故を確実に回避することができる。
【００２６】
【発明の効果】以上説明したように本発明のクロック発
生装置によれば、２つのクロックを切り替えて動作する
論理回路システムにおいて、切替え先のクロックの周波
数を計測して、その安定度を計り、安定状態を確認して
からシステムクロックを切り替えるようにしたので、温
度等の環境要因などによって発振回路の安定に著しく時
間がかかった場合においても、システムクロックが不安
定であることに起因する論理回路システムの誤動作、暴
走あるいは動作停止などの事故を確実に回避することが
できるという効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例に係るクロック発生装置の構
成を表すブロック図である。
【図２】図１のクロック発生装置によるクロック切替動
作時のタイミングチャートである。
【図３】従来のクロック発生装置によるクロック切替動
作時のタイミングチャートである。
【符号の説明】
１、２ 発振子 ３、４ クロック発生回路 ５、６ クロック供給ライン ７ クロック切替回路 ８ 周波数カウントゲート ９ 周波数カウンタ回路 １０ クロック制御回路 １１ システムクロック供給ライン １２ 周波数検知ライン

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 第１のクロックを発生する第１のクロッ
    ク発生手段と、 前記第１のクロックとは異なる周波数の第２のクロック
    を発生する第２のクロック発生手段と、 前記第１のクロックまたは第２のクロックのいずれかを
    選択して出力するクロック切替回路と、 第２のクロックの正常発振が確認された後に、第１のク
    ロックから第２のクロックへの切り替えるよう前記クロ
    ック切替回路を制御するクロック切替制御手段とを備え
    たことを特徴とするクロック発生装置。
  2. 【請求項２】 前記クロック切替制御手段は、前記第１
    のクロックを基準として第２のクロックの周波数を計測
    する周波数カウンタ回路と、この周波数カウンタ回路で
    計測される周波数が予め定められた周波数範囲にあるか
    否かを判断し、この結果を基に前記クロック切替回路の
    切り替え動作を制御するクロック制御回路とにより構成
    されることを特徴とする請求項１記載のクロック発生装
    置。
JP4052360A 1992-03-11 1992-03-11 クロック発生装置 Pending JPH05259848A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP4052360A JPH05259848A (ja) 1992-03-11 1992-03-11 クロック発生装置
US08/027,990 US5475324A (en) 1992-03-11 1993-03-08 Clock generator with an automatic frequency change function
AU35128/93A AU656058B2 (en) 1992-03-11 1993-03-10 Clock generator
CA002091381A CA2091381A1 (en) 1992-03-11 1993-03-10 Clock generator
EP93103834A EP0560320B1 (en) 1992-03-11 1993-03-10 Clock generator
DE69322984T DE69322984T2 (de) 1992-03-11 1993-03-10 Taktgenerator
KR1019930003545A KR960016506B1 (ko) 1992-03-11 1993-03-10 주파수가 안정된 상태에서 클럭 전환을 행하는 클럭 발생 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4052360A JPH05259848A (ja) 1992-03-11 1992-03-11 クロック発生装置

Publications (1)

Publication Number Publication Date
JPH05259848A true JPH05259848A (ja) 1993-10-08

Family

ID=12912642

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4052360A Pending JPH05259848A (ja) 1992-03-11 1992-03-11 クロック発生装置

Country Status (7)

Country Link
US (1) US5475324A (ja)
EP (1) EP0560320B1 (ja)
JP (1) JPH05259848A (ja)
KR (1) KR960016506B1 (ja)
AU (1) AU656058B2 (ja)
CA (1) CA2091381A1 (ja)
DE (1) DE69322984T2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100777196B1 (ko) * 2001-04-27 2007-11-19 후지쯔 가부시끼가이샤 반도체 집적 회로 장치
JP2008299731A (ja) * 2007-06-01 2008-12-11 Panasonic Corp 半導体集積回路、情報処理システム
JP2010081337A (ja) * 2008-09-26 2010-04-08 Denso Corp Ｃｒ発振クロック内蔵マイクロコンピュータ
US8347198B2 (en) 2008-02-29 2013-01-01 Hynix Semiconductor Inc. Semiconductor memory device having capability of stable initial operation
JP2017537377A (ja) * 2014-10-16 2017-12-14 ホアウェイ・テクノロジーズ・カンパニー・リミテッド マルチプロセッサの動的な非対称及び対称モードスイッチのためのハードウェア装置及び方法
US10248180B2 (en) 2014-10-16 2019-04-02 Futurewei Technologies, Inc. Fast SMP/ASMP mode-switching hardware apparatus for a low-cost low-power high performance multiple processor system
US10928882B2 (en) 2014-10-16 2021-02-23 Futurewei Technologies, Inc. Low cost, low power high performance SMP/ASMP multiple-processor system

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2289147B (en) * 1994-04-25 1998-04-15 Advanced Risc Mach Ltd Testing data processing apparatus
KR960010758B1 (ko) * 1994-06-27 1996-08-08 엘지반도체 주식회사 주파수 측정회로
JPH0816276A (ja) * 1994-06-30 1996-01-19 Mitsubishi Denki Semiconductor Software Kk マイクロコンピュータ
GB2297883B (en) * 1995-02-07 1999-08-11 Nokia Mobile Phones Ltd Radio telephone
GB2297884B (en) * 1995-02-07 1999-05-26 Nokia Mobile Phones Ltd Radio telephone
GB2297854B (en) * 1995-02-07 1999-04-07 Nokia Mobile Phones Ltd Real time clock
US5758132A (en) * 1995-03-29 1998-05-26 Telefonaktiebolaget Lm Ericsson Clock control system and method using circuitry operating at lower clock frequency for selecting and synchronizing the switching of higher frequency clock signals
JP3778993B2 (ja) * 1995-05-16 2006-05-24 ヒューレット・パッカード・カンパニー 最小論理マルチプレクサ・システム
US5926053A (en) * 1995-12-15 1999-07-20 National Semiconductor Corporation Selectable clock generation mode
EP0808021B1 (en) * 1996-05-15 2000-07-26 STMicroelectronics S.r.l. Clock generator having three periods, selectable using a binary synchronization signal
US5886557A (en) * 1996-06-28 1999-03-23 Emc Corporation Redundant clock signal generating circuitry
JP2868472B2 (ja) * 1996-07-30 1999-03-10 日本電気アイシーマイコンシステム株式会社 マイクロコントローラ及びその制御方法
US5844435A (en) * 1997-03-11 1998-12-01 Lucent Technologies Inc Low power, high accuracy clock circuit and method for integrated circuits
US6100732A (en) * 1997-06-20 2000-08-08 Sun Microsystems, Inc. Phase enable and clock generation circuit
JPH11353878A (ja) * 1998-04-07 1999-12-24 Fujitsu Ltd 半導体装置
US6118306A (en) * 1998-12-03 2000-09-12 Intel Corporation Changing clock frequency
US6272642B2 (en) 1998-12-03 2001-08-07 Intel Corporation Managing a system's performance state
US6823516B1 (en) 1999-08-10 2004-11-23 Intel Corporation System and method for dynamically adjusting to CPU performance changes
US6457135B1 (en) * 1999-08-10 2002-09-24 Intel Corporation System and method for managing a plurality of processor performance states
US6442700B1 (en) * 1999-08-10 2002-08-27 Intel Corporation Thermal control within systems having multiple CPU performance states
JP2001101764A (ja) * 1999-09-28 2001-04-13 Internatl Business Mach Corp <Ibm> 消費電力低減方法、消費電力低減回路、制御回路およびハード・ディスク・ドライブ装置
JP2001344039A (ja) * 2000-03-31 2001-12-14 Seiko Epson Corp 情報処理装置、情報処理装置の制御方法および情報処理装置の制御プログラム
JP3722055B2 (ja) * 2001-11-30 2005-11-30 日本電気株式会社 携帯端末装置
KR100498487B1 (ko) * 2003-02-08 2005-07-01 삼성전자주식회사 고속제어회로 및 저속·저전력 제어회로를 구비하는프로세서
US6828830B2 (en) * 2003-02-20 2004-12-07 Intersil Americas, Inc. Low power, area-efficient circuit to provide clock synchronization
JP2007525114A (ja) 2004-01-29 2007-08-30 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ プログラマブルで一時停止可能なクロック発生ユニット
FR2874766A1 (fr) * 2004-09-02 2006-03-03 St Microelectronics Sa Procede de configuration du systeme d'horloge d'un microcontroleur
GB0424766D0 (en) * 2004-11-10 2004-12-08 Koninkl Philips Electronics Nv Testable integrated circuit
US20080106344A1 (en) * 2006-09-05 2008-05-08 Tobias Frankenhauser Circuit arrangement for a gps system
US9207708B2 (en) * 2010-04-23 2015-12-08 Flir Systems, Inc. Abnormal clock rate detection in imaging sensor arrays
TWI461884B (zh) * 2011-04-06 2014-11-21 Himax Imagimg Inc 用來產生輸出時脈訊號的時脈產生電路及相關方法
US8664996B2 (en) * 2012-01-03 2014-03-04 Mediatek Inc. Clock generator and method of generating clock signal
JP6034663B2 (ja) * 2012-11-01 2016-11-30 ルネサスエレクトロニクス株式会社 半導体装置
US9041475B1 (en) * 2013-12-27 2015-05-26 Cambridge Silicon Radio Limited Thermally stable low power chip clocking
CN113489473B (zh) * 2021-07-23 2023-10-31 星宸科技股份有限公司 频率产生装置与频率产生方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57178427A (en) * 1981-04-27 1982-11-02 Hitachi Denshi Ltd Monitoring circuit for oscillator output
JPH01295529A (ja) * 1988-05-23 1989-11-29 Nec Corp 切り替え式クロックを有する集積回路

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3271588A (en) * 1963-08-07 1966-09-06 Tele Signal Corp Digital keyer for converting d. c. binary signals into two different output audio frequencies
US3708686A (en) * 1970-04-30 1973-01-02 Lorain Prod Corp Frequency comparator
JPS60198618A (ja) * 1984-03-21 1985-10-08 Oki Electric Ind Co Ltd ダイナミツク論理回路
US5086387A (en) * 1986-01-17 1992-02-04 International Business Machines Corporation Multi-frequency clock generation with low state coincidence upon latching
ATE76696T1 (de) * 1987-04-13 1992-06-15 Siemens Ag Integrierte schaltungsanordnung zur ueberwachung eines mitintegrierten oszillators.
JPH01233916A (ja) * 1988-03-15 1989-09-19 Mitsuba Electric Mfg Co Ltd クロック信号出力装置
US5034624A (en) * 1989-05-31 1991-07-23 Texas Instruments Incorporated Apparatus and method for assuring stable clock generator during oscillator start-up
JPH03116311A (ja) * 1989-09-29 1991-05-17 Toshiba Corp スリープモード制御方式
DE3940745C1 (ja) * 1989-12-09 1991-04-11 Robert Bosch Gmbh, 7000 Stuttgart, De
JP2676966B2 (ja) * 1990-03-16 1997-11-17 日本電気株式会社 シングルチップマイクロコンピュータ
JP2762670B2 (ja) * 1990-03-30 1998-06-04 松下電器産業株式会社 データ処理装置
JP2715671B2 (ja) * 1991-01-30 1998-02-18 三菱電機株式会社 表示制御装置
JPH04257010A (ja) * 1991-02-08 1992-09-11 Nec Corp システムクロック切り替え機構
US5227672A (en) * 1992-03-31 1993-07-13 Astec International, Ltd. Digital clock selection and changeover apparatus

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57178427A (en) * 1981-04-27 1982-11-02 Hitachi Denshi Ltd Monitoring circuit for oscillator output
JPH01295529A (ja) * 1988-05-23 1989-11-29 Nec Corp 切り替え式クロックを有する集積回路

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100777196B1 (ko) * 2001-04-27 2007-11-19 후지쯔 가부시끼가이샤 반도체 집적 회로 장치
JP2008299731A (ja) * 2007-06-01 2008-12-11 Panasonic Corp 半導体集積回路、情報処理システム
US8347198B2 (en) 2008-02-29 2013-01-01 Hynix Semiconductor Inc. Semiconductor memory device having capability of stable initial operation
JP2010081337A (ja) * 2008-09-26 2010-04-08 Denso Corp Ｃｒ発振クロック内蔵マイクロコンピュータ
JP2017537377A (ja) * 2014-10-16 2017-12-14 ホアウェイ・テクノロジーズ・カンパニー・リミテッド マルチプロセッサの動的な非対称及び対称モードスイッチのためのハードウェア装置及び方法
US10248180B2 (en) 2014-10-16 2019-04-02 Futurewei Technologies, Inc. Fast SMP/ASMP mode-switching hardware apparatus for a low-cost low-power high performance multiple processor system
US10928882B2 (en) 2014-10-16 2021-02-23 Futurewei Technologies, Inc. Low cost, low power high performance SMP/ASMP multiple-processor system
US10948969B2 (en) 2014-10-16 2021-03-16 Futurewei Technologies, Inc. Fast SMP/ASMP mode-switching hardware apparatus for a low-cost low-power high performance multiple processor system

Also Published As

Publication number Publication date
KR960016506B1 (ko) 1996-12-12
DE69322984D1 (de) 1999-02-25
EP0560320B1 (en) 1999-01-13
KR930020841A (ko) 1993-10-20
US5475324A (en) 1995-12-12
AU3512893A (en) 1993-09-16
EP0560320A1 (en) 1993-09-15
CA2091381A1 (en) 1993-09-12
DE69322984T2 (de) 1999-07-22
AU656058B2 (en) 1995-01-19

Similar Documents

Publication Publication Date Title
JPH05259848A (ja) クロック発生装置
US5606293A (en) Clock generator for microcomputer having reduced start-up time
JP3523362B2 (ja) クロック回路及びこれを用いたプロセッサ
JPH09305252A (ja) 半導体装置
US6496078B1 (en) Activating on-chip oscillator using ring oscillator
JP2954199B1 (ja) 発振制御回路
JPH05303444A (ja) クロック信号供給装置
JP2959223B2 (ja) クロック発振器
JPH11195967A (ja) 半導体集積回路とその遅延時間の制御方法
JPH05315898A (ja) トリガ同期回路
JP3147441B2 (ja) スイッチング電源制御用半導体装置及びスイッチング電源装置
JPH01295529A (ja) 切り替え式クロックを有する集積回路
JPS60251418A (ja) 演算装置の動作周波数切り換え制御回路
JP2686024B2 (ja) クロック制御方式
JPS62101103A (ja) 間欠動作温度補償型圧電発古器
JPH05289786A (ja) 情報処理装置
JPH03165617A (ja) 初期時クロック発生回路
JPH0645983A (ja) コードレスホン回路
JPH1138927A (ja) 液晶表示器制御装置
JPH03165618A (ja) 初期時クロック発生回路
JP3904656B2 (ja) クロック制御装置
JP2002091610A (ja) 電子機器
JP2002131383A (ja) 半導体集積回路とその検査方法
JPH05167404A (ja) 発振制御装置
JPH03164947A (ja) マイクロコンピュータの暴走検知兼起動装置