JP2001101764A - 消費電力低減方法、消費電力低減回路、制御回路およびハード・ディスク・ドライブ装置 - Google Patents
消費電力低減方法、消費電力低減回路、制御回路およびハード・ディスク・ドライブ装置Info
- Publication number
- JP2001101764A JP2001101764A JP27412999A JP27412999A JP2001101764A JP 2001101764 A JP2001101764 A JP 2001101764A JP 27412999 A JP27412999 A JP 27412999A JP 27412999 A JP27412999 A JP 27412999A JP 2001101764 A JP2001101764 A JP 2001101764A
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- power
- circuit
- signal
- signal input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
Landscapes
- Power Sources (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 クロック信号に基づいて動作する電子回路の
電源投入時における消費電力を低減する。 【解決手段】 消費電力低減回路４０は、クロック周波
数低減回路４１を備える。クロック周波数低減回路４１
は、入力されるＰＯＲ信号がアサートされたとき、入力
されるＣＫ信号の周波数を低減して、ＩＣ選択回路４２
に出力し、入力されるＰＯＲ信号がネゲートされたと
き、入力されるＣＫ信号をそのままＩＣ選択回路４２に
出力する。クロック周波数低減回路４１から出力される
信号は、ＩＣ選択回路４２を介して複数のＩＣ５１、Ｉ
Ｃ５２、・・・、ＩＣ５３に供給される。
電源投入時における消費電力を低減する。 【解決手段】 消費電力低減回路４０は、クロック周波
数低減回路４１を備える。クロック周波数低減回路４１
は、入力されるＰＯＲ信号がアサートされたとき、入力
されるＣＫ信号の周波数を低減して、ＩＣ選択回路４２
に出力し、入力されるＰＯＲ信号がネゲートされたと
き、入力されるＣＫ信号をそのままＩＣ選択回路４２に
出力する。クロック周波数低減回路４１から出力される
信号は、ＩＣ選択回路４２を介して複数のＩＣ５１、Ｉ
Ｃ５２、・・・、ＩＣ５３に供給される。
Description
【０００１】
【発明の属する技術分野】本発明は、クロック信号に基
づいて動作する電子回路の消費電力を低減する消費電力
低減方法および回路に関し、特に、電源投入時における
消費電力を低減する消費電力低減方法および回路に関す
るものである。
づいて動作する電子回路の消費電力を低減する消費電力
低減方法および回路に関し、特に、電源投入時における
消費電力を低減する消費電力低減方法および回路に関す
るものである。
【０００２】
【従来の技術】ハード・ディスク・ドライブ（ＨＤＤ；
hard disk drive ）装置では、さらなる記録密度の向上
が図られ、記憶容量の増大が図られている。記憶容量の
増大が図られることで、いわゆる１インチ型のＨＤＤ装
置のように、より小型なＨＤＤ装置が開発されている。
１インチ型のＨＤＤ装置は、いわゆるノート型パーソナ
ルコンピュータ、ＰＤＡ（Personal Digital Assistanc
e ）、デジタルカメラ等の携帯情報機器に使用されてい
る。これらの携帯情報機器には、電池の使用時間を長く
するため、消費電力の低減が要求される。このため、Ｈ
ＤＤ装置にも、消費電力の低減が要求されている。
hard disk drive ）装置では、さらなる記録密度の向上
が図られ、記憶容量の増大が図られている。記憶容量の
増大が図られることで、いわゆる１インチ型のＨＤＤ装
置のように、より小型なＨＤＤ装置が開発されている。
１インチ型のＨＤＤ装置は、いわゆるノート型パーソナ
ルコンピュータ、ＰＤＡ（Personal Digital Assistanc
e ）、デジタルカメラ等の携帯情報機器に使用されてい
る。これらの携帯情報機器には、電池の使用時間を長く
するため、消費電力の低減が要求される。このため、Ｈ
ＤＤ装置にも、消費電力の低減が要求されている。
【０００３】図８は、従来のＨＤＤ装置の制御回路の概
略構成を示す図である。図８に示されるように、制御回
路１は、複数のＩＣ（Integrated Circuit）１１、ＩＣ
１２、・・・、ＩＣ１３を備える。ＩＣ１１、ＩＣ１
２、・・・、ＩＣ１３は、バス１４により相互に接続さ
れている。これらのＩＣ１１、ＩＣ１２、・・・、ＩＣ
１３は、ＨＤＣ（Hard Disk Controller）、ＭＰＵ（mi
cro processing unit）、メモリ、ドライバ、ＨＩ（hos
t interface）等の機能別に構成されている。
略構成を示す図である。図８に示されるように、制御回
路１は、複数のＩＣ（Integrated Circuit）１１、ＩＣ
１２、・・・、ＩＣ１３を備える。ＩＣ１１、ＩＣ１
２、・・・、ＩＣ１３は、バス１４により相互に接続さ
れている。これらのＩＣ１１、ＩＣ１２、・・・、ＩＣ
１３は、ＨＤＣ（Hard Disk Controller）、ＭＰＵ（mi
cro processing unit）、メモリ、ドライバ、ＨＩ（hos
t interface）等の機能別に構成されている。
【０００４】また、制御回路１は、ＩＣ１１、ＩＣ１
２、・・・、ＩＣ１３のそれぞれに接続された消費電力
低減回路１０を備える。消費電力低減回路１０には、ク
ロック信号発生器２およびリセットＩＣ３が接続されて
いる。クロック信号発生器２およびリセットＩＣ３は、
制御回路１の外部に設けられている。クロック信号発生
器２は、所定の周波数のクロック信号を出力する。リセ
ットＩＣ３は、電源投入時にパワー・オン・リセット信
号を出力する。
２、・・・、ＩＣ１３のそれぞれに接続された消費電力
低減回路１０を備える。消費電力低減回路１０には、ク
ロック信号発生器２およびリセットＩＣ３が接続されて
いる。クロック信号発生器２およびリセットＩＣ３は、
制御回路１の外部に設けられている。クロック信号発生
器２は、所定の周波数のクロック信号を出力する。リセ
ットＩＣ３は、電源投入時にパワー・オン・リセット信
号を出力する。
【０００５】消費電力低減回路１０は、ＩＣ１１、ＩＣ
１２、・・・、ＩＣ１３の中から、動作が行われるべき
ＩＣを選択する。消費電力低減回路１０により選択され
たＩＣには、クロック信号が出力され、消費電力低減回
路１０により選択されないＩＣには、クロック信号が出
力されない。このため、選択されないＩＣは、停止状態
にされる。このように、動作が行われるべきＩＣだけに
クロック信号を出力することができるので、ＨＤＤ装置
の消費電力を低減することができる。
１２、・・・、ＩＣ１３の中から、動作が行われるべき
ＩＣを選択する。消費電力低減回路１０により選択され
たＩＣには、クロック信号が出力され、消費電力低減回
路１０により選択されないＩＣには、クロック信号が出
力されない。このため、選択されないＩＣは、停止状態
にされる。このように、動作が行われるべきＩＣだけに
クロック信号を出力することができるので、ＨＤＤ装置
の消費電力を低減することができる。
【０００６】
【０００７】しかしながら、従来の消費電力低減方法お
よび回路では、電源投入時には、各ＩＣの初期化を行う
ため、全てのＩＣにクロック信号を出力する必要があ
る。このため、電源投入時における消費電力を低減する
ことができないといった問題を残していた。
よび回路では、電源投入時には、各ＩＣの初期化を行う
ため、全てのＩＣにクロック信号を出力する必要があ
る。このため、電源投入時における消費電力を低減する
ことができないといった問題を残していた。
【０００８】本発明は、かかる問題点を解決するために
なされたものであり、その目的は、電源投入時における
消費電力を低減することができる消費電力低減方法、消
費電力低減回路、制御回路およびハード・ディスク・ド
ライブ装置を提供するにある。
なされたものであり、その目的は、電源投入時における
消費電力を低減することができる消費電力低減方法、消
費電力低減回路、制御回路およびハード・ディスク・ド
ライブ装置を提供するにある。
【０００９】
【課題を解決するための手段】この発明に係る消費電力
低減方法は、少なくとも１つの電子回路にクロック信号
を出力し、前記少なくとも１つの電子回路により消費さ
れる電力を低減する消費電力低減方法であって、電源投
入時、パワー・オン・リセット信号を監視し、このパワ
ー・オン・リセット信号がネゲートされるまで、前記少
なくとも１つの電子回路の動作時における周波数より低
い周波数のクロック信号を前記少なくとも１つの電子回
路に出力することを特徴とするものである。
低減方法は、少なくとも１つの電子回路にクロック信号
を出力し、前記少なくとも１つの電子回路により消費さ
れる電力を低減する消費電力低減方法であって、電源投
入時、パワー・オン・リセット信号を監視し、このパワ
ー・オン・リセット信号がネゲートされるまで、前記少
なくとも１つの電子回路の動作時における周波数より低
い周波数のクロック信号を前記少なくとも１つの電子回
路に出力することを特徴とするものである。
【００１０】また、この発明に係る消費電力低減回路
は、クロック信号を入力するクロック信号入力端子と、
パワー・オン・リセット信号を入力するパワー・オン・
リセット信号入力端子と、クロック信号を出力するクロ
ック信号出力端子とを有し、電源投入時、パワー・オン
・リセット信号入力端子を通して入力されるパワー・オ
ン・リセット信号がネゲートされるまで、クロック信号
入力端子を通して入力されるクロック信号の周波数を低
減し、クロック信号出力端子を通して出力することを特
徴とするものである。
は、クロック信号を入力するクロック信号入力端子と、
パワー・オン・リセット信号を入力するパワー・オン・
リセット信号入力端子と、クロック信号を出力するクロ
ック信号出力端子とを有し、電源投入時、パワー・オン
・リセット信号入力端子を通して入力されるパワー・オ
ン・リセット信号がネゲートされるまで、クロック信号
入力端子を通して入力されるクロック信号の周波数を低
減し、クロック信号出力端子を通して出力することを特
徴とするものである。
【００１１】さらに、この発明に係る制御回路は、クロ
ック信号に基づいて動作する、少なくとも１つの電子回
路と、クロック信号を入力するクロック信号入力端子
と、パワー・オン・リセット信号を入力するパワー・オ
ン・リセット信号入力端子と、前記複数の電子回路のそ
れぞれに接続され、クロック信号を出力する複数のクロ
ック信号出力端子とを有する消費電力低減回路とを備
え、消費電力低減回路は、電源投入時、パワー・オン・
リセット信号入力端子を通して入力されるパワー・オン
・リセット信号がネゲートされるまで、クロック信号入
力端子を通して入力されるクロック信号の周波数を低減
し、クロック信号出力端子を通して出力することを特徴
とするものである。
ック信号に基づいて動作する、少なくとも１つの電子回
路と、クロック信号を入力するクロック信号入力端子
と、パワー・オン・リセット信号を入力するパワー・オ
ン・リセット信号入力端子と、前記複数の電子回路のそ
れぞれに接続され、クロック信号を出力する複数のクロ
ック信号出力端子とを有する消費電力低減回路とを備
え、消費電力低減回路は、電源投入時、パワー・オン・
リセット信号入力端子を通して入力されるパワー・オン
・リセット信号がネゲートされるまで、クロック信号入
力端子を通して入力されるクロック信号の周波数を低減
し、クロック信号出力端子を通して出力することを特徴
とするものである。
【００１２】また、この発明に係るハード・ディスク・
ドライブ装置は、回転する磁気ディスクの記録面に対し
磁気ヘッドを移動させ、この磁気ヘッドにより磁気ディ
スクの記録面にデータの記録／再生を行うハード・ディ
スク・ドライブ装置において、クロック信号に基づいて
動作する、少なくとも１つの電子回路と、クロック信号
を入力するクロック信号入力端子と、パワー・オン・リ
セット信号を入力するパワー・オン・リセット信号入力
端子と、前記複数の電子回路のそれぞれに接続され、ク
ロック信号を出力する複数のクロック信号出力端子とを
有する消費電力低減回路とを備え、消費電力低減回路
は、電源投入時、パワー・オン・リセット信号入力端子
を通して入力されるパワー・オン・リセット信号がネゲ
ートされるまで、クロック信号入力端子を通して入力さ
れるクロック信号の周波数を低減し、クロック信号出力
端子を通して出力することを特徴とするものである。
ドライブ装置は、回転する磁気ディスクの記録面に対し
磁気ヘッドを移動させ、この磁気ヘッドにより磁気ディ
スクの記録面にデータの記録／再生を行うハード・ディ
スク・ドライブ装置において、クロック信号に基づいて
動作する、少なくとも１つの電子回路と、クロック信号
を入力するクロック信号入力端子と、パワー・オン・リ
セット信号を入力するパワー・オン・リセット信号入力
端子と、前記複数の電子回路のそれぞれに接続され、ク
ロック信号を出力する複数のクロック信号出力端子とを
有する消費電力低減回路とを備え、消費電力低減回路
は、電源投入時、パワー・オン・リセット信号入力端子
を通して入力されるパワー・オン・リセット信号がネゲ
ートされるまで、クロック信号入力端子を通して入力さ
れるクロック信号の周波数を低減し、クロック信号出力
端子を通して出力することを特徴とするものである。
【００１３】
【発明の実施の形態】以下、この発明に係る消費電力低
減方法および回路の好ましい実施の形態を図面を参照し
て説明する。
減方法および回路の好ましい実施の形態を図面を参照し
て説明する。
【００１４】この発明に係る消費電力低減方法は、ＣＫ
（clock ）信号に基づいて動作する電子回路の電源投入
時における消費電力を低減する。この消費電力低減方法
は、電源投入時にＰＯＲ（Power On Reset）信号を監視
し、このＰＯＲ信号がネゲートされるまで、電子回路に
供給されるＣＫ信号の周波数を低減する。
（clock ）信号に基づいて動作する電子回路の電源投入
時における消費電力を低減する。この消費電力低減方法
は、電源投入時にＰＯＲ（Power On Reset）信号を監視
し、このＰＯＲ信号がネゲートされるまで、電子回路に
供給されるＣＫ信号の周波数を低減する。
【００１５】電子回路が複数ある場合、これらの全体の
消費電力Ａは、ＣＫ信号の周波数に関係なく消費される
電力Ｃと、ＣＫ信号の周波数に比例して消費される電力
ｆ・Ｍ・Ｋとからなり、 Ａ＝Ｃ＋ｆ・Ｍ・Ｋ で表される。ここで、 ｆ：ＣＫ信号の周波数 Ｍ：定数 Ｋ：複数の電子回路の稼働率。 電源投入時には、全ての電子回路にＣＫ信号が供給され
るため、稼働率Ｋ＝１になる。したがって、ＣＫ信号の
周波数ｆを低減することで、これらの電子回路により消
費される電力を低減することができる。
消費電力Ａは、ＣＫ信号の周波数に関係なく消費される
電力Ｃと、ＣＫ信号の周波数に比例して消費される電力
ｆ・Ｍ・Ｋとからなり、 Ａ＝Ｃ＋ｆ・Ｍ・Ｋ で表される。ここで、 ｆ：ＣＫ信号の周波数 Ｍ：定数 Ｋ：複数の電子回路の稼働率。 電源投入時には、全ての電子回路にＣＫ信号が供給され
るため、稼働率Ｋ＝１になる。したがって、ＣＫ信号の
周波数ｆを低減することで、これらの電子回路により消
費される電力を低減することができる。
【００１６】電子回路に供給されるＣＫ信号の周波数を
低減する方法には、元のＣＫ信号を分周する第１の方法
と、元のＣＫ信号の複数のパルス毎に１パルス分のＣＫ
信号を取り出す第２の方法とがある。後述するように、
電子回路を早期に動作させることができる点で第２の方
法が有利である。これらの消費電力低減方法を実現する
消費電力回路を使用したハード・ディスク・ドライブ
（ＨＤＤ；hard disk drive ）装置について説明する。
低減する方法には、元のＣＫ信号を分周する第１の方法
と、元のＣＫ信号の複数のパルス毎に１パルス分のＣＫ
信号を取り出す第２の方法とがある。後述するように、
電子回路を早期に動作させることができる点で第２の方
法が有利である。これらの消費電力低減方法を実現する
消費電力回路を使用したハード・ディスク・ドライブ
（ＨＤＤ；hard disk drive ）装置について説明する。
【００１７】図１は、この発明に係る実施の形態１のＨ
ＤＤ装置の概略構成を示す図である。ＨＤＤ装置は、い
わゆる１インチ型のＨＤＤ装置であり、図１に示される
ように、データが記録される記録面を有する磁気ディス
ク２１と、図示しない記録用および再生用の磁気ヘッド
を有するヘッドスライダ２３とを備える。
ＤＤ装置の概略構成を示す図である。ＨＤＤ装置は、い
わゆる１インチ型のＨＤＤ装置であり、図１に示される
ように、データが記録される記録面を有する磁気ディス
ク２１と、図示しない記録用および再生用の磁気ヘッド
を有するヘッドスライダ２３とを備える。
【００１８】磁気ディスク２１は、スピンドルモータ２
２の回転軸に固定して取り付けられ、スピンドルモータ
２２により回転駆動される。ヘッドスライダ２３は、ヘ
ッドアーム２４の先端部分に固定されている。ヘッドア
ーム２４は、アクチュエータ２５に取り付けられ、ヘッ
ドスライダ２３を弾性支持する。ヘッドアーム２４は、
アクチュエータ２５により磁気ディスク２１の記録面の
上空を回動駆動される。これにより、ヘッドスライダ２
３は、磁気ディスク２１の略半径方向を移動し、磁気デ
ィスク２１の記録面の任意の位置のデータがアクセスさ
れる。
２の回転軸に固定して取り付けられ、スピンドルモータ
２２により回転駆動される。ヘッドスライダ２３は、ヘ
ッドアーム２４の先端部分に固定されている。ヘッドア
ーム２４は、アクチュエータ２５に取り付けられ、ヘッ
ドスライダ２３を弾性支持する。ヘッドアーム２４は、
アクチュエータ２５により磁気ディスク２１の記録面の
上空を回動駆動される。これにより、ヘッドスライダ２
３は、磁気ディスク２１の略半径方向を移動し、磁気デ
ィスク２１の記録面の任意の位置のデータがアクセスさ
れる。
【００１９】なお、ＨＤＤ装置は、１インチ型のＨＤＤ
装置に限るものではない。また、磁気ディスク２１は、
１枚以上あればよく、その片面もしくは両面に記録面が
形成される。ヘッドスライダ２３およびヘッドアーム２
４は、磁気ディスク２１の記録面に対応して設けられ
る。
装置に限るものではない。また、磁気ディスク２１は、
１枚以上あればよく、その片面もしくは両面に記録面が
形成される。ヘッドスライダ２３およびヘッドアーム２
４は、磁気ディスク２１の記録面に対応して設けられ
る。
【００２０】磁気ディスク２１、スピンドルモータ２
２、ヘッドスライダ２３、ヘッドアーム２４およびアク
チュエータ２５から構成される駆動機構は、ＨＤＤ装置
の図示しないハウジング内に収納されている。これらの
駆動機構は、制御回路１００により制御される。制御回
路１００は、駆動機構を収納するハウジング外の図示し
ないカード（回路基板）上に実装されている。
２、ヘッドスライダ２３、ヘッドアーム２４およびアク
チュエータ２５から構成される駆動機構は、ＨＤＤ装置
の図示しないハウジング内に収納されている。これらの
駆動機構は、制御回路１００により制御される。制御回
路１００は、駆動機構を収納するハウジング外の図示し
ないカード（回路基板）上に実装されている。
【００２１】制御回路１００は、ＳＰＭドライバ３１、
ＨＡドライバ３２、Ｒ／Ｗチャネル３３、ＨＤＣ（Hard
Disk Controller）３４、ＭＰＵ（micro processing u
nit）３５、メモリ３６、ＨＩ（host interface）３７
および消費電力低減回路４０を備える。ＳＰＭドライバ
３１、ＨＡドライバ３２およびＲ／Ｗチャネル３３は、
それぞれＨＤＣ３４に接続されている。ＨＤＣ３４、Ｍ
ＰＵ３５、メモリ３６、ＨＩ３７および消費電力低減回
路４０は、バス３９を介して相互に接続されている。
ＨＡドライバ３２、Ｒ／Ｗチャネル３３、ＨＤＣ（Hard
Disk Controller）３４、ＭＰＵ（micro processing u
nit）３５、メモリ３６、ＨＩ（host interface）３７
および消費電力低減回路４０を備える。ＳＰＭドライバ
３１、ＨＡドライバ３２およびＲ／Ｗチャネル３３は、
それぞれＨＤＣ３４に接続されている。ＨＤＣ３４、Ｍ
ＰＵ３５、メモリ３６、ＨＩ３７および消費電力低減回
路４０は、バス３９を介して相互に接続されている。
【００２２】ＳＰＭドライバ３１は、スピンドルモータ
２２を駆動する。ＨＡドライバ３２は、アクチュエータ
２５を駆動する。Ｒ／Ｗチャネル３３は、磁気ディスク
２１に記録される書込データを記録用の磁気ヘッドの記
録信号に変換するとともに、再生用の磁気ヘッドにより
磁気ディスク２１から再生される再生信号を読出データ
に変換する。ＨＤＣ３４は、サーボ制御やデータの記録
／再生時の誤り制御のための演算処理を実行し、ＳＰＭ
ドライバ３１、ＨＡドライバ３２およびＲ／Ｗチャネル
３３を制御する。
２２を駆動する。ＨＡドライバ３２は、アクチュエータ
２５を駆動する。Ｒ／Ｗチャネル３３は、磁気ディスク
２１に記録される書込データを記録用の磁気ヘッドの記
録信号に変換するとともに、再生用の磁気ヘッドにより
磁気ディスク２１から再生される再生信号を読出データ
に変換する。ＨＤＣ３４は、サーボ制御やデータの記録
／再生時の誤り制御のための演算処理を実行し、ＳＰＭ
ドライバ３１、ＨＡドライバ３２およびＲ／Ｗチャネル
３３を制御する。
【００２３】ＭＰＵ３５は、メモリ３６に記憶された制
御プログラム、制御データに従って、ＨＤＣ３４と協力
して制御回路１００の各部を制御する。メモリ３６に
は、ＭＰＵ３５により実行される制御プログラム、この
制御プログラムに使用される制御データが記憶されてい
る。また、メモリ３６には、磁気ディスク２１に記録さ
れる書込データが一時的に記憶されるとともに、磁気デ
ィスク２１から読み出された読出データが一時的に記憶
される。ＨＩ３７には、このＨＤＤ装置にデータをアク
セスするホスト装置が接続されている。ＨＩ３７は、ホ
スト装置とデータを送受するインタフェース回路であ
る。
御プログラム、制御データに従って、ＨＤＣ３４と協力
して制御回路１００の各部を制御する。メモリ３６に
は、ＭＰＵ３５により実行される制御プログラム、この
制御プログラムに使用される制御データが記憶されてい
る。また、メモリ３６には、磁気ディスク２１に記録さ
れる書込データが一時的に記憶されるとともに、磁気デ
ィスク２１から読み出された読出データが一時的に記憶
される。ＨＩ３７には、このＨＤＤ装置にデータをアク
セスするホスト装置が接続されている。ＨＩ３７は、ホ
スト装置とデータを送受するインタフェース回路であ
る。
【００２４】ＳＰＭドライバ３１、ＨＡドライバ３２、
Ｒ／Ｗチャネル３３、ＨＤＣ３４、ＭＰＵ３５、メモリ
３６およびＨＩ３７は、それぞれ、１つもしくは複数の
ＩＣ（Integrated Circuit）により構成されている。制
御回路１００は、機能別に設けられた複数のＩＣから構
成されている。消費電力低減回路４０は、これらのＩＣ
にＣＫ信号を供給する。
Ｒ／Ｗチャネル３３、ＨＤＣ３４、ＭＰＵ３５、メモリ
３６およびＨＩ３７は、それぞれ、１つもしくは複数の
ＩＣ（Integrated Circuit）により構成されている。制
御回路１００は、機能別に設けられた複数のＩＣから構
成されている。消費電力低減回路４０は、これらのＩＣ
にＣＫ信号を供給する。
【００２５】図２は、図１に示される制御回路を模式的
に示す図である。図２に示されるように、消費電力低減
回路４０は、クロック周波数低減回路４１と、ＩＣ選択
回路４２とを備える。ＩＣ選択回路４２は、複数のＩＣ
５１、ＩＣ５２、・・・、ＩＣ５３のそれぞれに接続さ
れている。これらのＩＣ５１、ＩＣ５２、・・・、ＩＣ
５３は、ＳＰＭドライバ３１、ＨＡドライバ３２、Ｒ／
Ｗチャネル３３、ＨＤＣ３４、ＭＰＵ３５、メモリ３６
およびＨＩ３７のそれぞれを構成するＩＣに相当する。
なお、ＩＣ５１、ＩＣ５２、・・・、ＩＣ５３は、単一
のＬＳＩ（Large Scale integration ）から構成されて
いてもよい。
に示す図である。図２に示されるように、消費電力低減
回路４０は、クロック周波数低減回路４１と、ＩＣ選択
回路４２とを備える。ＩＣ選択回路４２は、複数のＩＣ
５１、ＩＣ５２、・・・、ＩＣ５３のそれぞれに接続さ
れている。これらのＩＣ５１、ＩＣ５２、・・・、ＩＣ
５３は、ＳＰＭドライバ３１、ＨＡドライバ３２、Ｒ／
Ｗチャネル３３、ＨＤＣ３４、ＭＰＵ３５、メモリ３６
およびＨＩ３７のそれぞれを構成するＩＣに相当する。
なお、ＩＣ５１、ＩＣ５２、・・・、ＩＣ５３は、単一
のＬＳＩ（Large Scale integration ）から構成されて
いてもよい。
【００２６】消費電力低減回路４０には、ホスト装置に
設けられたクロック信号発生器２およびリセットＩＣ３
が接続されている。クロック信号発生器２は、ＩＣ５
１、ＩＣ５２、・・・、ＩＣ５３を動作させるためのＣ
Ｋ信号を生成する。ＣＫ信号は、クロック周波数低減回
路４１に入力される。リセットＩＣ３は、電源投入時に
ＰＯＲ（Power On Reset）信号を生成する。ＰＯＲ信号
は、クロック周波数低減回路４１およびＩＣ選択回路４
２に入力される。
設けられたクロック信号発生器２およびリセットＩＣ３
が接続されている。クロック信号発生器２は、ＩＣ５
１、ＩＣ５２、・・・、ＩＣ５３を動作させるためのＣ
Ｋ信号を生成する。ＣＫ信号は、クロック周波数低減回
路４１に入力される。リセットＩＣ３は、電源投入時に
ＰＯＲ（Power On Reset）信号を生成する。ＰＯＲ信号
は、クロック周波数低減回路４１およびＩＣ選択回路４
２に入力される。
【００２７】クロック周波数低減回路４１は、電源投入
時におけるＩＣ５１、ＩＣ５２、・・・、ＩＣ５３の消
費電力を低減する。クロック周波数低減回路４１は、入
力されるＰＯＲ信号がアサートされたとき、入力される
ＣＫ信号の周波数を低減して、ＩＣ選択回路４２に出力
し、入力されるＰＯＲ信号がネゲートされたとき、入力
されるＣＫ信号をそのままＩＣ選択回路４２に出力す
る。
時におけるＩＣ５１、ＩＣ５２、・・・、ＩＣ５３の消
費電力を低減する。クロック周波数低減回路４１は、入
力されるＰＯＲ信号がアサートされたとき、入力される
ＣＫ信号の周波数を低減して、ＩＣ選択回路４２に出力
し、入力されるＰＯＲ信号がネゲートされたとき、入力
されるＣＫ信号をそのままＩＣ選択回路４２に出力す
る。
【００２８】ＩＣ選択回路４２は、電源投入後の制御回
路１００の通常の動作時におけるＩＣ５１、ＩＣ５２、
・・・、ＩＣ５３の消費電力を低減する。ＩＣ選択回路
４２は、従来良く知られる消費電力低減手段である。Ｉ
Ｃ選択回路４２は、ＩＣ５１、ＩＣ５２、・・・、ＩＣ
５３の動作要求や動作状態を検出し、ＩＣ５１、ＩＣ５
２、・・・、ＩＣ５３の中から動作が行われるＩＣを選
択する。ＩＣ選択回路４２により選択されたＩＣには、
ＣＫ信号が出力され、ＩＣ選択回路４２により選択され
ないＩＣには、ＣＫ信号が出力されない。したがって、
ＩＣ５１、ＩＣ５２、・・・、ＩＣ５３全体の消費電力
を低減させることができる。
路１００の通常の動作時におけるＩＣ５１、ＩＣ５２、
・・・、ＩＣ５３の消費電力を低減する。ＩＣ選択回路
４２は、従来良く知られる消費電力低減手段である。Ｉ
Ｃ選択回路４２は、ＩＣ５１、ＩＣ５２、・・・、ＩＣ
５３の動作要求や動作状態を検出し、ＩＣ５１、ＩＣ５
２、・・・、ＩＣ５３の中から動作が行われるＩＣを選
択する。ＩＣ選択回路４２により選択されたＩＣには、
ＣＫ信号が出力され、ＩＣ選択回路４２により選択され
ないＩＣには、ＣＫ信号が出力されない。したがって、
ＩＣ５１、ＩＣ５２、・・・、ＩＣ５３全体の消費電力
を低減させることができる。
【００２９】しかしながら、電源投入時には、ＩＣ選択
回路４２により全てのＩＣ５１、ＩＣ５２、・・・、Ｉ
Ｃ５３が選択される。このため、ＩＣ選択回路４２の前
段にクロック周波数低減回路４１を設け、電源投入時に
ＩＣ５１、ＩＣ５２、・・・、ＩＣ５３により消費され
る電力を低減する。
回路４２により全てのＩＣ５１、ＩＣ５２、・・・、Ｉ
Ｃ５３が選択される。このため、ＩＣ選択回路４２の前
段にクロック周波数低減回路４１を設け、電源投入時に
ＩＣ５１、ＩＣ５２、・・・、ＩＣ５３により消費され
る電力を低減する。
【００３０】図３は、図２に示されるクロック周波数低
減回路の構成を示すブロック図である。図３に示される
ように、クロック周波数低減回路４１は、ＣＫ信号が入
力される分周回路６０を備える。分周回路６０は、入力
されるＣＫ信号の周波数を、例えば、１／６４の周波数
に分周し、周波数が低減されたＣＫ６４信号を出力す
る。
減回路の構成を示すブロック図である。図３に示される
ように、クロック周波数低減回路４１は、ＣＫ信号が入
力される分周回路６０を備える。分周回路６０は、入力
されるＣＫ信号の周波数を、例えば、１／６４の周波数
に分周し、周波数が低減されたＣＫ６４信号を出力す
る。
【００３１】さらに、クロック周波数低減回路４１は、
インバータ６１１、ＡＮＤ回路６１２、フリップフロッ
プ６１３、ＡＮＤ回路６１４、インバータ６１５、ＡＮ
Ｄ回路６２１、フリップフロップ６２２、ＡＮＤ回路６
２３、インバータ６２４およびＯＲ回路６３０を備え
る。
インバータ６１１、ＡＮＤ回路６１２、フリップフロッ
プ６１３、ＡＮＤ回路６１４、インバータ６１５、ＡＮ
Ｄ回路６２１、フリップフロップ６２２、ＡＮＤ回路６
２３、インバータ６２４およびＯＲ回路６３０を備え
る。
【００３２】インバータ６１１は、ＰＯＲ信号を入力
し、入力されたＰＯＲ信号を反転し、ＡＮＤ回路６１２
に出力する。ＡＮＤ回路６１２は、インバータ６１１の
出力信号とインバータ６２４から出力されるＩＮＶ２信
号との論理積であるＡＮＤ１信号をフリップフロップ６
１３に出力する。フリップフロップ６１３は、分周回路
６０から出力されるＣＫ６４信号に同期してＡＮＤ回路
６１２から出力されるＡＮＤ１信号をラッチし、ラッチ
されたＦＦ１信号をＡＮＤ回路６１４およびインバータ
６１５に出力する。
し、入力されたＰＯＲ信号を反転し、ＡＮＤ回路６１２
に出力する。ＡＮＤ回路６１２は、インバータ６１１の
出力信号とインバータ６２４から出力されるＩＮＶ２信
号との論理積であるＡＮＤ１信号をフリップフロップ６
１３に出力する。フリップフロップ６１３は、分周回路
６０から出力されるＣＫ６４信号に同期してＡＮＤ回路
６１２から出力されるＡＮＤ１信号をラッチし、ラッチ
されたＦＦ１信号をＡＮＤ回路６１４およびインバータ
６１５に出力する。
【００３３】ＡＮＤ回路６１４は、分周回路６０から出
力されるＣＫ６４信号とフリップフロップ６１３から出
力されるＦＦ１信号との論理積ＡＮＤ２信号をＯＲ回路
６３０に出力する。インバータ６１５は、フリップフロ
ップ６１３から出力されるＦＦ１信号を反転し、反転さ
れたＩＮＶ１信号をＡＮＤ回路６２１に出力する。
力されるＣＫ６４信号とフリップフロップ６１３から出
力されるＦＦ１信号との論理積ＡＮＤ２信号をＯＲ回路
６３０に出力する。インバータ６１５は、フリップフロ
ップ６１３から出力されるＦＦ１信号を反転し、反転さ
れたＩＮＶ１信号をＡＮＤ回路６２１に出力する。
【００３４】ＡＮＤ回路６２１は、ＰＯＲ信号を入力
し、入力されたＰＯＲ信号とインバータ６１５から出力
されるＩＮＶ１信号との論理積であるＡＮＤ３信号をフ
リップフロップ６２２に出力する。フリップフロップ６
２２は、ＣＫ信号を入力し、入力されるＣＫ信号に同期
してＡＮＤ回路６２１から出力されるＡＮＤ３信号をラ
ッチし、ラッチされたＦＦ２信号をＡＮＤ回路６２３お
よびインバータ６２４に出力する。
し、入力されたＰＯＲ信号とインバータ６１５から出力
されるＩＮＶ１信号との論理積であるＡＮＤ３信号をフ
リップフロップ６２２に出力する。フリップフロップ６
２２は、ＣＫ信号を入力し、入力されるＣＫ信号に同期
してＡＮＤ回路６２１から出力されるＡＮＤ３信号をラ
ッチし、ラッチされたＦＦ２信号をＡＮＤ回路６２３お
よびインバータ６２４に出力する。
【００３５】ＡＮＤ回路６２３は、ＣＫ信号を入力し、
入力されるＣＫ信号とフリップフロップ６２２から出力
されるＦＦ２信号との論理積であるＡＮＤ４信号をＯＲ
回路６３０に出力する。インバータ６２４は、フリップ
フロップ６２２から出力されるＦＦ２信号を反転し、反
転されたＩＮＶ２信号をＡＮＤ回路６１２に出力する。
ＯＲ回路６３０は、ＡＮＤ回路６１４から出力されるＡ
ＮＤ２信号とＡＮＤ回路６２３から出力されるＡＮＤ４
信号との論理和であるＯＲ信号を、図２に示されるＩＣ
選択回路４２に出力する。
入力されるＣＫ信号とフリップフロップ６２２から出力
されるＦＦ２信号との論理積であるＡＮＤ４信号をＯＲ
回路６３０に出力する。インバータ６２４は、フリップ
フロップ６２２から出力されるＦＦ２信号を反転し、反
転されたＩＮＶ２信号をＡＮＤ回路６１２に出力する。
ＯＲ回路６３０は、ＡＮＤ回路６１４から出力されるＡ
ＮＤ２信号とＡＮＤ回路６２３から出力されるＡＮＤ４
信号との論理和であるＯＲ信号を、図２に示されるＩＣ
選択回路４２に出力する。
【００３６】図４は、図３に示されるのクロック周波数
低減回路の動作を示すタイムチャートである。ここで
は、説明を容易にするため、分周回路６０は、入力され
るＣＫ信号の周波数を１／４の周波数に分周し、周波数
が低減されたＣＫ４信号を出力するものとする。
低減回路の動作を示すタイムチャートである。ここで
は、説明を容易にするため、分周回路６０は、入力され
るＣＫ信号の周波数を１／４の周波数に分周し、周波数
が低減されたＣＫ４信号を出力するものとする。
【００３７】ＨＤＤ装置の電源が投入されると、クロッ
ク周波数低減回路４１に入力されるＰＯＲ信号がＬ（lo
w ）レベルにアサートされる。ＬレベルのＰＯＲ信号
は、インバータ６１１に入力され、Ｈ（high）レベルに
反転されてＡＮＤ回路６１２に入力される。同時に、Ｌ
レベルのＰＯＲ信号は、ＡＮＤ回路６２１に入力され
る。これにより、ＡＮＤ回路６２１のＡＮＤ３信号は、
Ｌレベルに保持される。
ク周波数低減回路４１に入力されるＰＯＲ信号がＬ（lo
w ）レベルにアサートされる。ＬレベルのＰＯＲ信号
は、インバータ６１１に入力され、Ｈ（high）レベルに
反転されてＡＮＤ回路６１２に入力される。同時に、Ｌ
レベルのＰＯＲ信号は、ＡＮＤ回路６２１に入力され
る。これにより、ＡＮＤ回路６２１のＡＮＤ３信号は、
Ｌレベルに保持される。
【００３８】ＡＮＤ回路６２１から出力されるＬレベル
のＡＮＤ３信号は、ＣＫ信号に同期してフリップフロッ
プ６２２にラッチされる。フリップフロップ６２２から
出力されるＬレベルのＦＦ２信号は、ＡＮＤ回路６２３
に入力される。これにより、ＡＮＤ回路６２３からＬレ
ベルのＡＮＤ４信号が出力される。同時に、フリップフ
ロップ６２２から出力されるＬレベルのＦＦ２信号は、
インバータ６２４によりＨレベルのＩＮＶ２信号に反転
され、ＡＮＤ回路６１２に入力される。これにより、Ａ
ＮＤ回路６１２からＨレベルのＡＮＤ１信号が出力され
る。
のＡＮＤ３信号は、ＣＫ信号に同期してフリップフロッ
プ６２２にラッチされる。フリップフロップ６２２から
出力されるＬレベルのＦＦ２信号は、ＡＮＤ回路６２３
に入力される。これにより、ＡＮＤ回路６２３からＬレ
ベルのＡＮＤ４信号が出力される。同時に、フリップフ
ロップ６２２から出力されるＬレベルのＦＦ２信号は、
インバータ６２４によりＨレベルのＩＮＶ２信号に反転
され、ＡＮＤ回路６１２に入力される。これにより、Ａ
ＮＤ回路６１２からＨレベルのＡＮＤ１信号が出力され
る。
【００３９】ＡＮＤ回路６１２から出力されるＨレベル
のＡＮＤ１信号は、ＣＫ４信号に同期してフリップフロ
ップ６１３にラッチされ、フリップフロップ６１３から
ＨレベルのＦＦ１信号が出力される。フリップフロップ
６１３から出力されるＨレベルのＦＦ１信号は、ＡＮＤ
回路６１４に入力される。これにより、ＡＮＤ回路６１
４から分周回路６０のＣＫ４信号（ＡＮＤ２信号）が出
力される。同時に、フリップフロップ６１３から出力さ
れるＨレベルのＦＦ１信号は、インバータ６１５により
ＬレベルのＩＮＶ１信号に反転され、ＡＮＤ回路６２１
に入力される。
のＡＮＤ１信号は、ＣＫ４信号に同期してフリップフロ
ップ６１３にラッチされ、フリップフロップ６１３から
ＨレベルのＦＦ１信号が出力される。フリップフロップ
６１３から出力されるＨレベルのＦＦ１信号は、ＡＮＤ
回路６１４に入力される。これにより、ＡＮＤ回路６１
４から分周回路６０のＣＫ４信号（ＡＮＤ２信号）が出
力される。同時に、フリップフロップ６１３から出力さ
れるＨレベルのＦＦ１信号は、インバータ６１５により
ＬレベルのＩＮＶ１信号に反転され、ＡＮＤ回路６２１
に入力される。
【００４０】ＡＮＤ回路６１４から出力されるＣＫ４信
号（ＡＮＤ２信号）およびＡＮＤ回路６２３からＬレベ
ルのＡＮＤ４信号は、それぞれＯＲ回路６３０に入力さ
れる。これにより、ＯＲ回路６３０からＣＫ４信号が出
力される。図３に示されるＩＣ５１、ＩＣ５２、・・
・、ＩＣ５３には、ＣＫ信号の周波数が１／４に低減さ
れたＣＫ４信号がＩＣ選択回路４２を介して供給され
る。したがって、ＩＣ５１、ＩＣ５２、・・・、ＩＣ５
３の消費電力が低減される。
号（ＡＮＤ２信号）およびＡＮＤ回路６２３からＬレベ
ルのＡＮＤ４信号は、それぞれＯＲ回路６３０に入力さ
れる。これにより、ＯＲ回路６３０からＣＫ４信号が出
力される。図３に示されるＩＣ５１、ＩＣ５２、・・
・、ＩＣ５３には、ＣＫ信号の周波数が１／４に低減さ
れたＣＫ４信号がＩＣ選択回路４２を介して供給され
る。したがって、ＩＣ５１、ＩＣ５２、・・・、ＩＣ５
３の消費電力が低減される。
【００４１】ＨＤＤ装置の電源が投入され、一定時間が
経過すると、ＰＯＲ信号がＨレベルにネゲートされる。
ＨレベルのＰＯＲ信号は、インバータ６１１に入力さ
れ、Ｌレベルに反転されてＡＮＤ回路６１２に入力され
る。これにより、ＡＮＤ回路６１２のＡＮＤ１信号は、
Ｌレベルに保持される。同時に、ＨレベルのＰＯＲ信号
は、ＡＮＤ回路６２１に入力される。
経過すると、ＰＯＲ信号がＨレベルにネゲートされる。
ＨレベルのＰＯＲ信号は、インバータ６１１に入力さ
れ、Ｌレベルに反転されてＡＮＤ回路６１２に入力され
る。これにより、ＡＮＤ回路６１２のＡＮＤ１信号は、
Ｌレベルに保持される。同時に、ＨレベルのＰＯＲ信号
は、ＡＮＤ回路６２１に入力される。
【００４２】ＡＮＤ回路６１２から出力されるＬレベル
のＡＮＤ１信号は、分周回路６０から出力されるＣＫ４
信号の立ち下がりに同期してラッチされ、フリップフロ
ップ６１３からＬレベルのＦＦ１信号が出力される。フ
リップフロップ６１３から出力されるＬレベルのＦＦ１
信号は、ＡＮＤ回路６１４に入力される。これにより、
ＡＮＤ回路６１４からＬレベルのＡＮＤ２信号が出力さ
れる。同時に、フリップフロップ６１３から出力される
ＬレベルのＦＦ１信号は、インバータ６１５によりＨレ
ベルのＩＮＶ１信号に反転され、ＡＮＤ回路６２１に入
力される。
のＡＮＤ１信号は、分周回路６０から出力されるＣＫ４
信号の立ち下がりに同期してラッチされ、フリップフロ
ップ６１３からＬレベルのＦＦ１信号が出力される。フ
リップフロップ６１３から出力されるＬレベルのＦＦ１
信号は、ＡＮＤ回路６１４に入力される。これにより、
ＡＮＤ回路６１４からＬレベルのＡＮＤ２信号が出力さ
れる。同時に、フリップフロップ６１３から出力される
ＬレベルのＦＦ１信号は、インバータ６１５によりＨレ
ベルのＩＮＶ１信号に反転され、ＡＮＤ回路６２１に入
力される。
【００４３】これにより、ＡＮＤ回路６２１からＨレベ
ルのＡＮＤ３信号が出力される。ＡＮＤ回路６２１から
出力されるＨレベルのＡＮＤ３信号は、ＣＫ信号に同期
してフリップフロップ６２２にラッチされ、フリップフ
ロップ６２２からＨレベルのＦＦ２信号が出力される。
フリップフロップ６２２から出力されるＨレベルのＦＦ
２信号は、ＡＮＤ回路６２３に入力される。これによ
り、ＡＮＤ回路６２３からＣＫ信号（ＡＮＤ４信号）が
出力される。同時に、フリップフロップ６２２から出力
されるＨレベルのＦＦ２信号は、インバータ６２４によ
りＬレベルのＩＮＶ２信号に反転され、ＡＮＤ回路６１
２に入力される。
ルのＡＮＤ３信号が出力される。ＡＮＤ回路６２１から
出力されるＨレベルのＡＮＤ３信号は、ＣＫ信号に同期
してフリップフロップ６２２にラッチされ、フリップフ
ロップ６２２からＨレベルのＦＦ２信号が出力される。
フリップフロップ６２２から出力されるＨレベルのＦＦ
２信号は、ＡＮＤ回路６２３に入力される。これによ
り、ＡＮＤ回路６２３からＣＫ信号（ＡＮＤ４信号）が
出力される。同時に、フリップフロップ６２２から出力
されるＨレベルのＦＦ２信号は、インバータ６２４によ
りＬレベルのＩＮＶ２信号に反転され、ＡＮＤ回路６１
２に入力される。
【００４４】ＡＮＤ回路６１４から出力されるＬレベル
のＡＮＤ２信号およびＡＮＤ回路６２３から出力される
ＣＫ信号（ＡＮＤ４信号）は、それぞれＯＲ回路６３０
に入力される。これにより、ＯＲ回路６３０からＣＫ信
号が出力される。ＯＲ回路６３０から出力されるＣＫ信
号は、ＩＣ選択回路４２に出力される。そして、ＩＣ選
択回路４２により選択されたＩＣにＣＫ信号が供給され
る。これにより、制御回路１００の通常の動作時におけ
るＩＣ５１、ＩＣ５２、・・・、ＩＣ５３全体の消費電
力が低減される。
のＡＮＤ２信号およびＡＮＤ回路６２３から出力される
ＣＫ信号（ＡＮＤ４信号）は、それぞれＯＲ回路６３０
に入力される。これにより、ＯＲ回路６３０からＣＫ信
号が出力される。ＯＲ回路６３０から出力されるＣＫ信
号は、ＩＣ選択回路４２に出力される。そして、ＩＣ選
択回路４２により選択されたＩＣにＣＫ信号が供給され
る。これにより、制御回路１００の通常の動作時におけ
るＩＣ５１、ＩＣ５２、・・・、ＩＣ５３全体の消費電
力が低減される。
【００４５】なお、ＨＤＤ装置の電源が切断されるとき
には、ＰＯＲ信号がＬレベルにアサートされ、分周回路
６０から出力されるＣＫ４信号の立ち下がりに同期し
て、クロック周波数低減回路４１からＣＫ４信号が出力
される状態に戻る。
には、ＰＯＲ信号がＬレベルにアサートされ、分周回路
６０から出力されるＣＫ４信号の立ち下がりに同期し
て、クロック周波数低減回路４１からＣＫ４信号が出力
される状態に戻る。
【００４６】実施の形態２．図５は、この発明に係る実
施の形態２のＨＤＤ装置のクロック周波数低減回路の構
成を示すブロック図である。実施の形態２のＨＤＤ装置
は、図３に示される実施の形態１のＨＤＤ装置のクロッ
ク周波数低減回路４１を図５に示されるクロック周波数
低減回路７０に置き換えたものである。このクロック周
波数低減回路７０は、例えば、６４パルス分のＣＫ信号
が入力される毎に１パルス分のＣＫ信号を取り出し、Ｃ
Ｋ信号の周波数を１／６４に低減する。
施の形態２のＨＤＤ装置のクロック周波数低減回路の構
成を示すブロック図である。実施の形態２のＨＤＤ装置
は、図３に示される実施の形態１のＨＤＤ装置のクロッ
ク周波数低減回路４１を図５に示されるクロック周波数
低減回路７０に置き換えたものである。このクロック周
波数低減回路７０は、例えば、６４パルス分のＣＫ信号
が入力される毎に１パルス分のＣＫ信号を取り出し、Ｃ
Ｋ信号の周波数を１／６４に低減する。
【００４７】図５に示されるように、クロック周波数低
減回路７０は、ＡＮＤ回路７１、フリップフロップ７
２、ＯＲ回路７３およびカウンタ７４を備える。ＣＫ信
号は、ＡＮＤ回路７１、フリップフロップ７２およびカ
ウンタ７４に入力される。ＰＯＲ信号は、ＯＲ回路７３
に入力される。
減回路７０は、ＡＮＤ回路７１、フリップフロップ７
２、ＯＲ回路７３およびカウンタ７４を備える。ＣＫ信
号は、ＡＮＤ回路７１、フリップフロップ７２およびカ
ウンタ７４に入力される。ＰＯＲ信号は、ＯＲ回路７３
に入力される。
【００４８】カウンタ７４は、入力されるＣＫ信号のパ
ルス数をカウントし、６４パルス分のＣＫ信号がカウン
トされたとき、ＣＫ信号の周期よりわずかに長いパルス
幅を有するＣＮＴ信号をＯＲ回路７３に出力する動作を
繰り返す。ＯＲ回路７３は、入力されるＰＯＲ信号とカ
ウンタ７４から出力されるＣＮＴ信号との論理和である
ＯＲ信号をフリップフロップ７２に出力する。フリップ
フロップ７２は、入力されるＣＫ信号に同期してＯＲ回
路７３から出力されるＯＲ信号をラッチし、ラッチされ
たＦＦ信号をＡＮＤ回路７１に出力する。ＡＮＤ回路７
１は、入力されるＣＫ信号とフリップフロップ７２から
出力されるＦＦ信号との論理積であるＡＮＤ信号を出力
する。
ルス数をカウントし、６４パルス分のＣＫ信号がカウン
トされたとき、ＣＫ信号の周期よりわずかに長いパルス
幅を有するＣＮＴ信号をＯＲ回路７３に出力する動作を
繰り返す。ＯＲ回路７３は、入力されるＰＯＲ信号とカ
ウンタ７４から出力されるＣＮＴ信号との論理和である
ＯＲ信号をフリップフロップ７２に出力する。フリップ
フロップ７２は、入力されるＣＫ信号に同期してＯＲ回
路７３から出力されるＯＲ信号をラッチし、ラッチされ
たＦＦ信号をＡＮＤ回路７１に出力する。ＡＮＤ回路７
１は、入力されるＣＫ信号とフリップフロップ７２から
出力されるＦＦ信号との論理積であるＡＮＤ信号を出力
する。
【００４９】図６は、図５に示されるクロック周波数低
減回路の動作を示すタイムチャートである。ＨＤＤ装置
の電源が投入されると、クロック周波数低減回路７０に
入力されるＰＯＲ信号がＬ（low ）レベルにアサートさ
れる。ＬレベルのＰＯＲ信号は、ＯＲ回路７３に入力さ
れる。このとき、ＣＫ信号のパルス数がカウンタ７４に
よりカウントされ、６４パルスに達すると、Ｈレベルの
ＣＮＴ信号がＯＲ回路７３に出力される。これにより、
ＯＲ回路７３からＨレベルのＯＲ信号が出力される。Ｏ
Ｒ回路７３から出力されるＨレベルのＯＲ信号は、フリ
ップフロップ７２によりＣＫ信号の立ち下がりに同期し
てラッチされ、ＡＮＤ回路７１に出力される。これによ
り、ＡＮＤ回路７１から１パルス分のＣＫ信号が出力さ
れる。以降、６４パルス分のＣＫ信号が入力される毎に
同様の動作が繰り返される。
減回路の動作を示すタイムチャートである。ＨＤＤ装置
の電源が投入されると、クロック周波数低減回路７０に
入力されるＰＯＲ信号がＬ（low ）レベルにアサートさ
れる。ＬレベルのＰＯＲ信号は、ＯＲ回路７３に入力さ
れる。このとき、ＣＫ信号のパルス数がカウンタ７４に
よりカウントされ、６４パルスに達すると、Ｈレベルの
ＣＮＴ信号がＯＲ回路７３に出力される。これにより、
ＯＲ回路７３からＨレベルのＯＲ信号が出力される。Ｏ
Ｒ回路７３から出力されるＨレベルのＯＲ信号は、フリ
ップフロップ７２によりＣＫ信号の立ち下がりに同期し
てラッチされ、ＡＮＤ回路７１に出力される。これによ
り、ＡＮＤ回路７１から１パルス分のＣＫ信号が出力さ
れる。以降、６４パルス分のＣＫ信号が入力される毎に
同様の動作が繰り返される。
【００５０】図３に示されるＩＣ５１、ＩＣ５２、・・
・、ＩＣ５３には、ＣＫ信号の周波数が１／６４に低減
されたＣＫ６４信号がＩＣ選択回路４２を介して供給さ
れる。したがって、ＩＣ５１、ＩＣ５２、・・・、ＩＣ
５３の消費電力が低減される。
・、ＩＣ５３には、ＣＫ信号の周波数が１／６４に低減
されたＣＫ６４信号がＩＣ選択回路４２を介して供給さ
れる。したがって、ＩＣ５１、ＩＣ５２、・・・、ＩＣ
５３の消費電力が低減される。
【００５１】ＨＤＤ装置の電源が投入され、一定時間が
経過すると、ＰＯＲ信号がＨレベルにネゲートされる。
ＯＲ回路７３からＨレベルのＯＲ信号が出力され、フリ
ップフロップ７２からＣＫ信号の立ち下がりに同期して
ＨレベルのＦＦ信号が出力される。ＡＮＤ回路７１から
ＣＫ信号が出力される。そして、ＩＣ選択回路４２によ
り選択されたＩＣにＣＫ信号が供給される。これによ
り、制御回路１００の通常の動作時におけるＩＣ５１、
ＩＣ５２、・・・、ＩＣ５３全体の消費電力が低減され
る。
経過すると、ＰＯＲ信号がＨレベルにネゲートされる。
ＯＲ回路７３からＨレベルのＯＲ信号が出力され、フリ
ップフロップ７２からＣＫ信号の立ち下がりに同期して
ＨレベルのＦＦ信号が出力される。ＡＮＤ回路７１から
ＣＫ信号が出力される。そして、ＩＣ選択回路４２によ
り選択されたＩＣにＣＫ信号が供給される。これによ
り、制御回路１００の通常の動作時におけるＩＣ５１、
ＩＣ５２、・・・、ＩＣ５３全体の消費電力が低減され
る。
【００５２】なお、ＨＤＤ装置の電源が切断されるとき
には、ＰＯＲ信号がＬレベルにアサートされ、６４パル
ス分のＣＫ信号が入力される毎に、カウンタ７４のＣＮ
Ｔ信号に基づく１パルス分のＣＫ信号がＡＮＤ回路７１
から出力される。
には、ＰＯＲ信号がＬレベルにアサートされ、６４パル
ス分のＣＫ信号が入力される毎に、カウンタ７４のＣＮ
Ｔ信号に基づく１パルス分のＣＫ信号がＡＮＤ回路７１
から出力される。
【００５３】図７は、実施の形態１および２のクロック
周波数低減回路の動作を比較するタイムチャートであ
る。図７において、ＣＫｉｎは、クロック周波数低減回
路に入力されるＣＫ信号を表し、ＣＫｏｕｔは、クロッ
ク周波数低減回路から出力される信号を表す。
周波数低減回路の動作を比較するタイムチャートであ
る。図７において、ＣＫｉｎは、クロック周波数低減回
路に入力されるＣＫ信号を表し、ＣＫｏｕｔは、クロッ
ク周波数低減回路から出力される信号を表す。
【００５４】実施の形態１のクロック周波数低減回路４
１では、分周回路６０から出力されるＣＫ６４信号によ
り他の回路が動作するため、ＰＯＲ信号は、ＣＫ６４信
号の分解能で認識される。図７（ａ）に示されるよう
に、クロック周波数低減回路４１では、ＰＯＲ信号がネ
ゲートされると、ＣＫ６４信号の立ち下がりに同期して
ＣＫ信号が出力される。このため、ＰＯＲ信号がネゲー
トされてからＣＫ信号が出力されるまでの時間Ｔ１は、
ＣＫ信号の周期をＴとすると、最大６４Ｔとなる。
１では、分周回路６０から出力されるＣＫ６４信号によ
り他の回路が動作するため、ＰＯＲ信号は、ＣＫ６４信
号の分解能で認識される。図７（ａ）に示されるよう
に、クロック周波数低減回路４１では、ＰＯＲ信号がネ
ゲートされると、ＣＫ６４信号の立ち下がりに同期して
ＣＫ信号が出力される。このため、ＰＯＲ信号がネゲー
トされてからＣＫ信号が出力されるまでの時間Ｔ１は、
ＣＫ信号の周期をＴとすると、最大６４Ｔとなる。
【００５５】これに対し、実施の形態２のクロック周波
数低減回路７０では、各回路がＣＫ信号に基づて動作す
るため、図７（ｂ）に示されるように、ＰＯＲ信号がネ
ゲートされると、ＣＫ信号の立ち下がりに同期してＣＫ
信号が出力される。このため、ＰＯＲ信号がネゲートさ
れてからＣＫ信号が出力されるまでの時間Ｔ２は、ＣＫ
信号の周期をＴとすると、最大Ｔとなる。したがって、
制御回路１００の状態を電源投入後の通常に動作に早期
に移行させることができる。
数低減回路７０では、各回路がＣＫ信号に基づて動作す
るため、図７（ｂ）に示されるように、ＰＯＲ信号がネ
ゲートされると、ＣＫ信号の立ち下がりに同期してＣＫ
信号が出力される。このため、ＰＯＲ信号がネゲートさ
れてからＣＫ信号が出力されるまでの時間Ｔ２は、ＣＫ
信号の周期をＴとすると、最大Ｔとなる。したがって、
制御回路１００の状態を電源投入後の通常に動作に早期
に移行させることができる。
【００５６】一方、実施の形態１のクロック周波数低減
回路４１は、実施の形態２のクロック周波数低減回路７
０よりも、一般に回路規模を小さくすることができる。
したがって、電源投入時に通常の周波数モードに復帰す
る時間および電源切断時に低周波数モードに移行する時
間に制限がない場合には、実施の形態１のクロック周波
数低減回路４１を採用するとよい。一方、これらの時間
に一定の制限がある場合には、実施の形態２のクロック
周波数低減回路７０を採用するとよい。
回路４１は、実施の形態２のクロック周波数低減回路７
０よりも、一般に回路規模を小さくすることができる。
したがって、電源投入時に通常の周波数モードに復帰す
る時間および電源切断時に低周波数モードに移行する時
間に制限がない場合には、実施の形態１のクロック周波
数低減回路４１を採用するとよい。一方、これらの時間
に一定の制限がある場合には、実施の形態２のクロック
周波数低減回路７０を採用するとよい。
【００５７】３．３Ｖの電源電圧で動作する従来のＨＤ
Ｄ装置の制御回路に実施の形態２のクロック周波数低減
回路を設け、電源投入時におけるＣＫ信号周波数を１／
６４に低減したところ、従来３００ｍＡ程度あった消費
電流が４０〜５０ｍＡ程度に低減されることが、実験に
より確認された。
Ｄ装置の制御回路に実施の形態２のクロック周波数低減
回路を設け、電源投入時におけるＣＫ信号周波数を１／
６４に低減したところ、従来３００ｍＡ程度あった消費
電流が４０〜５０ｍＡ程度に低減されることが、実験に
より確認された。
【００５８】実施の形態２のクロック周波数低減回路
は、消費電力に制限があるメモリカートリッジ、例え
ば、サンディスク（SanDisk ）社から提唱されたコンパ
クトフラッシュ（ＣＦ；CompactFlash）（商標）規格に
準拠するＨＤＤ装置に適用することができる。ＣＦカー
ドには、板厚３．３ｍｍのＴｙｐｅ１カードと、板厚５
ｍｍのＴｙｐｅ２カードとがある。既に、Ｔｙｐｅ２に
準拠するＨＤＤ装置が開発されている。
は、消費電力に制限があるメモリカートリッジ、例え
ば、サンディスク（SanDisk ）社から提唱されたコンパ
クトフラッシュ（ＣＦ；CompactFlash）（商標）規格に
準拠するＨＤＤ装置に適用することができる。ＣＦカー
ドには、板厚３．３ｍｍのＴｙｐｅ１カードと、板厚５
ｍｍのＴｙｐｅ２カードとがある。既に、Ｔｙｐｅ２に
準拠するＨＤＤ装置が開発されている。
【００５９】ＣＦカードでは、待機時における消費電流
が、電源電圧３．３Ｖのとき、最大７５ｍＡに、電源電
圧が５Ｖのとき、最大１００ｍＡに決定されている。こ
のため、従来のＨＤＤ装置は、電源電圧が３．３Ｖの規
格を満足することができなかった。本発明に係るＨＤＤ
装置では、実施の形態２のクロック周波数低減回路を設
けることで、電源電圧が３．３Ｖの規格を満足すること
ができる。
が、電源電圧３．３Ｖのとき、最大７５ｍＡに、電源電
圧が５Ｖのとき、最大１００ｍＡに決定されている。こ
のため、従来のＨＤＤ装置は、電源電圧が３．３Ｖの規
格を満足することができなかった。本発明に係るＨＤＤ
装置では、実施の形態２のクロック周波数低減回路を設
けることで、電源電圧が３．３Ｖの規格を満足すること
ができる。
【００６０】
【発明の効果】この発明によれば、電源投入時、パワー
・オン・リセット信号を監視し、このリセット信号がネ
ゲートされるまで、複数の電子回路の動作時における周
波数より低い周波数のクロック信号を、複数の電子回路
に出力する。これにより、電源投入時に複数の電子回路
により消費される電力を低減することができる。
・オン・リセット信号を監視し、このリセット信号がネ
ゲートされるまで、複数の電子回路の動作時における周
波数より低い周波数のクロック信号を、複数の電子回路
に出力する。これにより、電源投入時に複数の電子回路
により消費される電力を低減することができる。
【図１】 この発明に係る実施の形態１のＨＤＤ装置の
概略構成を示す図である。
概略構成を示す図である。
【図２】 図１に示される制御回路を模式的に示す図で
ある。
ある。
【図３】 図２に示されるクロック周波数低減回路の構
成を示すブロック図である。
成を示すブロック図である。
【図４】 図３に示されるクロック周波数低減回路の動
作を示すタイムチャートである。
作を示すタイムチャートである。
【図５】 この発明に係る実施の形態２のＨＤＤ装置の
クロック周波数低減回路の構成を示すブロック図であ
る。
クロック周波数低減回路の構成を示すブロック図であ
る。
【図６】 図５に示されるクロック周波数低減回路の動
作を示すタイムチャートである。
作を示すタイムチャートである。
【図７】 実施の形態１および２のクロック周波数低減
回路の動作を比較するタイムチャートである。
回路の動作を比較するタイムチャートである。
【図８】 従来のＨＤＤ装置の制御回路の概略構成を示
す図である。
す図である。
２１ 磁気ディスク ２２ スピンドルモータ ２３ ヘッドスライダ ２４ ヘッドアーム ２５ アクチュエータ ３１ ＳＰＭドライバ ３２ ＨＡドライバ ３３ Ｒ／Ｗチャネル ３４ ＨＤＣ ３５ ＭＰＵ ３６ メモリ ３７ ＨＩ ３９ バス ４０ 消費電力低減回路４０ ４１ クロック周波数低減回路 ４２ ＩＣ選択回路 ５１ ５２ ５３ ＩＣ ７０ クロック周波数低減回路 ７１ ＡＮＤ回路 ７２ フリップフロップ ７３ ＯＲ回路 ７４ カウンタ １００ 制御回路 ６１１、６１５、６２４ インバータ ６１２、６１４、６２１、６２３ ＡＮＤ回路 ６１３、６２２ フリップフロップ ６３０ ＯＲ回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０３Ｋ 19/003 Ｇ０６Ｆ 1/00 ３３２Ｚ (72)発明者 村上 昌之 神奈川県藤沢市桐原町１番地 日本アイ・ ビー・エム株式会社 藤沢事業所内 (72)発明者 金井 俊夫 滋賀県野洲郡野洲町大字市三宅800番地 日本アイ・ビー・エム株式会社 野洲事業 所内 Ｆターム(参考） 5B011 EB07 LL13 5B079 BA01 BC01 DD08 DD20 5J032 AB02 AC14 5J055 AX12 AX57 AX65 BX17 BX36 CX23 DX27 EZ07 EZ25 EZ31 EZ34 GX01 GX02 GX04
Claims (10)
- 【請求項１】 少なくとも１つの電子回路にクロック信
号を出力し、前記少なくとも１つの電子回路により消費
される電力を低減する消費電力低減方法であって、 電源投入時、パワー・オン・リセット信号を監視し、こ
のパワー・オン・リセット信号がネゲートされるまで、
前記少なくとも１つの電子回路の動作時における周波数
より低い周波数のクロック信号を前記少なくとも１つの
電子回路に出力することを特徴とする消費電力低減方
法。 - 【請求項２】 電源投入時、前記少なくとも１つの電子
回路の動作時に対応する周波数を有するクロック信号お
よびパワー・オン・リセット信号をそれぞれ入力し、入
力されるパワー・オン・リセット信号がネゲートされる
まで、入力されるクロック信号の周波数を所定の周波数
のクロック信号に分周し、前記少なくとも１つの電子回
路に出力することを特徴とする請求項１に記載の消費電
力低減方法。 - 【請求項３】 電源投入時、前記少なくとも１つの電子
回路の動作時に対応する周波数を有するクロック信号お
よびパワー・オン・リセット信号をそれぞれ入力し、入
力されるパワー・オン・リセット信号がネゲートされる
まで、所定のパルス数のクロック信号が入力される毎
に、１パルス分のクロック信号を取り出し、前記少なく
とも１つの電子回路に出力することを特徴とする請求項
１に記載の消費電力低減方法。 - 【請求項４】 クロック信号を入力するクロック信号入
力端子と、 パワー・オン・リセット信号を入力するパワー・オン・
リセット信号入力端子と、 クロック信号を出力するクロック信号出力端子とを有
し、 パワー・オン・リセット信号入力端子を通して入力され
るパワー・オン・リセット信号がネゲートされるまで、
クロック信号入力端子を通して入力されるクロック信号
の周波数を低減し、クロック信号出力端子を通して出力
することを特徴とする消費電力低減回路。 - 【請求項５】 クロック信号入力端子を通して入力され
るクロック信号の周波数を低減して出力する周波数低減
回路と、 周波数低減回路から出力されるクロック信号とクロック
信号入力端子を通して入力されるクロック信号とを切り
換え、クロック信号出力端子を通して出力する切換器と
を有し、 切換器は、パワー・オン・リセット信号入力端子を通し
て入力されるパワー・オン・リセット信号がアサートさ
れたとき、周波数低減回路から出力されるクロック信号
をクロック信号出力端子を通して出力し、パワー・オン
・リセット信号入力端子を通して入力されるパワー・オ
ン・リセット信号がネゲートされたとき、クロック信号
入力端子を通して入力されるクロック信号をクロック信
号出力端子を通して出力することを特徴とする請求項４
に記載の消費電力低減回路。 - 【請求項６】 周波数低減回路は、クロック信号入力端
子を通して入力されるクロック信号の周波数を所定の周
波数に分周する分周器からなることを特徴とする請求項
５に記載の消費電力低減回路。 - 【請求項７】 周波数低減回路は、所定のパルス数のク
ロック信号がクロック信号入力端子を通して入力される
毎に、１パルス分のクロック信号を取り出して出力する
ことを特徴とする請求項５に記載の消費電力低減回路。 - 【請求項８】 消費電力低減回路は、クロック信号入力
端子を通して入力されるクロック信号のパルス数をカウ
ントし、カウントされるパルス数が所定のパルス数に達
したとき、クロック信号入力端子を通して入力される１
パルス分のクロック信号を取り出すための出力信号を出
力するカウンタと、カウンタから出力される出力信号
と、パワー・オン・リセット信号入力端子を通して入力
されるパワー・オン・リセット信号との論理和を出力す
る論理和回路とを有し、 切換器は、論理和回路から出力される出力信号と、クロ
ック信号入力端子を通して入力されるクロック信号との
論理積をクロック信号出力端子を通して出力する論理積
回路からなることを特徴とする請求項７に記載の消費電
力低減回路。 - 【請求項９】 クロック信号に基づいて動作する、少な
くとも１つの電子回路と、 クロック信号を入力するクロック信号入力端子と、パワ
ー・オン・リセット信号を入力するパワー・オン・リセ
ット信号入力端子と、前記複数の電子回路のそれぞれに
接続され、クロック信号を出力する複数のクロック信号
出力端子とを有する消費電力低減回路とを備え、 消費電力低減回路は、電源投入時、パワー・オン・リセ
ット信号入力端子を通して入力されるパワー・オン・リ
セット信号がネゲートされるまで、クロック信号入力端
子を通して入力されるクロック信号の周波数を低減し、
クロック信号出力端子を通して出力することを特徴とす
る制御回路。 - 【請求項１０】 回転する磁気ディスクの記録面に対し
磁気ヘッドを移動させ、この磁気ヘッドにより磁気ディ
スクの記録面にデータの記録／再生を行うハード・ディ
スク・ドライブ装置において、 クロック信号に基づいて動作する、少なくとも１つの電
子回路と、 クロック信号を入力するクロック信号入力端子と、パワ
ー・オン・リセット信号を入力するパワー・オン・リセ
ット信号入力端子と、前記複数の電子回路のそれぞれに
接続され、クロック信号を出力する複数のクロック信号
出力端子とを有する消費電力低減回路とを備え、 消費電力低減回路は、電源投入時、パワー・オン・リセ
ット信号入力端子を通して入力されるパワー・オン・リ
セット信号がネゲートされるまで、クロック信号入力端
子を通して入力されるクロック信号の周波数を低減し、
クロック信号出力端子を通して出力することを特徴とす
るハード・ディスク・ドライブ装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27412999A JP2001101764A (ja) | 1999-09-28 | 1999-09-28 | 消費電力低減方法、消費電力低減回路、制御回路およびハード・ディスク・ドライブ装置 |
| US09/675,547 US6429704B1 (en) | 1999-09-28 | 2000-09-28 | Power consumption reduction method, power consumption reduction circuit, control circuit, and hard disk drive apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27412999A JP2001101764A (ja) | 1999-09-28 | 1999-09-28 | 消費電力低減方法、消費電力低減回路、制御回路およびハード・ディスク・ドライブ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001101764A true JP2001101764A (ja) | 2001-04-13 |
Family
ID=17537432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27412999A Pending JP2001101764A (ja) | 1999-09-28 | 1999-09-28 | 消費電力低減方法、消費電力低減回路、制御回路およびハード・ディスク・ドライブ装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6429704B1 (ja) |
| JP (1) | JP2001101764A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120095901A (ko) * | 2009-11-13 | 2012-08-29 | 마벨 월드 트레이드 리미티드 | 전력 관리를 위한 클럭 턴온 기법 |
| US9143130B2 (en) | 2013-03-14 | 2015-09-22 | Canon Kabushiki Kaisha | Integrated circuit and control method thereof |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7844847B2 (en) * | 2006-09-18 | 2010-11-30 | Samsung Electronics Co., Ltd. | System and method for tuning power consumption and group delay in wireless RFICs |
| JP4840786B2 (ja) * | 2009-02-04 | 2011-12-21 | 東芝ストレージデバイス株式会社 | 通信インタフェース回路、電子機器および通信方法 |
| JP6224994B2 (ja) * | 2013-11-01 | 2017-11-01 | キヤノン株式会社 | 情報処理装置およびその制御方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5222239A (en) * | 1989-07-28 | 1993-06-22 | Prof. Michael H. Davis | Process and apparatus for reducing power usage microprocessor devices operating from stored energy sources |
| US5319772A (en) * | 1991-11-14 | 1994-06-07 | Acer Incorporated | Method and apparatus for changing the operating clock speed of a computer system |
| JPH05259848A (ja) * | 1992-03-11 | 1993-10-08 | Nec Corp | クロック発生装置 |
| US5270880A (en) | 1992-04-10 | 1993-12-14 | International Business Machines Corporation | Predictive read-write inhibit decision using fuzzy logic |
| JPH06103592A (ja) | 1992-09-22 | 1994-04-15 | Ricoh Co Ltd | ディスク装置 |
| JP3468592B2 (ja) * | 1994-08-10 | 2003-11-17 | 富士通株式会社 | クロック信号発生回路 |
| JPH08106742A (ja) | 1994-10-05 | 1996-04-23 | Fujitsu Ltd | 磁気ディスク装置 |
| JPH10134532A (ja) | 1996-10-28 | 1998-05-22 | Nec Corp | 磁気ディスク装置 |
| US5956289A (en) * | 1997-06-17 | 1999-09-21 | Micron Technology, Inc. | Clock signal from an adjustable oscillator for an integrated circuit |
-
1999
- 1999-09-28 JP JP27412999A patent/JP2001101764A/ja active Pending
-
2000
- 2000-09-28 US US09/675,547 patent/US6429704B1/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120095901A (ko) * | 2009-11-13 | 2012-08-29 | 마벨 월드 트레이드 리미티드 | 전력 관리를 위한 클럭 턴온 기법 |
| KR101699916B1 (ko) * | 2009-11-13 | 2017-01-25 | 마벨 월드 트레이드 리미티드 | 전력 관리를 위한 클럭 턴온 기법 |
| US9143130B2 (en) | 2013-03-14 | 2015-09-22 | Canon Kabushiki Kaisha | Integrated circuit and control method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| US6429704B1 (en) | 2002-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100399424C (zh) | 使磁头快速退回的磁盘驱动器及紧急磁头卸载控制电路 | |
| US4644419A (en) | Floppy disk unit | |
| JPH0950350A (ja) | 記憶装置 | |
| JP2001101764A (ja) | 消費電力低減方法、消費電力低減回路、制御回路およびハード・ディスク・ドライブ装置 | |
| JPS60171672A (ja) | デイスク記録装置 | |
| JPH0514351B2 (ja) | ||
| TW441186B (en) | PLL circuit | |
| US20040075932A1 (en) | Integrated magnetic data storage and optical disk data storage device | |
| US7523339B2 (en) | Information processing apparatus and media storage apparatus using the same | |
| JP3846000B2 (ja) | 同期型半導体装置の内部クロック発生回路 | |
| JPH0731410Y2 (ja) | ディスク装置 | |
| JP3487341B2 (ja) | データ変換装置 | |
| US5497276A (en) | Disk drive array system having internal synchronization and external synchronization monitoring | |
| US5293625A (en) | Signal selecting circuit which selectively outputs predetermined signal to host computer compatible with plurality of computer hardware types and disk drive having such signal selecting circuit | |
| JPH04319504A (ja) | ディスク装置 | |
| US7426087B2 (en) | Information recording apparatus | |
| JP3406120B2 (ja) | ディスク記憶装置 | |
| KR900008593B1 (ko) | 집적회로화된 플로피디스크드라이브 콘트롤러 | |
| JP2888090B2 (ja) | ディスク装置 | |
| US20030161063A1 (en) | Storage apparatus and clock control circuit | |
| JPH07201119A (ja) | ディスク装置 | |
| KR930008111Y1 (ko) | 프린터의 백업 메모리 회로 | |
| KR950005101B1 (ko) | 매체의 종류를 자동으로 감지하는 플로피 디스크 제어장치 및 그의 구동방법 | |
| JPH0449569A (ja) | 発振停止機能付フロッピーディスク駆動装置 | |
| JP3744709B2 (ja) | 磁気記録再生装置及びそのドライブ用半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20060508 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060829 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090127 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090212 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090630 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090707 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100119 |