JP6224994B2 - 情報処理装置およびその制御方法 - Google Patents
情報処理装置およびその制御方法 Download PDFInfo
- Publication number
- JP6224994B2 JP6224994B2 JP2013228754A JP2013228754A JP6224994B2 JP 6224994 B2 JP6224994 B2 JP 6224994B2 JP 2013228754 A JP2013228754 A JP 2013228754A JP 2013228754 A JP2013228754 A JP 2013228754A JP 6224994 B2 JP6224994 B2 JP 6224994B2
- Authority
- JP
- Japan
- Prior art keywords
- reset operation
- circuit block
- power consumption
- information processing
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Sources (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
●半導体集積回路構成
まず、本実施形態の半導体集積回路101についての概略を説明する。図1は、半導体集積回路101の内部の概略構成を示すブロック図である。半導体集積回路101は、それぞれが異なる電源ドメインに対応するn個の回路ブロックから構成される回路ブロック部104を備える。回路ブロックの其々は、供給されるクロックCLKに応じて演算を行うことで、予めまたは動的に割り当てられてた機能を実現する。そして、リセット信号RSTが供給されている間は、内部のフリップフロップなどの記憶素子に対してリセットをかけ続ける。
以下、上記図1に示す構成からなる本実施形態の半導体集積回路における、各回路ブロックに対する電力制御の基本動作(電力遮断動作、電力復帰動作)について、図16のフローチャートを用いて説明する。
S1609ではシステム制御部106が、リセット動作が未完了のリセット対象ブロックが有るか否かを判断し、該ブロックがあればS1606〜S1608の処理を繰り返す。リセット動作未完了のリセット対象ブロックが無い場合は処理を終了とする。
以下、上記S1606で初期化制御部102が行う初期化制御(リセット制御)について、詳細に説明する。以下では便宜上、回路ブロックA、回路ブロックB、回路ブロックC、回路ブロックD、の4つの回路ブロックがリセット対象として指定された場合を例として説明する。
●リセット推移例
以下、回路ブロックA,B,C,Dについて、上述したリセット処理の推移を図6,図7を用いて説明する。ここでは、半導体集積回路101の消費電力を基準消費電力以下とするために、ダイナミック電力の増加分を220mW以下にしなければならないという制約があるとする。また、リセット動作に必要なクロックサイクル数、リセット動作パラメータ、リセット動作時のダイナミック電力の増加見込み値は、図4,図5に示すテーブルに従うものとする。
以下、電力検出部108の構成および動作について説明する。電力検出部108は、半導体集積回路101における電流および電圧データの検出のみならず、温度検出も行う。
以下、本発明に係る第2実施形態について説明する。上述した第1実施形態ではリセット動作の動作パラメータを周波数のみとして説明したが、第2実施形態では動作パラメータを周波数と電圧とした例を示す。なお、第2実施形態における半導体集積回路101の全体構成は、上述した第1実施形態の図1とほぼ同様であるが、第2実施形態では図1の構成に電圧生成部(不図示)が追加される。第2実施形態における電力制御の基本動作についても、第1実施形態の図2とほぼ同様である。
以下、図1のS1606における、第2実施形態の初期化制御(リセット制御)処理について、図17のフローチャートを用いて詳細に説明する。図17において、第1実施形態の図2と同様の処理を行うステップには同一ステップ番号を付し、説明を省略する。図17では、S1705で動作パラメータを設定する際に、周波数に加えて電圧を設定することを特徴とする。
以下、回路ブロックA,B,C,Dについて、第2実施形態のリセット処理が行われる場合の推移を図11,図12を用いて説明する。ここでは、半導体集積回路101の消費電力を基準消費電力以下とするにはダイナミック電力の増加分を450mW以下にしなければならないという制約があるとする。また、リセット動作に必要なクロックサイクル数、リセット動作パラメータ、リセット動作時のダイナミック電力の増加見込み値は、図4,図10に示すテーブルに従うものとする。
以下、本発明に係る第3実施形態について説明する。第3実施形態における半導体集積回路101の全体構成を図14に示す。図14において、上述した第1実施形態で示した図1と同様の構成には同一番号を付し、説明を省略する。図14では、リセット制御部117とクロック制御部118がシステム制御部106の制御下にない点が図1とは異なる。
以下、本発明に係る第4実施形態について説明する。上述した第1〜第3実施形態では、半導体集積回路101の内部に電力検出部108や電力データ記憶部107を設ける例を示したが、これらの構成は同一のシステム(または情報処理装置)内にあれば、半導体集積回路101の外部に設置されていても良い。
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア(プログラム)を、ネットワーク又はコンピュータ可読の各種記憶媒体を介してシステム或いは装置に供給する。そして、そのシステム或いは装置のコンピュータ(またはCPUやMPU等)がプログラムを読み出して実行する処理である。
Claims (16)
- 割り当てられた演算を行い、電力供給の遮断状態から復帰する際にリセット動作を行う複数の回路ブロックを有する情報処理装置であって、
少なくとも1つの回路ブロックを含む電源ドメインに対する電力供給を制御する電力制御手段と、
前記電力制御手段により電力供給が再開される回路ブロックのリセット動作を制御する初期化制御手段と、を有し、
前記初期化制御手段は、前記リセット動作による前記情報処理装置の消費電力が所定の消費電力以下となるように、前記回路ブロックが前記リセット動作に要するクロックサイクル数に基づき、前記回路ブロックのリセット動作時のリセット動作パラメータを設定し、
前記リセット動作パラメータは動作周波数であることを特徴とする情報処理装置。 - 割り当てられた演算を行い、電力供給の遮断状態から復帰する際にリセット動作を行う複数の回路ブロックを有する情報処理装置であって、
少なくとも1つの回路ブロックを含む電源ドメインに対する電力供給を制御する電力制御手段と、
前記電力制御手段により電力供給が再開される回路ブロックのリセット動作を制御する初期化制御手段と、を有し、
前記初期化制御手段は、前記リセット動作による前記情報処理装置の消費電力が所定の消費電力以下となるように、前記回路ブロックが前記リセット動作に要するクロックサイクル数に基づき、前記回路ブロックのリセット動作時のリセット動作パラメータを設定し、
前記リセット動作パラメータは動作電圧であることを特徴とする情報処理装置。 - 前記初期化制御手段は、前記リセット動作パラメータと回路ブロックのリセット動作時のダイナミック電力の関係を示すパラメータテーブル情報に基づいて、前記リセット動作パラメータを設定することを特徴とする請求項1または2に記載の情報処理装置。
- 前記初期化制御手段は、
前記クロックサイクル数の大きい順に、前記回路ブロックのリセット動作の優先順位を決定する優先順位決定手段と、
前記回路ブロックのリセット動作時の前記消費電力が前記所定の消費電力以下となるように、前記回路ブロックのリセット動作パラメータを前記優先順位に応じて設定する動作パラメータ設定手段と、
を有することを特徴とする請求項1または2に記載の情報処理装置。 - 前記動作パラメータ設定手段は、前記優先順位に応じて、前記所定の消費電力から前記回路ブロックに対して割り当て可能な消費電力の範囲内で前記リセット動作にかかる時間が最短となる前記リセット動作パラメータを設定することを特徴とする請求項4に記載の情報処理装置。
- 前記動作パラメータ設定手段は、前記所定の消費電力から割り当て可能な消費電力では前記リセット動作が不能である前記回路ブロックについて、前記リセット動作を行わせない前記リセット動作パラメータを設定することを特徴とする請求項4又は5に記載の情報処理装置。
- 前記動作パラメータ設定手段は、前記回路ブロックごとに、
前記リセット動作パラメータの候補を、所定の選定対象群から選定する選定手段と、
前記リセット動作パラメータの候補でリセット動作を行った場合の前記消費電力を予測する予測手段と、
前記予測された消費電力が前記所定の消費電力以下である場合に、前記リセット動作パラメータの候補を前記リセット動作パラメータとして設定する設定手段と、を有し、
前記選定手段は、前記予測された消費電力が前記所定の消費電力を超えた場合に、前記予測された消費電力が前記所定の消費電力以下となるまで、前記リセット動作パラメータの候補の選定を繰り返すことを特徴とする請求項4乃至6の何れか1項に記載の情報処理装置。 - さらに、前記回路ブロックのリセット動作を行う前の前記消費電力を検出する電力検出手段を有し、
前記予測手段は、前記検出された消費電力と、前記リセット動作により増加する消費電力との加算により前記予測を行うこと特徴とする請求項7に記載の情報処理装置。 - さらに、前記情報処理装置の温度を検出する温度検出手段を有し、
前記予測手段は、前記リセット動作により増加する消費電力を、前記温度に基づくリーク電力と前記リセット動作パラメータに基づくダイナミック電力の加算により算出することを特徴とする請求項8に記載の情報処理装置。 - 前記初期化制御手段はさらに、
前記リセット動作対象の複数の回路ブロックを指定する指示を受信する受信手段と、
前記リセット動作対象の各回路ブロックのリセット動作の完了を検出する検出手段と、を有し、
前記初期化制御手段は、前記指定されたリセット動作対象の複数の回路ブロックの全てについてリセット動作の完了が検出されるまで、前記リセット動作が未完了の回路ブロックに対する前記リセット動作パラメータの設定を継続することを特徴とする請求項1乃至9の何れか1項に記載の情報処理装置。 - さらに、前記パラメータテーブル情報を予め保持する保持手段を有することを特徴とする請求項3に記載の情報処理装置。
- さらに、前記回路ブロックごとの前記クロックサイクル数を予め保持するクロックサイクル数保持手段を有することを特徴とする請求項1乃至11のいずれか1項に記載の情報処理装置。
- 割り当てられた演算を行い、電力供給の遮断状態から復帰する際にリセット動作を行う複数の回路ブロックを有し、少なくとも1つの回路ブロックを含む電源ドメインに対する電力供給を制御可能な情報処理装置の制御方法であって、
前記リセット動作時の前記情報処理装置の消費電力が所定の消費電力以下となるように、電力供給が再開される回路ブロックがリセット動作に要するクロックサイクル数に基づき、前記回路ブロックのリセット動作時のリセット動作パラメータを設定し、
前記リセット動作パラメータは動作周波数であることを特徴とする情報処理装置の制御方法。 - 割り当てられた演算を行い、電力供給の遮断状態から復帰する際にリセット動作を行う複数の回路ブロックを有し、少なくとも1つの回路ブロックを含む電源ドメインに対する電力供給を制御可能な情報処理装置の制御方法であって、
前記リセット動作時の前記情報処理装置の消費電力が所定の消費電力以下となるように、電力供給が再開される回路ブロックがリセット動作に要するクロックサイクル数に基づき、前記回路ブロックのリセット動作時のリセット動作パラメータを設定し、
前記リセット動作パラメータは動作電圧であることを特徴とする情報処理装置の制御方法。 - コンピュータ装置で実行されることにより、該コンピュータ装置を請求項1乃至12のいずれか1項に記載の情報処理装置の各手段として機能させるためのプログラム。
- 請求項15に記載のプログラムを記憶したことを特徴とするコンピュータ可読の記憶媒体。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013228754A JP6224994B2 (ja) | 2013-11-01 | 2013-11-01 | 情報処理装置およびその制御方法 |
US14/523,079 US9537484B2 (en) | 2013-11-01 | 2014-10-24 | Semiconductor device and method of controlling the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013228754A JP6224994B2 (ja) | 2013-11-01 | 2013-11-01 | 情報処理装置およびその制御方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2015088129A JP2015088129A (ja) | 2015-05-07 |
JP2015088129A5 JP2015088129A5 (ja) | 2016-09-15 |
JP6224994B2 true JP6224994B2 (ja) | 2017-11-01 |
Family
ID=53006597
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013228754A Active JP6224994B2 (ja) | 2013-11-01 | 2013-11-01 | 情報処理装置およびその制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9537484B2 (ja) |
JP (1) | JP6224994B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10620247B2 (en) * | 2017-09-27 | 2020-04-14 | Quanta Computer Inc. | System and method to detect capacitance of a power supply unit |
JP7152214B2 (ja) * | 2018-02-16 | 2022-10-12 | 株式会社メガチップス | 情報処理システム、情報処理装置及び情報処理システムの動作方法 |
WO2019159547A1 (ja) * | 2018-02-16 | 2019-08-22 | 株式会社メガチップス | 情報処理システム、サーバ装置、情報処理装置、動作制御装置及び情報処理システムの動作方法 |
JP2021149140A (ja) * | 2020-03-16 | 2021-09-27 | ファナック株式会社 | 電子装置 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4414979A (en) * | 1981-02-23 | 1983-11-15 | Telectronics Pty. Ltd. | Monitorable bone growth stimulator |
US5323067A (en) * | 1993-04-14 | 1994-06-21 | National Semiconductor Corporation | Self-disabling power-up detection circuit |
EP0723331B1 (en) * | 1995-01-17 | 2003-05-07 | Vlt Corporation | Control of stored magnetic energy in power converter transformers |
US6473852B1 (en) * | 1998-10-30 | 2002-10-29 | Fairchild Semiconductor Corporation | Method and circuit for performing automatic power on reset of an integrated circuit |
JP2001101764A (ja) * | 1999-09-28 | 2001-04-13 | Internatl Business Mach Corp <Ibm> | 消費電力低減方法、消費電力低減回路、制御回路およびハード・ディスク・ドライブ装置 |
US6690220B2 (en) * | 2000-06-30 | 2004-02-10 | Matsushita Electric Industrial Co., Ltd. | Reset circuit of semiconductor circuit |
JP3703706B2 (ja) * | 2000-10-18 | 2005-10-05 | 富士通株式会社 | リセット回路およびリセット回路を有する半導体装置 |
JP3437174B2 (ja) | 2001-04-12 | 2003-08-18 | 沖電気工業株式会社 | 省電力化集積回路および省電力化集積回路の制御方法 |
US7667506B2 (en) * | 2007-03-29 | 2010-02-23 | Mitutoyo Corporation | Customizable power-on reset circuit based on critical circuit counterparts |
JP2009054031A (ja) * | 2007-08-28 | 2009-03-12 | Toshiba Corp | リセット制御装置 |
JP2011065529A (ja) | 2009-09-18 | 2011-03-31 | Renesas Electronics Corp | 半導体集積装置およびその制御方法 |
US8754679B2 (en) * | 2009-09-29 | 2014-06-17 | Texas Instruments Incorporated | Low current power-on reset circuit and method |
JP5333311B2 (ja) * | 2010-03-26 | 2013-11-06 | ソニー株式会社 | 不揮発性記憶装置 |
JP5936415B2 (ja) * | 2012-03-29 | 2016-06-22 | キヤノン株式会社 | 半導体集積回路、情報処理装置および制御方法 |
JP2014032724A (ja) * | 2012-08-03 | 2014-02-20 | Sharp Corp | 半導体記憶装置 |
JP6110696B2 (ja) * | 2013-03-14 | 2017-04-05 | キヤノン株式会社 | 集積回路及びその制御方法 |
-
2013
- 2013-11-01 JP JP2013228754A patent/JP6224994B2/ja active Active
-
2014
- 2014-10-24 US US14/523,079 patent/US9537484B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015088129A (ja) | 2015-05-07 |
US9537484B2 (en) | 2017-01-03 |
US20150123719A1 (en) | 2015-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11513585B1 (en) | Power management for a graphics processing unit or other circuit | |
US9977439B2 (en) | Energy efficiency aware thermal management in a multi-processor system on a chip | |
JP6113538B2 (ja) | 制御装置、制御方法、プログラムおよび半導体装置 | |
US9405350B2 (en) | Memory control device, semiconductor device, and system board | |
JP5024389B2 (ja) | 半導体集積回路 | |
US8595525B2 (en) | On-chip thermal management techniques using inter-processor time dependent power density data for indentification of thermal aggressors | |
JP6224994B2 (ja) | 情報処理装置およびその制御方法 | |
KR20120095901A (ko) | 전력 관리를 위한 클럭 턴온 기법 | |
JP2004220610A (ja) | データ処理性能制御方法及び装置 | |
JP6103783B2 (ja) | 電力制御装置 | |
JP5936415B2 (ja) | 半導体集積回路、情報処理装置および制御方法 | |
US10928882B2 (en) | Low cost, low power high performance SMP/ASMP multiple-processor system | |
KR20160085892A (ko) | 칩상의 시스템에서의 동작 주파수 조정 및 작업부하 스케쥴링을 위한 시스템 및 방법 | |
BR112017007876B1 (pt) | Sistema de processamento de processador múltiplo, aparelho, método de comutação de uma pluralidade de processadores entre um modo de processamento múltiplo simétrico (smp) e um modo de processamento múltiplo assimétrico (asmp), e método de processamento em um sistema de processador múltiplo que tem uma pluralidade de processadores | |
KR102164099B1 (ko) | 시스템 온 칩, 이의 작동 방법, 및 이를 포함하는 장치 | |
CN108268119B (zh) | 操作片上系统的方法、片上系统和电子系统 | |
TW201416844A (zh) | 電子系統及其電源管理方法 | |
US11163345B2 (en) | Electronic device to control temperature and computing performance of at least one processing unit and system and method thereof | |
US9389914B2 (en) | Information processing apparatus and control method thereof | |
JPH10269767A (ja) | 半導体装置 | |
CN1332287C (zh) | 电源管理的频率电压装置及频率电压控制的方法 | |
US8122273B2 (en) | Structure and method to optimize computational efficiency in low-power environments | |
JP2016038749A (ja) | 半導体装置、制御装置およびその方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160726 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160726 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170414 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170424 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170531 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170908 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171006 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6224994 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |