KR20120095901A - 전력 관리를 위한 클럭 턴온 기법 - Google Patents

전력 관리를 위한 클럭 턴온 기법 Download PDF

Info

Publication number
KR20120095901A
KR20120095901A KR1020127012017A KR20127012017A KR20120095901A KR 20120095901 A KR20120095901 A KR 20120095901A KR 1020127012017 A KR1020127012017 A KR 1020127012017A KR 20127012017 A KR20127012017 A KR 20127012017A KR 20120095901 A KR20120095901 A KR 20120095901A
Authority
KR
South Korea
Prior art keywords
control signal
frequency
circuit block
voltage
standard operating
Prior art date
Application number
KR1020127012017A
Other languages
English (en)
Other versions
KR101699916B1 (ko
Inventor
판타스 수타드자
Original Assignee
마벨 월드 트레이드 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마벨 월드 트레이드 리미티드 filed Critical 마벨 월드 트레이드 리미티드
Publication of KR20120095901A publication Critical patent/KR20120095901A/ko
Application granted granted Critical
Publication of KR101699916B1 publication Critical patent/KR101699916B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G06F1/305—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations in the event of power-supply fluctuations
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Power Sources (AREA)

Abstract

시스템은 전압 감지 모듈 및 주파수 조정 모듈을 포함한다. 상기 전압 감지 모듈은 회로 블록의 공급 전압을 감지하고, 공급 전압이 제 1 전압 보다 작거나 또는 같을 때에는 제 1 제어 신호를 생성하고, 공급 전압이 제 2 전압의 소정의 범위 내에 있을 때에는 제 2 제어 신호를 생성하도록 구성된다. 상기 주파수 조정 모듈은, 파워 온 리셋 동작(power on reset operation) 이후, 상기 공급 전압이 상기 회로 블록에 초기에(initially) 공급되고, 상기 제 1 제어 신호 또는 상기 제 2 제어 신호가 수신될 때, 상기 회로 블록에 공급되는 클럭 신호의 주파수를 상기 회로 블록의 표준 동작 주파수(normal operating frequency) 미만으로 설정하도록 구성된다.

Description

전력 관리를 위한 클럭 턴온 기법{CLOCK TURN-ON STRATEGY FOR POWER MANAGEMENT}
관련 출원들에 대한 상호 참조
본 출원은, 2010년 11월 8일 출원된 미국 출원 번호 12/941,534 호 및 2009년 11월 13일 출원된 미국 가 특허 출원 61/261,181 호의 우선권을 주장한다. 상기 출원들에 개시된 내용은 그 전체가 참조로서 본원에 통합된다.
본 개시는 컴퓨팅 디바이스들에서 이용되는 전력 관리 시스템들에 관한 것이다.
본원에서 제공되는 배경 기술의 설명은 본 개시의 환경을 일반적으로 제시하기 위한 것이다. 본 배경 기술 부분에서 설명되는 정도의 본 발명자의 개시 내용(work)은 물론, 본 발명의 출원 시점에서 종래 기술로서 달리 한정하지 않은 배경 기술 설명의 양상들은, 본 발명에 대한 종래 기술인 것으로 명시적으로도 암묵적으로도 인정하는 것은 아니다.
컴퓨팅 디바이스들은 전형적으로 소정의 기능들을 수행하는 회로 블록들을 포함한다. 소정의 시간에서 컴퓨팅 디바이스에 의해 수행되는 기능들에 의존하여, 회로 블록은 그러한 소정의 시간에 이용되거나, 또는 이용되지 않을 수도 있다. 하지만, 이용되지 않는 회로 블록은 계속해서 전력을 소모할 수 있다. 전력 게이팅(power gating) 및/또는 클럭 게이팅(clock gating)은 이용되지 않는 블록들에 의해 소모되는 전력을 제어하는 데에 이용되는 기술들 중 일부이다.
전력 게이팅은 누설 전력을 줄이기 위해 이용되는 기술이다. 이용되지 않는 회로 블록들은 전체 누설 전력을 줄이기 위해 일시적으로 셧다운(shut down)된다(즉, 턴오프된다). 일시적인 셧다운은 저 전력 모드(low power mode) 또는 비활성 모드(inactive mode)라 불린다. 회로 블록들이 다시 동작할 것이 요구될 때, 이러한 회로 블록들은 턴온된다(즉, 활성 모드(active mode)로 활성화된다). 속도 성능에 대한 영향을 최소화하면서 전력 성능을 최대화하기 위해, 이러한 2개의 모드들은 적절한 시간들에서 적절한 방법으로 스위칭된다.
클럭 게이팅은 동기 회로들에서 이용되는 전력 절감(power-saving) 기술이다. 동기 회로들에서, 클럭 분배 네트워크는 공통 포인트로부터의 하나 이상의 클럭 신호들을, 이러한 하나 이상의 클럭 신호들을 이용하는 모든 엘리먼트들(elements)에게 분배한다. 클럭 분배 네트워크가 트리(tree)를 형성할 때, 이러한 클럭 분배 네트워크는 클럭 트리(clock tree)라 불린다.
전력을 절약하기 위해, 클럭 게이팅 논리(clock gating logic)가 클럭 트리에 부가된다. 이러한 클럭 게이팅 논리는 회로들에 대한 클럭 공급을 턴오프시켜 이러한 회로들을 디스에이블시키며, 이에 따라 이 회로들 내의 플립 플롭들은 상태를 변경하지 않는다. 그렇지 않으면 플립 플롭들의 스위칭으로 인해 소모될 전력이 거의 제로로 감소되며, 누설 전류들 만이 야기된다.
일반적으로, 클럭 게이팅 논리가 이용되지 않는 경우에는, 클럭 분배를 제어하기 위해, 멀티플렉서들과 같은 회로 엘리먼트들(circuit elements)이 이용될 수 있다. 하지만, 이러한 회로 엘리먼트들은 부가적인 제어 논리를 필요로 한다. 이러한 회로 엘리먼트들 및 관련된 제어 논리는 부가적인 전력을 소산하고, 칩 상에서 부가적인 영역을 차지한다.
대조적으로, 멀티플렉서들과 같은 회로 엘리먼트들 및 관련된 제어 논리가 이용될 수 있을 때 보다, 클럭 게이팅 논리는 더 적은 전력을 소산하고, 칩 상에서 더 적은 영역을 차지한다. 따라서, 전력 및 칩 영역을 절약하기 위해, 멀티플렉서들 및 관련된 제어 논리 대신, 클럭 게이팅이 이용될 수 있다.
시스템은 전압 감지 모듈 및 주파수 조정 모듈을 포함한다. 상기 전압 감지 모듈은 회로 블록의 공급 전압을 감지하고, 공급 전압이 제 1 전압 보다 작거나 또는 같을 때에는 제 1 제어 신호를 생성하고, 공급 전압이 제 2 전압의 소정의 범위 내에 있을 때에는 제 2 제어 신호를 생성하도록 구성된다. 상기 주파수 조정 모듈은, 파워 온 리셋 동작(power on reset operation) 이후, 상기 공급 전압이 상기 회로 블록에 초기에(initially) 공급되고, 상기 제 1 제어 신호 또는 상기 제 2 제어 신호가 수신될 때, 상기 회로 블록에 공급되는 클럭 신호의 주파수를 상기 회로 블록의 표준 동작 주파수(normal operating frequency) 미만으로 설정하도록 구성된다.
다른 특징들에 있어서, 상기 주파수 조정 모듈은, 상기 제 1 제어 신호 또는 상기 제 2 제어 신호가 수신된 후 소정의 시간이 경과하고, 상기 제 2 신호가 수신될 때, 상기 회로 블록에 공급되는 상기 클럭 신호의 주파수를 상기 표준 동작 주파수로 설정하도록 구성된다.
다른 특징들에 있어서, 상기 주파수 조정 모듈은, 상기 제 1 제어 신호가 다시 수신될 때, 상기 주파수를 상기 표준 동작 주파수로부터 상기 표준 동작 주파수 미만으로 스위칭하고, 상기 제 2 제어 신호가 다시 수신될 때, 상기 주파수를 상기 표준 동작 주파수 미만으로부터 상기 표준 동작 주파수로 스위칭하도록 구성된다.
또 다른 특징들에 있어서, 시스템은 전압 감지 모듈 및 주파수 조정 모듈을 포함한다. 상기 전압 감지 모듈은 회로 블록의 공급 전압을 감지하고, 상기 공급 전압이 소정의 전압 보다 작거나 또는 같을 때에는 제 1 제어 신호를 생성하고, 상기 공급 전압이 상기 공급 전압의 정격 값(rated value)의 소정의 범위 내에 있을 때에는 제 2 제어 신호를 생성하도록 구성된다. 상기 주파수 조정 모듈은, 상기 제 1 제어 신호가 수신될 때에는, 상기 회로 블록에 공급되는 클럭 신호의 주파수를 상기 회로 블록의 표준 동작 주파수 미만으로 설정하고, 상기 제 2 제어 신호가 표명(assert)될 때에는, 상기 클럭 신호의 주파수를 상기 표준 동작 주파수로 설정하도록 구성된다.
다른 특징들에 있어서, 상기 주파수 조정 모듈은, 상기 제 1 제어 신호가 다시 수신될 때, 상기 주파수를 상기 표준 동작 주파수로부터 상기 표준 동작 주파수 미만으로 스위칭하고, 상기 제 2 제어 신호가 다시 수신될 때, 상기 주파수를 상기 표준 동작 주파수 미만으로부터 상기 표준 동작 주파수로 스위칭하도록 구성된다.
또 다른 특징들에 있어서, 방법은 회로 블록의 공급 전압을 감지하는 단계; 상기 공급 전압이 제 1 전압 보다 작거나 또는 같을 때, 제 1 제어 신호를 생성하는 단계; 및 상기 공급 전압이 제 2 전압의 소정의 범위 내에 있을 때, 제 2 제어 신호를 생성하는 단계를 포함한다. 상기 방법은, 파워 온 리셋 동작 이후, 상기 공급 전압이 상기 회로 블록에 초기에 공급되고, 상기 제 1 제어 신호 또는 상기 제 2 제어 신호가 수신될 때, 상기 회로 블록에 공급되는 클럭 신호의 주파수를 상기 회로 블록의 표준 동작 주파수 미만으로 설정하는 단계를 더 포함한다.
다른 특징들에 있어서, 상기 방법은, 상기 제 1 제어 신호 또는 상기 제 2 제어 신호가 수신된 후 소정의 시간이 경과하고, 상기 제 2 제어 신호가 수신될 때, 상기 회로 블록에 공급되는 상기 클럭 신호의 주파수를 상기 표준 동작 주파수로 설정하는 단계를 더 포함한다.
다른 특징들에 있어서, 상기 방법은, 상기 제 1 제어 신호가 다시 수신될 때, 상기 주파수를 상기 표준 동작 주파수로부터 상기 표준 동작 주파수 미만으로 스위칭하는 단계; 및 상기 제 2 제어 신호가 다시 수신될 때, 상기 주파수를 상기 표준 동작 주파수 미만으로부터 상기 표준 동작 주파수로 스위칭하는 단계를 더 포함한다.
본 개시물이 적용될 수 있는 다른 분야들은 상세한 설명, 청구항 및 도면으로부터 명백해질 것이다. 상세한 설명 및 특정의 예들은 단지 예시적인 것으로서만 의도되며, 본 개시물의 범위를 제한하기 위한 것으로서 의도되지 않는다.
본 개시물은 상세한 설명 및 첨부 도면들로부터 보다 완전하게 이해될 것이다.
도 1a는 회로 블록의 클럭 신호들을 시퀀싱(sequencing)하기 위한 시스템의 기능적인 블록도이다.
도 1b는 전압 감지 모듈의 개략도이다.
도 2는 회로 블록의 클럭 신호들을 시퀀싱하기 위한 방법의 흐름도이다.
도 3은 회로 블록의 클럭 신호들을 시퀀싱하기 위한 방법의 흐름도이다.
하기의 설명은 단지 예시적인 것으로서, 본 개시 내용, 그 응용, 또는 용도들을 제한하는 것으로 결코 의도되지 않는다. 명확성을 위해, 도면들에서 같은 엘리먼트들을 식별하는 데에 동일한 참조 부호들이 이용될 것이다. 여기에서 이용되는 바와 같이, "A, B 및 C 중에서 적어도 하나"라는 어구는, 비 배타적(non-exclusive) 논리 OR을 이용하는 논리(A 또는 B 또는 C)를 의미하는 것으로 해석되어야 한다. 방법 내의 단계들은 본 개시의 원리를 변경하지 않으면서 다른 순서로도 실행될 수 있다는 것을 이해해야 한다.
여기에서 이용되는 바와 같이, 용어 "모듈"은 주문형 집적 회로(ASIC); 전자 회로; 결합 논리 회로; 필드 프로그램가능 게이트 어레이(FPGA); 코드를 실행하는 프로세서(공유, 전용, 또는 그룹); 설명되는 기능을 제공하는 다른 적절한 컴포넌트들; 또는, 이를 테면 시스템 온 칩(system-on-chip)에서, 상기의 것들중 일부 또는 전부의 결합을 말하거나, 그 일부이거나, 또는 포함할 수 있다. 용어 모듈은 프로세서에 의해 실행되는 코드를 저장하는 메모리(공유, 전용, 또는 그룹)를 포함할 수 있다.
상기 이용되는 바와 같이, 용어 "코드"는 소프트웨어, 펌웨어, 및/또는 마이크로코드를 포함할 수 있으며, 프로그램들, 루틴들, 함수들, 클래스들(classes), 및/또는 객체들(objects)을 나타낼 수 있다. 상기 이용되는 바와 같이, 용어 "공유되는(shared)"은 다수의 모듈들로부터의 일부 또는 모든 코드가 단일의 (공유되는) 프로세서를 이용하여 실행될 수 있음을 의미한다. 또한, 다수의 모듈들로부터의 일부 또는 모든 코드는 단일의 (공유되는) 메모리에 의해 저장될 수 있다. 상기 이용되는 바와 같이, 용어 "그룹"은 단일 모듈로부터의 일부 또는 모든 코드가 프로세서들의그룹을 이용하여 실행될 수 있음을 의미한다. 또한, 단일 모듈로부터의 일부 또는 모든 코드는 메모리들의 그룹을 이용하여 저장될 수 있다.
본원에서 설명되는 장치들 및 방법들은 하나 이상의 프로세서들에 의해 실행되는 하나 이상의 컴퓨터 프로그램들에 의해 구현될 수 있다. 컴퓨터 프로그램들은 비 일시적인 유형(non-transitory tangible)의 컴퓨터 판독가능한 매체 상에 저장되는 프로세서 실행가능한 명령들을 포함한다. 컴퓨터 프로그램들은 또한, 저장된 데이터를 포함할 수 있다. 비 일시적인 유형의 컴퓨터 판독가능한 매체의 비 한정적인 예들은 비휘발성 메모리, 자기 저장 장치 및 광학 저장 장치이다.
컴퓨팅 디바이스가 데이터를 처리하는 속도는 컴퓨팅 디바이스의 동작 주파수와 공급 전압의 결합에 의존한다. 일반적으로, 더 높은 공급 전압이 더 높은 동작 주파수들을 제공한다. 종종, 컴퓨팅 디바이스의 공급 전압 (및 그에 따른 전력 소산)과 컴퓨팅 디바이스의 동작 주파수 간에는 절충(trade-off)이 있다. 동작 전력을 줄이기 위해, 공급 전압은 종종 소정의 동작 주파수에 대해 요구되는 최소값으로 설정된다. 하지만, 이렇게 하게 되면, 임의의 전원 교란(power supply distrubance)에 대한 여유도(margin)가 적어지게 된다.
동작 전력을 더 줄이기 위해, 많은 회로 블록들은 전력 게이팅 및/또는 클럭 게이팅을 통해 셧다운하도록 설계된다. 하지만, 전력 게이팅 및/또는 클럭 게이팅을 이용하여 전력 소모를 조정하게 되면, 공급 전압을 광범위하게 변화시킬 수 있다. 과도적인 동작들 동안, 공급 전압의 가장 낮은 값이 최대 동작 주파수를 결정한다.
회로 블록들의 파워 업(power up)/파워 다운(power down) 동안 전압 과도현상(voltage transients)에 대한 여유도를 제공하기 위해, 공급 전압은 종종 약간 더 높은 전압으로 설정된다. 하지만, 이렇게 하게 되면, 디바이스의 베이스라인 전력 소산을 증가시킴으로써, 전력 게이팅 및/또는 클럭 게이팅에 의해 제공되는 전력 절약을 무효로 하게 된다.
대부분의 회로 블록들은 전력 교란들을 최소화하기 위해 점차적으로 턴온될 수 있다. 하지만, 다른 블록들의 턴온 특성들에 의해, 회로 블록에 대한 전력 교란들이 야기될 수 있다. 예를 들어, 다른 회로 블록들이 동시에 턴온되고, 및/또는 넓은 속도 여유도를 갖는 회로 블록들이 점차적으로 턴온되지 않을 때, 전력 교란들이 야기될 수 있다.
본 개시 내용은, 회로 블록에 대해 야기되는 전력 교란들을 모니터하고, 이러한 전력 교란들에 기초하여 이 회로 블록의 동작 주파수를 조정하는 시스템들 및 방법들에 관한 것이다. 따라서, 본원에서 개시되는 시스템들 및 방법들은, 최소의 공급 전압을 이용하면서, 공격적인(aggressive)/광범위한(extensive) 전력 게이팅 및/또는 클럭 게이팅을 허용한다.
구체적으로, 전압 감지 모듈은 회로 블록의 공급 전압을 감지하는 데에 이용된다. 전압 감지 모듈은, 공급 전압이 소정의 전압 보다 작거나 또는 같을 때(즉, 저 공급 상태(supply-low condition)가 감지될 때), 제 1 제어 신호를 생성한다. 전압 감지 모듈은, 공급 전압이 이러한 공급 전압의 정격 값의 소정의 범위 내에 있을 때(즉, 공급 유효 상태(supply-valid condition)가 감지될 때), 제 2 제어 신호를 생성한다.
공급 전압이 이러한 공급 전압의 정격 값의 소정의 범위 내에 머물기만 하면(즉, 공급 유효 상태가 존재하는 한), 제 2 제어 신호는 표명(assert)된 채로 유지된다. 따라서, 제 2 제어 신호가 생성 또는 표명되지 않을 때에는, 공급 무효 상태(supply-invalid condition)가 표시된다. 일부 구현들에 있어서, 이러한 공급 무효 상태는, 제 1 제어 신호와 제 2 제어 신호 모두가 생성되지 않을 때에 표시될 수 있다.
전압 감지 모듈은 공급 전압을 감지하기 위해 히스테리시스(hysteresis)를 이용할 수 있다. 예를 들어, 전압 감지 모듈은, 제 2 제어 신호가 생성되는 전압 보다 공급 전압이 낮을 때, 제 1 제어 신호를 생성할 수 있다. 다시 말해, 소정의 전압은 공급 전압의 정격 값 미만일 수 있다.
제 1 제어 신호 및 제 2 제어 신호에 기초하여 회로 블록에 대해 파워 업 클럭킹 시퀀스(power up clocking sequence)가 제공된다. 구체적으로, 파워 온 리셋 동작 이후 회로 블록이 초기에 턴온될 때, 이러한 회로 블록에 대한 클럭은 제 1 제어 신호 또는 제 2 제어 신호를 수신한 후에만 턴온된다. 제 1 제어 신호 또는 제 2 제어 신호를 수신한 후, 클럭의 주파수는 공칭 목표 주파수 보다 낮게 설정된다. 예를 들어, 이러한 주파수는 공칭 목표 주파수 보다 20% 낮게 설정된다. 설계의 단순함을 위해, 이러한 주파수는 정수 약수(integer sub-multiple)(즉, 1/X, 여기서 X는 1 보다 큰 정수이다)로 설정될 수 있다. 이후, 프로그램가능한 시간 기간이 경과한 후, 제 2 제어 신호가 표명된다면, 주파수는 공칭 목표 주파수로 설정된다.
상기 설명한 최초의 턴온 시퀀스 이후의 임의의 시간에서, 다음의 자동 시퀀싱(auto-sequencing)이 수행된다. 제 1 제어 신호가 다시 검출된다면, 주파수는 더 낮은 주파수로 자동으로 설정된다. 이후, 제 2 제어 신호가 다시 표명될 때, 주파수는 공칭 목표 주파수로 리셋된다.
일부 구현들에서는, 최초의 파워 업 클럭킹 시퀀스를 건너뛸 수 있고, 대신에, 파워 온 리셋 동작 이후 회로 블록이 초기에 턴온될 때, 자동 시퀀싱이 직접 수행될 수 있다. 이렇게 하게 되면, 파워 온 리셋 동작 이후 회로 블록이 초기에 턴온될 때, 회로 블록이 가능하게는 최대 속도(full speed)에서 동작할 수 있게 하는데, 왜냐하면 클럭의 주파수가 공칭 목표 주파수로 직접적으로 설정될 수 있기 때문이다. 하지만, 이러한 턴온으로 인해, 공급 전압이 강하될 수 있는 바, 이는 또한 다른 회로 블록들로 하여금 자동 시퀀싱을 수행하게 할 수 있다.
이제, 도 1a 및 1b를 참조하면, 본 개시에 따라 회로 블록의 클럭을 시퀀싱하기 위한 시스템(100)이 도시된다. 시스템(100)은 다수의 회로 블록들(102-1, 102-2, ..., 및 102-N)(집합적으로, 회로 블록들(102))을 포함하며, 여기서 N은 1 보다 큰 정수이다. 시스템(100)은 파워 서플라이(104), 클럭 생성기(106), 전력 게이팅 모듈(108), 클럭 게이팅 모듈(110) 및 제어 모듈(112)을 더 포함한다.
부가적으로, 시스템(100)은 각각의 회로 블록들(102)의 클럭 신호들을 시퀀싱하는 클럭 시퀀싱 모듈들(114-1, 114-2, ..., 및 114-N)(집합적으로, 클럭 시퀀싱 모듈들(114))을 포함한다. 일부 구현들에서, 회로 블록들(102)은 각각의 클럭 시퀀싱 모듈들(114)을 포함할 수 있다.
파워 서플라이(104)는 회로 블록들(102)에 전력을 공급한다. 클럭 생성기(106)는 회로 블록들(102)에 의해 이용되는 클럭 신호들을 생성한다. 전력 게이팅 모듈(108)은, 회로 블록들(102)에 공급되는 전력을 제어하기 위해, 전력 게이팅 기술들을 이용한다. 클럭 게이팅 모듈(110)은 회로 블록들(102)에 의해 이용되는 클럭 신호들을 제어하기 위해, 클럭 게이팅 기술들을 이용한다. 클럭 게이팅 및 전력 게이팅 모두는 하기에서 상세히 설명될 것이다.
제어 모듈(112)은 전력 게이팅 모듈(108) 및 클럭 게이팅 모듈(110)을 제어한다. 예를 들어, 제어 모듈(112)은 전력 게이팅 모듈(108) 및 클럭 게이팅 모듈(110)에 의해 이용되는 전력 게이팅 및 클럭 게이팅 기법들을 결정한다.
이제, 클럭 시퀀싱 모듈(114-1)에 대해 상세히 설명한다. 다른 클럭 시퀀스 모듈들(114)은 클럭 시퀀싱 모듈(114-1)과 유사한 방식으로 동작한다. 따라서, 반복을 피하기 위해, 다른 클럭 시퀀싱 모듈들(114)은 도 1에 상세히 나타내지 않았으며, 상세히 설명되지도 않는다.
클럭 시퀀싱 모듈(114-1)은 파워 온 감지 모듈(116), 전압 감지 모듈(118) 및 주파수 조정 모듈(120)을 포함한다. 파워 온 감지 모듈(116)은, 파워 온 리셋 동작 이후 회로 블록(102-1)에 전력이 초기에 공급되는 때를 감지한다. 파워 온 리셋 동작 이후 회로 블록(102-1)이 초기에 턴온될 때, 이 회로 블록(102-1)에 대한 클럭은, 제 1 제어 신호 또는 제 2 제어 신호를 수신한 이후에만 턴온된다. 전압 감지 모듈(118)은 전력 게이팅 모듈(108)에 의해 회로 블록(102-1)에 공급되는 전압을 감지한다. 전압 감지 모듈(118)은 제 1 제어 신호 및 제 2 제어 신호를 생성한다.
구체적으로, 도 1b에 나타낸 바와 같이, 전압 감지 모듈(118)은 제 1 비교기(C1) 및 제 2 비교기(C2)를 포함한다. 제 1 비교기(C1)는 회로 블록(114-1)의 공급 전압을 소정의 전압(V1)과 비교한다. 제 2 비교기(C2)는 회로 블록(114-1)의 공급 전압을 제 2 전압(V2)과 비교한다. 전압(V2)은 회로 블록(112-1)의 공급 전압의 정격 값의 소정의 범위 내의 값이다. 소정의 전압(V1)은 회로 블록(102-1)의 공급 전압의 정격 값 보다 작다. 부가적으로, 소정의 전압(V1)은 전압(V2) 보다 작다.
제 1 비교기(C1)는, 회로 블록(102-1)에 공급되는 전압이 소정의 전압(V1) 보다 작거나 또는 같을 때, 제 1 제어 신호를 생성한다. 제 2 비교기(C2)는, 회로 블록(102-1)에 공급되는 전압이 회로 블록(102-1)의 공급 전압의 정격 값의 소정의 범위(예를 들어, V2) 내에 있을 때, 제 2 제어 신호를 생성한다. 소정의 전압(V1)은 회로 블록(102-1)의 공급 전압의 정격 값 보다 작기 때문에, 제 1 제어 신호는 제 2 제어 신호 보다 낮은 전압에서 생성된다.
공급 전압의 정격 값 보다 작은 소정의 전압(V1)의 값을 설정하게 되면, 히스테리시스를 제공한다. 구체적으로, 회로 블록(102-1)이 파워 온 리셋 동작 이후 초기에 턴온될 때, 이러한 회로 블록(102-1)에 대한 클럭은 제 1 제어 신호 또는 제 2 제어 신호를 수신한 후에만 턴온된다. 공급 전압의 정격 값 보다 작은 V1을 설정하게 되면, 제 2 제어 신호가 생성되는 전압 보다 공급 전압이 작을 때, 전압 감지 모듈(118)은 제 1 제어 신호를 생성할 수 있다. 따라서, 회로 블록(102-1)이 파워 온 리셋 동작 이후 초기에 턴온될 때, 이러한 회로 블록(102-1)에 대한 클럭은 제 1 제어 신호 또는 제 2 제어 신호를 수신한 후 턴온될 수 있는데, 왜냐하면 V1은 공급 전압의 정격 값 보다 작게 설정되기 때문이다. 따라서, 공급 전압의 정격 값 보다 작은 소정의 전압(V1)의 값을 설정하게 되면, 히스테리시스를 제공한다.
도 1a에서, 주파수 조정 모듈(120)은 클럭 게이팅 모듈(110)에 의해 회로 블록(102-1)에 공급되는 클럭의 주파수를 조정한다. 주파수 조정 모듈(120)은 전력 게이팅 모듈(108)에 의해 회로 블록(102-1)에 공급되는 전압의 값에 의존하여 클럭의 주파수를 조정한다. 주파수 조정 모듈(120)은 제 1 제어 신호 및 제 2 제어 신호에 기초하여 클럭의 주파수를 조정한다.
주파수 조정 모듈(120)은 클럭의 주파수를 2개의 스테이지들로 조정한다. 제 1 스테이지는, 파워 온 리셋 동작 이후 회로 블록(102-1)에 전력이 초기에 공급될 때에 일어나는 최초 클럭 시퀀스 스테이지라 불린다. 제 2 스테이지는 제 1 스테이지 이후에 일어나며, 자동-시퀀싱 스테이지라 불린다.
제 1 스테이지에서, 파워 온 리셋 동작 이후 회로 블록(102-1)에 전력이 초기에 공급될 때, 주파수 조정 모듈(120)은 회로 블록(102-1)에 출력되는 클럭을 다음과 같이 제어한다. 주파수 조정 모듈(120)은, 전압 감지 모듈(118)로부터 제 1 제어 신호 또는 제 2 제어 신호가 수신될 때 까지, 클럭 게이팅 모듈(110)로부터 수신되는 클럭을 회로 블록(102-1)에 출력하지 않는다. 제 1 제어 신호 또는 제 2 제어 신호가 수신되면, 주파수 조정 모듈(120)은 클럭의 주파수를, 회로 블록(102-1)의 표준 동작 주파수 미만의 더 낮은 주파수로 설정한다. 예를 들어, 더 낮은 주파수는 1/X × 표준 동작 주파수일 수 있으며, 여기서 X는 1 보다 큰 정수이다.
이후, 주파수 조정 모듈(120)은 소정의 시간을 카운트하는 타이머를 시작한다. 소정의 시간은 프로그램가능하며, 제어 모듈(112)에 의해 프로그램될 수 있다. 소정의 시간이 경과한 후, 주파수 조정 모듈(120)은 전압 감지 모듈(118)에 의해 제 2 제어 신호가 표명되었는 지를 결정한다. 제 2 제어 신호가 표명된 경우, 주파수 조정 모듈(120)은 클럭의 주파수를 회로 블록(102-1)의 표준 동작 주파수로 설정한다.
이후, 제 2 스테이지에서, 주파수 조정 모듈(120)은 제 1 제어 신호 및 제 2 제어 신호를 모니터한다. 전압 감지 모듈(118)이 제 1 제어 신호를 생성할 때, 주파수 조정 모듈(120)은 클럭의 주파수를 표준 동작 주파수로부터 더 낮은 주파수로 스위칭한다. 반대로, 전압 감지 모듈(118)이 제 2 제어 신호를 생성할 때, 주파수 조정 모듈(120)은 클럭의 주파수를 더 낮은 주파수로부터 표준 동작 주파수로 스위칭하는 등등을 한다.
일부 구현들에서는, 제 1 스테이지가 제거될 수 있다. 주파수 조정 모듈(120)은, 파워 온 리셋 동작 이후 회로 블록(102-1)에 전력이 초기에 공급되는 때를 포함하는 모든 시간들에서, 단순히 제 1 제어 신호 및 제 2 제어 신호에 기초하여 클럭의 주파수를 제어한다. 이에 따라, 제어 모듈(112)은 주파수 조정 모듈(120)에 의해 이용되는 파워 온 감지 모듈(116) 및 타이머를 디스에이블시킬 수 있다.
파워 온 리셋 동작 이후 회로 블록(102-1)에 전력이 초기에 공급될 때, 주파수 조정 모듈(120)은 전압 감지 모듈(118)로부터 제 1 제어 신호 또는 제 2 제어 신호를 수신할 수 있다. 제 1 제어 신호가 수신되는 경우, 주파수 조정 모듈(120)은 클럭의 주파수를 회로 블록(102-1)의 더 낮은 주파수로 설정한다. 대신에, 제 2 제어 신호가 수신되는 경우, 주파수 조정 모듈(120)은 클럭의 주파수를 회로 블록(102-1)의 표준 동작 주파수로 설정한다.
이후, 주파수 조정 모듈(120)은, 전압 감지 모듈(118)로부터 제 1 제어 신호가 수신될 때 마다, 클럭의 주파수를 표준 동작 주파수로부터 더 낮은 주파수로 스위칭시킨다. 반대로, 주파수 조정 모듈(120)은, 전압 감지 모듈(118)로부터 제 2 제어 신호가 수신될 때 마다, 클럭의 주파수를 더 낮은 주파수로부터 표준 동작 주파수로 스위칭시키는 등등을 행한다.
이제, 도 2를 참조하면, 본 개시에 따라 회로 블록(N)(N≥1)의 클럭을 시퀀싱하기 위한 방법(200)이 도시된다. 제어(control)는 202에서 시작된다. 204에서, 제어는 회로 블록(N)에 대한 전력이 턴온되었는 지를 결정한다. 제어는, 회로 블록(N)에 대한 전력이 턴온될 때 까지 기다린다. 회로 블록(N)에 대한 전력이 턴온될 때, 제어는 206에서, 제 1 제어 신호 또는 제 2 제어 신호가 수신되었는 지를 결정한다. 제어는, 제 1 제어 신호 또는 제 2 제어 신호가 수신될 때 까지 기다린다. 제 1 제어 신호 또는 제 2 제어 신호가 수신될 때, 제어는 208에서, 회로 블록(N)의 클럭을 턴온시킨다.
210에서, 제어는 클럭의 주파수를 회로 블록(N)의 표준 동작 주파수 보다 더 낮은 주파수로 설정한다. 212에서, 제어는, 클럭의 주파수가 더 낮은 주파수로 설정된 후 소정의 시간이 경과했는 지를 결정한다. 제어는, 소정의 시간이 경과할 때 까지 기다린다. 214에서, 제어는 제 2 제어 신호가 수신되었는 지를 결정한다. 제어는, 제 2 제어 신호가 수신될 때 까지 기다린다. 제 2 제어 신호가 수신될 때, 제어는 216에서, 클럭의 주파수를 표준 동작 주파수로 설정한다.
218에서, 제어는 제 1 제어 신호가 다시 수신되었는 지를 결정한다. 제어는 제 1 제어 신호가 다시 수신될 때 까지 기다린다. 제 1 제어 신호가 다시 수신될 때, 제어는 클럭의 주파수를 더 낮은 주파수로 다시 설정한다. 이후, 제어는 214로 돌아간다.
이제, 도 3을 참조하면, 본 개시에 따라 회로 블록(N)(N≥1)의 클럭을 시퀀싱하기 위한 방법(300)이 도시된다. 제어는 302에서 시작된다. 304에서, 제어는 회로 블록(N)에 대한 전력이 턴온되었는 지를 결정한다. 제어는, 회로 블록(N)에 대한 전력이 턴온될 때 까지 기다린다. 회로 블록(N)에 대한 전력이 턴온될 때, 제어는 306에서, 제 1 제어 신호 또는 제 2 제어 신호가 수신되었는 지를 결정한다. 제어는, 제 1 제어 신호 또는 제 2 제어 신호가 수신될 때 까지 기다린다. 제 1 제어 신호 또는 제 2 제어 신호가 수신될 때, 제어는 308에서, 회로 블록(N)의 클럭을 턴온시킨다.
310에서, 제 2 제어 신호가 수신되는 경우, 제어는 클럭의 주파수를 표준 동작 주파수로 설정한다. 대안적으로, 제 1 제어 신호가 수신되는 경우, 제어는 클럭의 주파수를 표준 동작 주파수 보다 낮은 주파수로 설정한다.
이후, 제어는 312에서, 클럭의 주파수가 표준 동작 주파수로 설정된 후 제 1 제어 신호가 다시 수신되었는 지를 결정한다. 제 1 제어 신호가 다시 수신되는 경우, 제어는 314에서 클럭의 주파수를 표준 동작 주파수로부터 더 낮은 주파수로 스위칭한다.
이후, 또는 제 1 제어 신호가 다시 수신되지 않는 경우, 제어는 316에서, 클럭의 주파수가 더 낮은 주파수로 설정된 후 제 2 제어 신호가 다시 수신되었는 지를 결정한다. 제 2 제어 신호가 다시 수신될 때, 제어는 318에서, 클럭의 주파수를 더 낮은 주파수로부터 표준 동작 주파수로 스위칭한다. 이후, 또는 제 2 제어 신호가 다시 수신되지 않는 경우, 제어는 312로 돌아간다.
본 개시의 광범위한 가르침은 다양한 형태들로 구현될 수 있다. 따라서, 본 개시가 특정의 예들을 포함하기는 하지만, 본 개시의 진정한 범위는 이러한 특정의 예들로 한정되지 않는데, 왜냐하면 도면들, 명세서 및 하기의 청구항들을 살펴보게 되면 다른 변형들이 명백해질 것이기 때문이다.

Claims (14)

  1. 회로 블록의 공급 전압을 감지하고, 상기 공급 전압이 제 1 전압 보다 작거나 또는 같을 때에는 제 1 제어 신호를 생성하고, 상기 공급 전압이 제 2 전압의 소정의 범위 내에 있을 때에는 제 2 제어 신호를 생성하도록 된 전압 감지 모듈; 및
    (ⅰ) 파워 온 리셋 동작(power on reset operation) 이후, 상기 공급 전압이 상기 회로 블록에 초기에(initially) 공급되고, (ⅱ) 상기 제 1 제어 신호 또는 상기 제 2 제어 신호가 수신될 때, 상기 회로 블록에 공급되는 클럭 신호의 주파수를 상기 회로 블록의 표준 동작 주파수(normal operating frequency) 미만으로 설정하도록 된 주파수 조정 모듈을 포함하는 것을 특징으로 하는 시스템.
  2. 제 1 항에 있어서,
    상기 주파수 조정 모듈은,
    (ⅰ) 상기 제 1 제어 신호 또는 상기 제 2 제어 신호가 수신된 후, 소정의 시간이 경과하고, (ⅱ) 상기 제 2 신호가 수신될 때, 상기 회로 블록에 공급되는 상기 클럭 신호의 주파수를 상기 표준 동작 주파수로 설정하도록 된 것을 특징으로 하는 시스템.
  3. 제 1 항에 있어서,
    상기 제 1 전압은 상기 제 2 전압 보다 작은 것을 특징으로 하는 시스템.
  4. 제 1 항에 있어서,
    상기 주파수 조정 모듈은,
    상기 제 1 제어 신호가 다시 수신될 때, 상기 주파수를 상기 표준 동작 주파수로부터 상기 표준 동작 주파수 미만으로 스위칭하고,
    상기 제 2 제어 신호가 다시 수신될 때, 상기 주파수를 상기 표준 동작 주파수 미만으로부터 상기 표준 동작 주파수로 스위칭하도록 된 것을 특징으로 하는 시스템.
  5. 회로 블록의 공급 전압을 감지하고, 상기 공급 전압이 소정의 전압 보다 작거나 또는 같을 때에는 제 1 제어 신호를 생성하고, 상기 공급 전압이 상기 공급 전압의 정격 값(rated value)의 소정의 범위 내에 있을 때에는 제 2 제어 신호를 생성하도록 된 전압 감지 모듈; 및
    상기 제 1 제어 신호가 수신될 때, 상기 회로 블록에 공급되는 클럭 신호의 주파수를 상기 회로 블록의 표준 동작 주파수 미만으로 설정하고, 그리고 상기 제 2 제어 신호가 수신될 때, 상기 클럭 신호의 주파수를 상기 표준 동작 주파수로 설정하도록 된 주파수 조정 모듈을 포함하는 것을 특징으로 하는 시스템.
  6. 제 5 항에 있어서,
    상기 제 1 전압은 상기 제 2 전압 보다 작은 것을 특징으로 하는 시스템.
  7. 제 5 항에 있어서,
    상기 주파수 조정 모듈은,
    상기 제 1 제어 신호가 다시 수신될 때, 상기 주파수를 상기 표준 동작 주파수로부터 상기 표준 동작 주파수 미만으로 스위칭하고,
    상기 제 2 제어 신호가 다시 수신될 때, 상기 주파수를 상기 표준 동작 주파수 미만으로부터 상기 표준 동작 주파수로 스위칭하도록 된 것을 특징으로 하는 시스템.
  8. 회로 블록의 공급 전압을 감지하는 단계;
    상기 공급 전압이 제 1 전압 보다 작거나 또는 같을 때, 제 1 제어 신호를 생성하는 단계;
    상기 공급 전압이 제 2 전압의 소정의 범위 내에 있을 때, 제 2 제어 신호를 생성하는 단계; 및
    (ⅰ) 파워 온 리셋 동작 이후, 상기 공급 전압이 상기 회로 블록에 초기에 공급되고, (ⅱ) 상기 제 1 제어 신호 또는 상기 제 2 제어 신호가 수신될 때, 상기 회로 블록에 공급되는 클럭 신호의 주파수를 상기 회로 블록의 표준 동작 주파수 미만으로 설정하는 단계를 포함하는 것을 특징으로 하는 방법.
  9. 제 8 항에 있어서,
    (ⅰ) 상기 제 1 제어 신호 또는 상기 제 2 제어 신호가 수신된 후, 소정의 시간이 경과하고, (ⅱ) 상기 제 2 제어 신호가 수신될 때, 상기 회로 블록에 공급되는 상기 클럭 신호의 주파수를 상기 표준 동작 주파수로 설정하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  10. 제 8 항에 있어서,
    상기 제 1 전압은 상기 제 2 전압 보다 작은 것을 특징으로 하는 방법.
  11. 제 8 항에 있어서,
    상기 제 1 제어 신호가 다시 수신될 때, 상기 주파수를 상기 표준 동작 주파수로부터 상기 표준 동작 주파수 미만으로 스위칭하는 단계; 및
    상기 제 2 제어 신호가 다시 수신될 때, 상기 주파수를 상기 표준 동작 주파수 미만으로부터 상기 표준 동작 주파수로 스위칭하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  12. 회로 블록의 공급 전압을 감지하는 단계;
    상기 공급 전압이 소정의 전압 보다 작거나 또는 같을 때, 제 1 제어 신호를 생성하는 단계;
    상기 공급 전압이 상기 공급 전압의 정격 값의 소정의 범위 내에 있을 때, 제 2 제어 신호를 생성하는 단계;
    상기 제 1 제어 신호가 수신될 때, 상기 회로 블록에 공급되는 클럭 신호의 주파수를 상기 회로 블록의 표준 동작 주파수 미만으로 설정하는 단계; 및
    상기 제 2 제어 신호가 수신될 때, 상기 클럭 신호의 주파수를 상기 표준 동작 주파수로 설정하는 단계를 포함하는 것을 특징으로 하는 방법.
  13. 제 12 항에 있어서,
    상기 제 1 전압은 상기 제 2 전압 보다 작은 것을 특징으로 하는 방법.
  14. 제 12 항에 있어서,
    상기 제 1 제어 신호가 다시 수신될 때, 상기 주파수를 상기 표준 동작 주파수로부터 상기 표준 동작 주파수 미만으로 스위칭하는 단계; 및
    상기 제 2 제어 신호가 다시 수신될 때, 상기 주파수를 상기 표준 동작 주파수 미만으로부터 상기 표준 동작 주파수로 스위칭하는 단계를 더 포함하는 것을 특징으로 하는 방법.
KR1020127012017A 2009-11-13 2010-11-12 전력 관리를 위한 클럭 턴온 기법 KR101699916B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US26118109P 2009-11-13 2009-11-13
US61/261,181 2009-11-13
US12/941,534 US8775854B2 (en) 2009-11-13 2010-11-08 Clock turn-on strategy for power management
US12/941,534 2010-11-08
PCT/US2010/056509 WO2011060248A2 (en) 2009-11-13 2010-11-12 Clock turn-on strategy for power management

Publications (2)

Publication Number Publication Date
KR20120095901A true KR20120095901A (ko) 2012-08-29
KR101699916B1 KR101699916B1 (ko) 2017-01-25

Family

ID=43608068

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127012017A KR101699916B1 (ko) 2009-11-13 2010-11-12 전력 관리를 위한 클럭 턴온 기법

Country Status (7)

Country Link
US (1) US8775854B2 (ko)
EP (1) EP2499549B1 (ko)
JP (1) JP5776124B2 (ko)
KR (1) KR101699916B1 (ko)
CN (1) CN102640078B (ko)
TW (1) TWI524166B (ko)
WO (1) WO2011060248A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022004988A1 (ko) * 2020-07-03 2022-01-06 삼성전자 주식회사 전자 장치 및 그 전자 장치의 제어 방법

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10242418B2 (en) 2011-11-21 2019-03-26 Intel Corporation Reconfigurable graphics processor for performance improvement
CN103176576A (zh) * 2011-12-26 2013-06-26 联芯科技有限公司 一种片上系统的复位控制系统及方法
US9600024B2 (en) * 2012-09-28 2017-03-21 Mediatek Singapore Pte. Ltd. Control method of clock gating for dithering in the clock signal to mitigate voltage transients
US10242652B2 (en) * 2013-06-13 2019-03-26 Intel Corporation Reconfigurable graphics processor for performance improvement
CN103605539B (zh) * 2013-11-15 2017-10-27 美的集团股份有限公司 单片机系统时钟频率控制方法及系统
KR102320399B1 (ko) 2014-08-26 2021-11-03 삼성전자주식회사 전원 관리 칩, 그것을 포함하는 모바일 장치 및 그것의 클록 조절 방법
JP2016143206A (ja) * 2015-01-30 2016-08-08 日本電信電話株式会社 半導体集積回路
JP6428529B2 (ja) 2015-08-17 2018-11-28 京セラドキュメントソリューションズ株式会社 画像形成装置
JP6394821B2 (ja) * 2015-12-11 2018-09-26 京セラドキュメントソリューションズ株式会社 画像形成装置
KR20170088765A (ko) * 2016-01-25 2017-08-02 삼성전자주식회사 반도체 장치 및 그 구동 방법
US10348281B1 (en) * 2016-09-06 2019-07-09 Ampere Computing Llc Clock control based on voltage associated with a microprocessor
JP6467078B1 (ja) * 2018-01-30 2019-02-06 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
US10627883B2 (en) * 2018-02-28 2020-04-21 Advanced Micro Devices, Inc. Onboard monitoring of voltage levels and droop events
JP7166884B2 (ja) * 2018-11-14 2022-11-08 キヤノン株式会社 ソフトウェアの改ざんを検知することが可能な情報処理装置
JP7452259B2 (ja) 2020-06-02 2024-03-19 富士通株式会社 半導体装置
US11514551B2 (en) 2020-09-25 2022-11-29 Intel Corporation Configuration profiles for graphics processing unit
CN113076141A (zh) * 2021-03-30 2021-07-06 山东英信计算机技术有限公司 一种加速卡上电初始化方法、装置及加速卡

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0854955A (ja) * 1994-08-10 1996-02-27 Fujitsu Ltd クロック信号発生回路
US6061803A (en) * 1993-11-15 2000-05-09 International Microcircuits, Inc. Variable frequency clock for an electronic system and method therefor
JP2001101764A (ja) * 1999-09-28 2001-04-13 Internatl Business Mach Corp <Ibm> 消費電力低減方法、消費電力低減回路、制御回路およびハード・ディスク・ドライブ装置
US7302598B2 (en) * 2001-10-26 2007-11-27 Fujitsu Limited Apparatus to reduce the internal frequency of an integrated circuit by detecting a drop in the voltage and frequency

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63200220A (ja) * 1987-02-14 1988-08-18 Sharp Corp 電子機器の動作速度切換方式
FR2699755B1 (fr) * 1992-12-22 1995-03-10 Sgs Thomson Microelectronics Circuit de démarrage et de sécurité contre les coupures d'alimentation, pour circuit intégré.
JPH1139868A (ja) * 1997-07-18 1999-02-12 Matsushita Electric Ind Co Ltd 半導体集積回路システム、半導体集積回路、及び半導体集積回路システムの駆動方法
JP2002202829A (ja) * 2000-12-28 2002-07-19 Fujitsu Ltd マイクロコンピュータ
JP3942387B2 (ja) * 2001-02-13 2007-07-11 株式会社小糸製作所 放電灯点灯回路
US7225349B2 (en) * 2003-07-25 2007-05-29 Intel Corporation Power supply voltage droop compensated clock modulation for microprocessors
DE10354215B4 (de) * 2003-11-20 2010-02-25 Infineon Technologies Ag Taktregulierungsvorrichtung sowie Schaltungsanordnung
US7038506B2 (en) * 2004-03-23 2006-05-02 Stmicroelectronics Pvt. Ltd. Automatic selection of an on-chip ancillary internal clock generator upon resetting a digital system
JP4504108B2 (ja) 2004-06-15 2010-07-14 富士通セミコンダクター株式会社 リセット回路
KR100598011B1 (ko) * 2004-06-29 2006-07-06 삼성전자주식회사 클럭 사용 회로 및 클럭 신호 발생 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6061803A (en) * 1993-11-15 2000-05-09 International Microcircuits, Inc. Variable frequency clock for an electronic system and method therefor
JPH0854955A (ja) * 1994-08-10 1996-02-27 Fujitsu Ltd クロック信号発生回路
JP2001101764A (ja) * 1999-09-28 2001-04-13 Internatl Business Mach Corp <Ibm> 消費電力低減方法、消費電力低減回路、制御回路およびハード・ディスク・ドライブ装置
US7302598B2 (en) * 2001-10-26 2007-11-27 Fujitsu Limited Apparatus to reduce the internal frequency of an integrated circuit by detecting a drop in the voltage and frequency

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022004988A1 (ko) * 2020-07-03 2022-01-06 삼성전자 주식회사 전자 장치 및 그 전자 장치의 제어 방법

Also Published As

Publication number Publication date
US20110115567A1 (en) 2011-05-19
TW201135401A (en) 2011-10-16
WO2011060248A4 (en) 2011-10-27
WO2011060248A2 (en) 2011-05-19
JP5776124B2 (ja) 2015-09-09
KR101699916B1 (ko) 2017-01-25
WO2011060248A3 (en) 2011-09-09
CN102640078B (zh) 2015-09-23
TWI524166B (zh) 2016-03-01
CN102640078A (zh) 2012-08-15
EP2499549B1 (en) 2015-04-01
JP2013511096A (ja) 2013-03-28
EP2499549A2 (en) 2012-09-19
US8775854B2 (en) 2014-07-08

Similar Documents

Publication Publication Date Title
KR101699916B1 (ko) 전력 관리를 위한 클럭 턴온 기법
US8338988B2 (en) Adaptation of an active power supply set using an event trigger
KR101450381B1 (ko) 전력 관리 장치, 전력 관리 방법 및 전압 변환기
US20080077816A1 (en) Subsystem Power Management
US20140089708A1 (en) Delaying interrupts in a microcontroller system
US8363504B2 (en) Device and method for state retention power gating
JP5936415B2 (ja) 半導体集積回路、情報処理装置および制御方法
US11119559B2 (en) Controlling a processor clock
US9971535B2 (en) Conversion method for reducing power consumption and computing apparatus using the same
US9537484B2 (en) Semiconductor device and method of controlling the same
US9715272B2 (en) Portable electronic device and core swapping method thereof
CN110196678B (zh) 资料储存决定装置
US11374410B2 (en) Method for controlling current amount flowing into circuit module and associated chip
EP2775395B1 (en) Integrated circuit, electronic device and instruction scheduling method
US10203743B2 (en) Reference voltage circuits in microcontroller systems
US7831848B2 (en) Power management system for use in laptop computer and management method thereof
US20130297951A1 (en) Operation system and control method thereof
KR20150067846A (ko) 상태천이머신을 이용한 반도체 시스템의 전력 절감 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200109

Year of fee payment: 4