JP2013511096A - 電力管理においてクロックを起動させる戦略法 - Google Patents

電力管理においてクロックを起動させる戦略法 Download PDF

Info

Publication number
JP2013511096A
JP2013511096A JP2012539013A JP2012539013A JP2013511096A JP 2013511096 A JP2013511096 A JP 2013511096A JP 2012539013 A JP2012539013 A JP 2012539013A JP 2012539013 A JP2012539013 A JP 2012539013A JP 2013511096 A JP2013511096 A JP 2013511096A
Authority
JP
Japan
Prior art keywords
control signal
frequency
voltage
circuit block
normal operating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012539013A
Other languages
English (en)
Other versions
JP2013511096A5 (ja
JP5776124B2 (ja
Inventor
スタルジャ、パンタス
Original Assignee
マーベル ワールド トレード リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マーベル ワールド トレード リミテッド filed Critical マーベル ワールド トレード リミテッド
Publication of JP2013511096A publication Critical patent/JP2013511096A/ja
Publication of JP2013511096A5 publication Critical patent/JP2013511096A5/ja
Application granted granted Critical
Publication of JP5776124B2 publication Critical patent/JP5776124B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/324Power saving characterised by the action undertaken by lowering clock frequency
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08Clock generators with changeable or programmable clock frequency
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/28Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/30Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G06F1/305Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations in the event of power-supply fluctuations
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Power Sources (AREA)

Abstract

システムは、電圧検知モジュールと周波数調節モジュールとを含む。電圧検知モジュールは、回路ブロックの供給電圧を検知し、供給電圧が第1の電圧以下である場合、第1の制御信号を生成し、供給電圧が第2の電圧の所定の範囲内にある場合、第2の制御信号を生成する。周波数調節モジュールは、電力投入再設定の後に初めて供給電圧が回路ブロックに供給された場合、及び、第1の制御信号または第2の制御信号が受信された場合に、回路ブロックに供給されるクロック信号の周波数を、回路ブロックの通常の動作周波数未満の値に設定する。
【選択図】図1A

Description

本開示は、コンピューティングデバイスで利用される電力管理システムに係る。
本願は、2010年11月8日提出の米国特許出願第12/941,534号明細書の優先権を請求しており、2009年11月13提出の米国特許仮出願第61/261,181号明細書の恩恵を請求している。これら出願の開示の全体をここに参照として組み込むこととする。
ここに記載する背景技術の記述は、概して本開示の文脈を提示する意図からなされている。目下の発明者の、本背景技術セクションに開示されている業績は、開示しなければ出願時には先行技術となりえなかった記述の側面とともに、いずれも、本開示に対する自認した先行技術とは、明示的にも暗示的にもなりえない点を了解されたい。
通常のコンピューティングデバイスは、所定の機能を実行する回路ブロックを含んでいる。任意の時点でコンピューティングデバイスが実行する機能に応じて、回路ブロックもその時点で利用されたりされなかったりする。しかし、利用されていない回路ブロックも電力消費を続ける。電力ゲーティング及び/またはクロックゲーティングは、利用されていない回路ブロックが消費する電力を制御するために利用される技術の一つである。
電力ゲーティングとは、リーク電力を低減させるための技術である。利用されていない回路ブロックを一時的に遮断して(つまり停止する)、全リーク電力を低減させる、というものである。一時的な遮断は、低電力モードまたは非アクティブモードと称されている。回路ブロックが動作を再開する必要がでたときには、これら回路ブロックを起動する(つまり、アクティブモードにアクティベートする)。これら2つのモードは、電力パフォーマンスを最大化するよう、且つ、速度パフォーマンスに対する影響を最小化するように、適時に適当な方法で切り替えられる。
クロックゲーティングとは、同期回路で利用される節電技術である。同期回路においては、クロック配信ネットワークが、共通点からの1以上のクロック信号を、これら1以上のクロック信号を利用する全ての要素に対して配信する。ツリー構造を形成するクロック配信ネットワークは、クロックツリーと称される。
節電するために、クロックゲーティング論理をクロックツリーに追加する。クロックゲーティング論理により、各回路へのクロック供給を停止して、これら回路のフリップフロップ(flop-flop)が状態遷移しないようにする。フリップフロップの切り替えによって、さもなくば消費されてしまう電力を略ゼロにして、リーク電流のみを生じさせる。
一般的には、クロックゲーティング論理を利用しない場合には、マルチプレクサ等の回路要素を、クロック配信制御に利用することができる。しかし、これらの回路要素を利用すると、さらなる制御論理を利用する必要がでてくる。これら回路要素及び関連する制御論理を利用することで、さらに電力が消散され、チップ内のさらなる領域を占有してしまう。
対照的に、マルチプレクサ及び関連する制御論理などの回路要素と比べて、クロックゲーティング論理はあまり電力を消散させず、チップ上で利用する領域も小さい。従って電力及びチップ領域の節減という目的からは、マルチプレクサ及び関連する制御論理の代わりにクロックゲーティングを利用するとよいと思われる。
システムは、電圧検知モジュールと周波数調節モジュールとを含む。電圧検知モジュールは、回路ブロックの供給電圧を検知し、供給電圧が第1の電圧以下である場合、第1の制御信号を生成し、供給電圧が第2の電圧の所定の範囲内にある場合、第2の制御信号を生成する。周波数調節モジュールは、電力投入再設定の後に初めて供給電圧が回路ブロックに供給された場合、及び、第1の制御信号または第2の制御信号が受信された場合に、回路ブロックに供給されるクロック信号の周波数を、回路ブロックの通常の動作周波数未満の値に設定する。
他の態様として、周波数調節モジュールは、第1の制御信号または第2の制御信号が受信された後に所定の時間が経った場合、及び、第2の制御信号が受信された場合に、回路ブロックに供給されるクロック信号の周波数を、通常の動作周波数に設定する。
他の態様として、周波数調節モジュールは、第1の制御信号が再度受信されると、周波数を、通常の動作周波数から通常の動作周波数未満の値に切り替え、第2の制御信号が再度受信されると、周波数を、通常の動作周波数未満の値から通常の動作周波数に切り替える。
また他の態様として、システムは、電圧検知モジュールと周波数調節モジュールとを含む。電圧検知モジュールは、回路ブロックの供給電圧を検知し、供給電圧が所定の電圧以下である場合、第1の制御信号を生成し、供給電圧が供給電圧の所定の範囲の定格値以内である場合、第2の制御信号を生成する。周波数調節モジュールは、第1の制御信号が受信されると、回路ブロックに供給されるクロック信号の周波数を、回路ブロックの通常の動作周波数未満の値に設定して、第2の制御信号がアサートされると、クロック信号の周波数を通常の動作周波数に設定する。
他の態様として、周波数調節モジュールは、第1の制御信号が再度受信されると、周波数を、通常の動作周波数から通常の動作周波数未満の値に切り替え、第2の制御信号が再度受信されると、周波数を、通常の動作周波数未満の値から通常の動作周波数に切り替える。
また他の態様として、方法は、回路ブロックの供給電圧を検知する段階と、供給電圧が第1の電圧以下である場合、第1の制御信号を生成する段階と、供給電圧が第2の電圧の所定の範囲以内である場合、第2の制御信号を生成する段階とを備える。方法はさらに、電力投入再設定の後に初めて供給電圧が回路ブロックに供給された場合、及び、第1の制御信号または第2の制御信号が受信された場合に、回路ブロックに供給されるクロック信号の周波数を、回路ブロックの通常の動作周波数未満の値に設定する段階とを備える。
他の態様として、方法は、第1の制御信号または第2の制御信号が受信された後に所定の時間が経った場合、及び、第2の制御信号が受信された場合に、回路ブロックに供給されるクロック信号の周波数を、通常の動作周波数に設定する段階をさらに備える。
他の態様として、方法は、第1の制御信号が再度受信されると、周波数を、通常の動作周波数から通常の動作周波数未満の値に切り替える段階と、第2の制御信号が再度受信されると、周波数を、通常の動作周波数未満の値から通常の動作周波数に切り替える段階とをさらに備える。
本開示のさらなる用途については、以下の詳細な記載、請求項、及び図面を読むことで明らかとなろう。詳細な記載及び特定の例示は、例示のみを目的としており、本開示の範囲を制限する意図はない。
本開示は、以下の記載及び添付図面を読むことで理解が深まる。
回路ブロックのクロック信号をシーケンスにするシステムの機能ブロック図である。
電圧検知モジュールの概略図である。
回路ブロックのクロック信号をシーケンスにする方法のフローチャートである。
回路ブロックのクロック信号をシーケンスにする方法のフローチャートである。
以下の記述は本質的に単に例示であり、本開示、その用途または利用を制限する意図はない。明瞭性を期して、図面間で利用される同じ参照番号は類似した要素同士を示している。ここで利用されるA、B、及びCの少なくとも1つといった言い回しは、論理ORを利用して、論理(AまたはBまたはC)を意味することが意図されている。往々にして、方法内の各段階は異なる順序で実行されても、本開示の原理は変わらない。
ここで利用するモジュールという用語は、特定用途向け集積回路(ASIC)、電子回路、統合論理回路、フィールドプログラマブルゲートアレイ(FPGA)、コードを実行するプロセッサ(共有、専用、またはグループ)、その他の、記述する機能の提供に適したコンポーネント、または、これらの一部または全ての組み合わせ(例えばシステムオンチップ等)のことであったり、これらの一部であったり、これらを含んだりするものであってよい。モジュールという用語は、プロセッサが実行するコードを格納するメモリ(共有、専用、またはグループ)を含んでもよい。
上述したようなコードという用語は、ソフトウェア、ファームウェア、及び/または、マイクロコードを含んでよく、プログラム、ルーチン、機能、クラス、及び/または、オブジェクトのことであってよい。上述したような共有という用語は、複数のモジュールからの一部または全てのコードが、単一の(共有)プロセッサで実行されることを示している。加えて、複数のモジュールからの一部または全てのコードが、単一の(共有)メモリで格納できることを示している。上述したようなグループという用語は、単一のモジュールからの一部または全てのコードを、一群のプロセッサにより実行することができることを示している。加えて、単一のモジュールからの一部または全てのコードを、一群のメモリを用いて実行することができることを示している。
ここに記載する装置及び方法は、1以上のプロセッサが実行する1以上のコンピュータプログラムにより実装することができる。コンピュータプログラムには、持続性有形コンピュータ可読媒体に格納されるプロセッサ実行可能命令が含まれる。コンピュータプログラムは格納データを含んでいてもよい。持続性有形コンピュータ可読媒体の、制限ではない例には、不揮発性メモリ、磁気ストレージ、及び光ストレージが含まれる。
コンピューティングデバイスがデータを処理する速度は、コンピューティングデバイスの供給電圧及び動作周波数の組み合わせに依存する。一般的には、供給電圧が高くなると、動作周波数も高くてよくなる。また往々にして、コンピューティングデバイスの供給電圧(ひいては電力消散量)と、コンピューティングデバイスの動作周波数との間には相殺関係が存在する。動作電力を低減するためには、供給電圧を、任意の動作周波数で必要となる最小の値に設定するという方法がよく行われている。しかしこうすると、電力供給の妨害のためのマージンがなくなる。
さらに動作電力を低減させるためには、電力ゲーティング及び/またはクロックゲーティングにより、数多くの回路ブロックを遮断する方法がある。しかし、電力ゲーティング及び/またはクロックゲーティングによる電力消費の変調により、供給電圧が大きく変化する場合がある。過渡動作(transient operations)においては、供給電圧の最小値により、最大動作周波数が決定される。
回路ブロックの電力投入/停止中の電圧過渡に対するマージンを提供するためには、しばしば、供給電圧を少し高めの電圧に設定するという方法がとられる。しかしこうすると、デバイスのベースライン電力消散量が増加して、電力ゲーティング及び/またはクロックゲーティングが提供する節電効果に悪影響がでる場合がある。
殆どの回路ブロックは、徐々に起動することで、電力妨害を最小限に抑えている。しかし、ある回路ブロックに対する電力妨害は、他のブロックの起動特性によっても生じうる。例えば、電力妨害は、他の回路ブロックが同時に立ち上がったとき、及び/または、幅幅広い速度マージンを有する回路ブロックが徐々に起動されない場合等にも生じうる。
本開示は、回路ブロックが引き起こす電力妨害を監視して、電力妨害に基づいて回路ブロックの動作周波数を調節するシステム及び方法に関する。従って、ここに開示するシステム及び方法によって、最小供給電圧を利用しながらも、積極的且つ広範な電力ゲーティング及び/またはクロックゲーティングが実現される。
特に、電圧検知モジュールを利用することで、回路ブロックの供給電圧を検知することができる。電圧検知モジュールは、供給電圧が所定の電圧以下になると(つまり、低供給条件が検知されると)、第1の制御信号を生成する。電圧検知モジュールは、供給電圧が該供給電圧の所定の範囲の定格値にあるときには(つまり、供給有効条件が検知されると)、第2の制御信号を生成する。
第2の制御信号は、供給電圧が該供給電圧の所定の範囲の定格値にある間は(つまり、供給有効条件が続く限りは)アサートされ続ける。従って第2の制御信号が生成されていない、またはアサートされていないときは、供給無効条件であると示される。一部の実装例では、供給無効条件は、第1の制御信号及び第2の制御信号の両方が生成されないときに示されてよい。
電圧検知モジュールは、供給電圧を検知する際にヒステリシスを利用する。例えば、電圧検知モジュールは、供給電圧が、第2の制御信号が生成される電圧を下回ると生成されてよい。つまり、所定の電圧は、定格供給電圧値より低くてよい。
電力投入クロックシーケンスは、第1の制御信号及び第2の制御信号に基づいて回路ブロックに対して提供される。特に、回路ブロックは、電力投入再設定(power on reset operation)の後に初めて起動されるとき、回路ブロックへのクロックは、第1の制御信号または第2の制御信号を受けて始めて起動される。第1の制御信号または第2の制御信号を受けると、クロックの周波数を、公称目標周波数より低く設定する。例えば、周波数を公称目標周波数を20%下回る値に設定する。設計を簡潔にするべく、周波数は、公称目標周波数の整数の約数とする(つまり、Xを1より大きい整数としたときに、1/Xとする)ことができる。次いで、プログラミング可能な期間が経ち、第2の制御信号がアサートされると、周波数を公称目標周波数に設定する。
上述したシーケンスを始めに起動した後はいつでも、以下の自動シーケンスを実行することができる。第1の制御信号が再度検知されると、周波数を自動的に、低いほうの周波数に設定する。この後は、第2の制御信号が再度アサートされると、周波数を公称目標周波数へとリセットする。
一部の実施形態では、回路ブロックが電力投入再設定の後に初めて起動されるときには、初期起動クロックシーケンスを行わずに、自動シーケンスを直に実行することもできる。こうすることで、回路ブロックが電力投入再設定の後に初めて起動されるときには、クロックの周波数を直接、公称目標周波数に設定することができるので、回路ブロックはフルスピードで動作することができるようになる。しかし、供給電圧は、起動等によって降下する場合があり、この場合には、他の回路ブロックも自動シーケンスを実行しはじめることになる。
図1A及び図1Bを参照すると、本開示において、回路ブロックをシーケンスするシステム100が示されている。システム100は複数の回路ブロック102−1、102−2、…、及び102−Nを含む(まとめて回路ブロック102と称する)。ここでNは1より大きい整数である。システム100はさらに、電源104、クロック生成器106、電力ゲーティングモジュール108、クロックゲーティングモジュール110、及び制御モジュール112を含む。
加えて、システム100は、回路ブロック102それぞれのクロック信号をシーケンスするクロックシーケンスモジュール114−1、114−2、…、及び114−Nを含む(まとめてクロックシーケンスモジュール114と称する)。一部の実装例では、回路ブロック102がそれぞれクロックシーケンスモジュール114を含むこともできる。
電源104は、回路ブロック102に電力を供給する。クロック生成器106は、回路ブロック102が利用するクロック信号を生成する。電力ゲーティングモジュール108は、電力ゲーティング技術を利用して、回路ブロック102に供給する電力を制御する。クロックゲーティングモジュール110は、クロックゲーティング技術を利用して、回路ブロック102が利用するクロック信号を制御する。クロックゲーティング及び電力ゲーティングを、以下で詳述する。
制御モジュール112は、電力ゲーティングモジュール108及びクロックゲーティングモジュール110を制御する。例えば、制御モジュール112は、電力ゲーティングモジュール108及びクロックゲーティングモジュール101が利用する電力ゲーティングスキーム及びクロックゲーティングスキームを決定する。
クロックシーケンスモジュール114−1を詳述する。他のクロックシーケンスモジュール114も、クロックシーケンスモジュール114−1同様に動作する。従って、繰り返しを避けるために、他のクロックシーケンスモジュール114に関しては図1Aに図示せず、詳述もしない。
クロックシーケンスモジュール114−1は、電力投入検知モジュール116、電圧検知モジュール118、及び、周波数調節モジュール120を含む。電力投入検知モジュール116は、電力再投入後に初めて電力が回路ブロック102−1に供給され始めると、これを検知する。回路ブロック102−1は、電源再投入処理後に初めて作動されると、回路ブロック102−1へのクロックは、第1の制御信号または第2の制御信号を受信して初めて作動される。電圧検知モジュール118は、電力ゲーティングモジュール108が回路ブロック102に供給する電圧を検知する。第1の制御信号及び第2の制御信号は、電圧検知モジュール118により生成される。
具体的には、図1Bに示すように、電圧検知モジュール118は、第1のコンパレータC1と第2のコンパレータC2とを含む。第1のコンパレータC1は、回路ブロック114−1への供給電圧を、所定の電圧V1と比較する。第2のコンパレータC2は、回路ブロック114−1への供給電圧を、第2の電圧V2と比較する。電圧V2は、所定の範囲の回路ブロック102−1の定格供給電圧値内の値を有する。所定の電圧V1は、回路ブロック102−1の定格供給電圧値よりも低い。加えて、所定の電圧V1は電圧V2より低い。
第1のコンパレータC1は、回路ブロック102−1に供給される電圧が、所定の電圧v1以下である場合に、第1の制御信号を生成する。第2のコンパレータC2は、回路ブロック102−1に供給される電圧が、所定の範囲の回路ブロック102−1の定格供給電圧値内である場合に、第2の制御信号を生成する。所定の電圧V1が、回路ブロック102−1の定格供給電圧値より低いことから、第1の制御信号は、第2の制御信号よりも低い電圧で生成される。
所定の電圧V1を、定格供給電圧値より低い値に設定することで、ヒステリシスが保たれる。具体的には、回路ブロック102−1は、電源再投入処理後に初めて作動されると、回路ブロック102−1へのクロックは、第1の制御信号または第2の制御信号を受信して初めて作動される。V1を定格供給電圧値より低く設定することで、電圧検知モジュール118は、供給電圧が第2の制御信号が生成された電圧を下回ったときに、第1の制御信号を生成することができるようになる。従って、回路ブロック102−1が電源再投入処理後に初めて作動されると、V1が、定格供給電圧値より低く設定されていることから、回路ブロック102−1へのクロック投入は、第1の制御信号または第2の制御信号が受信されないと行われない。従って、所定の電圧V1を、定格供給電圧値より低い値に設定することで、ヒステリシスが保たれる。
図1Aでは、周波数調節モジュール120が、クロックゲーティングモジュール110が回路ブロック102−1に供給するクロックの周波数を調節する。周波数調節モジュール120は、電力ゲーティングモジュール108から回路ブロック102−1に供給する電圧の値に応じて、クロックの周波数を調節する。周波数調節モジュール120は、第1の制御信号及び第2の制御信号に基づいてクロックの周波数を調節する。
周波数調節モジュール120は、2段階でクロックの周波数を調節する。第1の段階は、電力再投入処理後に回路ブロック102−1に初めて電力が投入されるときの初期クロックシーケンス段階と称される。第2の段階は第1の段階の後に行われ、自動シーケンス段階と称される。
第1の段階では、電力投入再設定の後に回路ブロック102−1に初めて電力が供給され始めると、周波数調節モジュール120は、回路ブロック102−1へのクロック出力を以下のようにして制御する。周波数調節モジュール120は、電圧検知モジュール118から第1の制御信号または第2の制御信号が受信されるまでは、クロックゲーティグモジュール110が受信したクロックを回路ブロック102−1に出力しない。第1の制御信号または第2の制御信号が受信されると、周波数調節モジュール120は、クロックの周波数を、回路ブロック102−1の通常の動作周波数未満の低いほうの周波数に設定する。例えば低いほうの周波数とは、通常の動作周波数の1/Xであってよく、ここでXは1より大きい。
次に、周波数調節モジュール120は、所定期間をカウントするタイマーを開始させる。所定の期間はプログラミング可能であり、制御モジュール112によりプログラミングすることができる。所定の期間が経つと、周波数調節モジュール120は、電圧検知モジュール118が第2の制御信号をアサートしたかを判断する。第2の制御信号がアサートされた場合には、周波数調節モジュール120は、クロックの周波数を、回路ブロック102−1の通常動作周波数に設定する。
後の第2の段階で、周波数調節モジュール120は、第1の制御信号及び第2の制御信号を監視する。電圧検知モジュール118が第1の制御信号を生成する場合には、周波数調節モジュール120は、クロックの周波数を、通常の動作周波数から、低いほうの周波数へと切り替える。逆に、電圧検知モジュール118が第2の制御信号を生成する場合には、周波数調節モジュール120は、クロックの周波数を、低いほうの周波数から通常の動作周波数へと切り替える。
一部の実装例では、第1の段階を省いてよい。周波数調節モジュール120は、電力投入再設定の後に初めて電力が回路ブロック102−1に供給され始めたときを含み、全ての時点で、第1の制御信号及び第2の制御信号のみに基づいてクロックの周波数を制御する。従って、制御モジュール112は、周波数調節モジュール120が利用しているタイマー及び電力投入検知モジュール116に対して電力をディセーブルにする。
電力投入再設定の後に初めて電力が回路ブロック102−1に供給され始めると、周波数調節モジュール120は、電圧検知モジュール118から第1の制御信号または第2の制御信号のいずれかを受信することができる。第1の制御信号が受信された場合には、周波数調節モジュール120は、クロックの周波数を、回路ブロック102−1の、低いほうの周波数に設定する。これと反対に、第2の制御信号が受信された場合には、周波数調節モジュール120は、クロックの周波数を、回路ブロック102−1の通常の周波数に設定する。
続いて、電圧検知モジュール118から第1の制御信号が受信されるたびに、周波数調節モジュール120は、通常の動作周波数から、低いほうの周波数へと、クロックの周波数を切り替える。逆に、電圧検知モジュール118から第2の制御信号が受信されるたびに、周波数調節モジュール120は、低いほうの周波数から通常の動作周波数へと、クロックの周波数を切り替える。
図2を参照すると、回路ブロック(N≧1)のクロックをシーケンスする方法200が示されている。制御は202から始まる。204で、制御は、回路ブロックNに電源が投入されたかを判断する。制御は、回路ブロックNに電力が投入されるまで待つ。回路ブロックNに電力が投入されると、制御は、206で、第1の制御信号か第2の制御信号かが受信されたか、判断する。制御は、第1の制御信号または第2の制御信号が受信されるまで待つ。第1の制御信号または第2の制御信号が受信されると、制御は回路ブロックNに対してクロックを作動させ始める(208)。
210で、制御は、クロックの周波数を、回路ブロックNの通常の動作周波数より低い周波数(低いほうの周波数)に設定する。212で、制御は、低いほうの周波数にクロックの周波数が設定されてから所定の期間が経ったかを判断する。制御は、所定の期間が経つまで待つ。214で、制御は、第2の制御信号が受信されたかを判断する。制御は、第2の制御信号が受信されるまで待つ。第2の制御信号が受信されると、制御は、クロックの周波数を、通常の動作周波数に設定する(216)。
218で、制御は、第1の制御信号を再度受信したかを判断する。制御は、第1の制御信号を再度受信するまで待つ。第1の制御信号を再度受信すると、制御は、クロックの周波数を、再度、低いほうの周波数へと設定する。この後に制御は214に戻る。
図3を参照すると、本開示における、回路ブロック(N≧1)のクロックをシーケンスする方法300が示されている。制御は302から始まる。304で、制御は、回路ブロックNに電力が投入されたかを判断する。制御は、回路ブロックNに電力が投入されるまで待つ。回路ブロックNに電力が投入されると、制御は、306で、第1の制御信号か第2の制御信号かが受信されたかを判断する。制御は、第1の制御信号か第2の制御信号かが受信されるまで待つ。第1の制御信号または第2の制御信号が受信されると、制御は回路ブロックNに対してクロックを作動させ始める(308)。
310で、第2の制御信号が受信されると、制御は、クロックの周波数を通常の動作周波数に設定する。また、第1の制御信号が受信された場合には、制御は、クロックの周波数を、通常の動作周波数より低い周波数に設定する。
後の312で、制御は、クロックの周波数が通常の動作周波数に設定された後に第1の制御信号が再度受信されたかを判断する。このように第1の制御信号を再度受信すると、制御は、クロックの周波数を、通常の動作周波数から、低いほうの周波数へ切り替える(314)。
この後で、または、第1の制御信号が再度受信されない場合には、制御は316で、クロックの周波数を、低いほうの周波数に設定してから、第2の制御信号が再度受信されたかを判断する。第2の制御信号が再度受信されると、制御は、クロックの周波数を、低いほうの周波数から、通常の動作周波数へと切り替える(318)。この後で、または、第2の制御信号が再度受信されない場合には、制御は312に戻る。
本開示の広義の教示は、様々な形態で実装することができる。従って本開示には特定の例しか含まれないかもしれないが、本開示の真の範囲は、これに限定されるべきではない。他の変形例も、図面、明細書、及び以下の請求項を研究することで明らかになる。

Claims (14)

  1. 回路ブロックの供給電圧を検知し、前記供給電圧が第1の電圧以下である場合、第1の制御信号を生成し、前記供給電圧が第2の電圧の所定の範囲内にある場合、第2の制御信号を生成する電圧検知モジュールと、
    (i)電力投入再設定の後に初めて前記供給電圧が前記回路ブロックに供給された場合、及び、(ii)前記第1の制御信号または前記第2の制御信号が受信された場合に、前記回路ブロックに供給されるクロック信号の周波数を、前記回路ブロックの通常の動作周波数未満の値に設定する周波数調節モジュールと
    を備えるシステム。
  2. 前記周波数調節モジュールは、(i)前記第1の制御信号または前記第2の制御信号が受信された後に所定の時間が経った場合、及び、(ii)前記第2の制御信号が受信された場合に、前記回路ブロックに供給される前記クロック信号の周波数を、前記通常の動作周波数に設定する請求項1に記載のシステム。
  3. 前記第1の電圧は前記第2の電圧より低い請求項1に記載のシステム。
  4. 前記周波数調節モジュールは、前記第1の制御信号が再度受信されると、前記周波数を、前記通常の動作周波数から前記通常の動作周波数未満の値に切り替え、前記第2の制御信号が再度受信されると、前記周波数を、前記通常の動作周波数未満の値から前記通常の動作周波数に切り替える請求項1に記載のシステム。
  5. 回路ブロックの供給電圧を検知し、前記供給電圧が所定の電圧以下である場合、第1の制御信号を生成し、前記供給電圧が前記供給電圧の所定の範囲の定格値以内である場合、第2の制御信号を生成する電圧検知モジュールと、
    前記第1の制御信号が受信されると、前記回路ブロックに供給されるクロック信号の周波数を、前記回路ブロックの通常の動作周波数未満の値に設定して、前記第2の制御信号がアサートされると、前記クロック信号の周波数を前記通常の動作周波数に設定する周波数調節モジュールと
    を備えるシステム。
  6. 前記第1の電圧は前記第2の電圧より低い請求項5に記載のシステム。
  7. 前記周波数調節モジュールは、前記第1の制御信号が再度受信されると、前記周波数を、前記通常の動作周波数から前記通常の動作周波数未満の値に切り替え、前記第2の制御信号が再度受信されると、前記周波数を、前記通常の動作周波数未満の値から前記通常の動作周波数に切り替える請求項5に記載のシステム。
  8. 回路ブロックの供給電圧を検知する段階と、
    前記供給電圧が第1の電圧以下である場合、第1の制御信号を生成する段階と、
    前記供給電圧が第2の電圧の所定の範囲以内である場合、第2の制御信号を生成する段階と、
    (i)電力投入再設定の後に初めて前記供給電圧が前記回路ブロックに供給された場合、及び、(ii)前記第1の制御信号または前記第2の制御信号が受信された場合に、前記回路ブロックに供給されるクロック信号の周波数を、前記回路ブロックの通常の動作周波数未満の値に設定する段階と
    を備える方法。
  9. (i)前記第1の制御信号または前記第2の制御信号が受信された後に所定の時間が経った場合、及び、(ii)前記第2の制御信号が受信された場合に、前記回路ブロックに供給される前記クロック信号の周波数を、前記通常の動作周波数に設定する段階をさらに備える請求項8に記載の方法。
  10. 前記第1の電圧は前記第2の電圧より低い請求項8に記載の方法。
  11. 前記第1の制御信号が再度受信されると、前記周波数を、前記通常の動作周波数から前記通常の動作周波数未満の値に切り替える段階と、
    前記第2の制御信号が再度受信されると、前記周波数を、前記通常の動作周波数未満の値から前記通常の動作周波数に切り替える段階と
    をさらに備える請求項8に記載の方法。
  12. 回路ブロックの供給電圧を検知する段階と、
    前記供給電圧が所定の電圧以下である場合、第1の制御信号を生成する段階と、
    前記供給電圧が前記供給電圧の所定の範囲の定格値以内である場合、第2の制御信号を生成する段階と、
    前記第1の制御信号が受信されると、前記回路ブロックに供給されるクロック信号の周波数を、前記回路ブロックの通常の動作周波数未満の値に設定する段階と、
    前記第2の制御信号がアサートされると、前記クロック信号の周波数を前記通常の動作周波数に設定する段階と
    を備える方法。
  13. 前記第1の電圧は前記第2の電圧より低い請求項12に記載の方法。
  14. 前記第1の制御信号が再度受信されると、前記周波数を、前記通常の動作周波数から前記通常の動作周波数未満の値に切り替える段階と、
    前記第2の制御信号が再度受信されると、前記周波数を、前記通常の動作周波数未満の値から前記通常の動作周波数に切り替える段階と
    をさらに備える請求項12に記載の方法。
JP2012539013A 2009-11-13 2010-11-12 電力管理においてクロックを起動させる戦略法 Expired - Fee Related JP5776124B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US26118109P 2009-11-13 2009-11-13
US61/261,181 2009-11-13
US12/941,534 US8775854B2 (en) 2009-11-13 2010-11-08 Clock turn-on strategy for power management
US12/941,534 2010-11-08
PCT/US2010/056509 WO2011060248A2 (en) 2009-11-13 2010-11-12 Clock turn-on strategy for power management

Publications (3)

Publication Number Publication Date
JP2013511096A true JP2013511096A (ja) 2013-03-28
JP2013511096A5 JP2013511096A5 (ja) 2013-12-26
JP5776124B2 JP5776124B2 (ja) 2015-09-09

Family

ID=43608068

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012539013A Expired - Fee Related JP5776124B2 (ja) 2009-11-13 2010-11-12 電力管理においてクロックを起動させる戦略法

Country Status (7)

Country Link
US (1) US8775854B2 (ja)
EP (1) EP2499549B1 (ja)
JP (1) JP5776124B2 (ja)
KR (1) KR101699916B1 (ja)
CN (1) CN102640078B (ja)
TW (1) TWI524166B (ja)
WO (1) WO2011060248A2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016143206A (ja) * 2015-01-30 2016-08-08 日本電信電話株式会社 半導体集積回路
JP2017040674A (ja) * 2015-08-17 2017-02-23 京セラドキュメントソリューションズ株式会社 画像形成装置
JP2019532448A (ja) * 2016-09-06 2019-11-07 アンペア・コンピューティング・エルエルシー マイクロプロセッサに関連する電圧に基づいたクロック制御
US11474584B2 (en) 2020-06-02 2022-10-18 Fujitsu Limited Semiconductor device having clock control circuit of adjusting speed of increasing clock frequency

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3037910B1 (en) 2011-11-21 2020-04-01 Intel Corporation Reconfigurable graphics processor for performance improvement
CN103176576A (zh) * 2011-12-26 2013-06-26 联芯科技有限公司 一种片上系统的复位控制系统及方法
US9600024B2 (en) * 2012-09-28 2017-03-21 Mediatek Singapore Pte. Ltd. Control method of clock gating for dithering in the clock signal to mitigate voltage transients
US10242652B2 (en) * 2013-06-13 2019-03-26 Intel Corporation Reconfigurable graphics processor for performance improvement
CN103605539B (zh) * 2013-11-15 2017-10-27 美的集团股份有限公司 单片机系统时钟频率控制方法及系统
KR102320399B1 (ko) 2014-08-26 2021-11-03 삼성전자주식회사 전원 관리 칩, 그것을 포함하는 모바일 장치 및 그것의 클록 조절 방법
EP3388243B1 (en) * 2015-12-11 2023-02-22 Kyocera Document Solutions Inc. Image forming apparatus
KR20170088765A (ko) * 2016-01-25 2017-08-02 삼성전자주식회사 반도체 장치 및 그 구동 방법
JP6467078B1 (ja) * 2018-01-30 2019-02-06 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
US10627883B2 (en) * 2018-02-28 2020-04-21 Advanced Micro Devices, Inc. Onboard monitoring of voltage levels and droop events
JP7166884B2 (ja) * 2018-11-14 2022-11-08 キヤノン株式会社 ソフトウェアの改ざんを検知することが可能な情報処理装置
KR20220004374A (ko) * 2020-07-03 2022-01-11 삼성전자주식회사 전자 장치 및 그 전자 장치의 제어 방법
US11514551B2 (en) 2020-09-25 2022-11-29 Intel Corporation Configuration profiles for graphics processing unit
CN113076141A (zh) * 2021-03-30 2021-07-06 山东英信计算机技术有限公司 一种加速卡上电初始化方法、装置及加速卡

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63200220A (ja) * 1987-02-14 1988-08-18 Sharp Corp 電子機器の動作速度切換方式
JP2002202829A (ja) * 2000-12-28 2002-07-19 Fujitsu Ltd マイクロコンピュータ
JP2002319498A (ja) * 2001-02-13 2002-10-31 Koito Mfg Co Ltd 放電灯点灯回路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2699755B1 (fr) 1992-12-22 1995-03-10 Sgs Thomson Microelectronics Circuit de démarrage et de sécurité contre les coupures d'alimentation, pour circuit intégré.
US6061803A (en) * 1993-11-15 2000-05-09 International Microcircuits, Inc. Variable frequency clock for an electronic system and method therefor
JP3468592B2 (ja) * 1994-08-10 2003-11-17 富士通株式会社 クロック信号発生回路
JPH1139868A (ja) * 1997-07-18 1999-02-12 Matsushita Electric Ind Co Ltd 半導体集積回路システム、半導体集積回路、及び半導体集積回路システムの駆動方法
JP2001101764A (ja) * 1999-09-28 2001-04-13 Internatl Business Mach Corp <Ibm> 消費電力低減方法、消費電力低減回路、制御回路およびハード・ディスク・ドライブ装置
JP3883126B2 (ja) * 2001-10-26 2007-02-21 富士通株式会社 半導体集積回路装置、それが組み込まれた電子装置、及び消費電力低減方法
US7225349B2 (en) 2003-07-25 2007-05-29 Intel Corporation Power supply voltage droop compensated clock modulation for microprocessors
DE10354215B4 (de) 2003-11-20 2010-02-25 Infineon Technologies Ag Taktregulierungsvorrichtung sowie Schaltungsanordnung
US7038506B2 (en) 2004-03-23 2006-05-02 Stmicroelectronics Pvt. Ltd. Automatic selection of an on-chip ancillary internal clock generator upon resetting a digital system
JP4504108B2 (ja) 2004-06-15 2010-07-14 富士通セミコンダクター株式会社 リセット回路
KR100598011B1 (ko) * 2004-06-29 2006-07-06 삼성전자주식회사 클럭 사용 회로 및 클럭 신호 발생 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63200220A (ja) * 1987-02-14 1988-08-18 Sharp Corp 電子機器の動作速度切換方式
JP2002202829A (ja) * 2000-12-28 2002-07-19 Fujitsu Ltd マイクロコンピュータ
JP2002319498A (ja) * 2001-02-13 2002-10-31 Koito Mfg Co Ltd 放電灯点灯回路

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016143206A (ja) * 2015-01-30 2016-08-08 日本電信電話株式会社 半導体集積回路
JP2017040674A (ja) * 2015-08-17 2017-02-23 京セラドキュメントソリューションズ株式会社 画像形成装置
US10084927B2 (en) 2015-08-17 2018-09-25 Kyocera Document Solutions Inc. Image forming apparatus for determining an abnormal voltage adjustment of the processor
JP2019532448A (ja) * 2016-09-06 2019-11-07 アンペア・コンピューティング・エルエルシー マイクロプロセッサに関連する電圧に基づいたクロック制御
US11474584B2 (en) 2020-06-02 2022-10-18 Fujitsu Limited Semiconductor device having clock control circuit of adjusting speed of increasing clock frequency

Also Published As

Publication number Publication date
WO2011060248A4 (en) 2011-10-27
US8775854B2 (en) 2014-07-08
CN102640078A (zh) 2012-08-15
KR20120095901A (ko) 2012-08-29
KR101699916B1 (ko) 2017-01-25
WO2011060248A3 (en) 2011-09-09
US20110115567A1 (en) 2011-05-19
TW201135401A (en) 2011-10-16
CN102640078B (zh) 2015-09-23
EP2499549A2 (en) 2012-09-19
EP2499549B1 (en) 2015-04-01
TWI524166B (zh) 2016-03-01
WO2011060248A2 (en) 2011-05-19
JP5776124B2 (ja) 2015-09-09

Similar Documents

Publication Publication Date Title
JP5776124B2 (ja) 電力管理においてクロックを起動させる戦略法
US9189053B2 (en) Performance based power management of a memory and a data storage system using the memory
US9323312B2 (en) System and methods for delaying interrupts in a microcontroller system
US20080276236A1 (en) Data processing device with low-power cache access mode
TW201135446A (en) Power management states
US9411404B2 (en) Coprocessor dynamic power gating for on-die leakage reduction
US9213388B2 (en) Delaying reset signals in a microcontroller system
JP5936415B2 (ja) 半導体集積回路、情報処理装置および制御方法
US20200201412A1 (en) Controlling a Processor Clock
US7906996B1 (en) System and method for controlling an integrated circuit in different operational modes
TWI470410B (zh) 電子系統及其電源管理方法
US9971535B2 (en) Conversion method for reducing power consumption and computing apparatus using the same
GB2466300A (en) Clock gating control circuit for delaying switching between operational and sleep modes
US20200019229A1 (en) Power sequencing based on active rail
EP2775395B1 (en) Integrated circuit, electronic device and instruction scheduling method
KR101896494B1 (ko) 컴퓨팅 디바이스들에서의 전력 관리
US20240213987A1 (en) Ip frequency adaptive same-cycle clock gating
EP2420916A1 (en) System and method for controlling an integrated circuit in different operational modes
CN117032442A (zh) 一种集成深度学习加速器的低功耗SoC
TW201040705A (en) Power management method and related chipset and computer system
KR20150067846A (ko) 상태천이머신을 이용한 반도체 시스템의 전력 절감 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131108

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140909

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150304

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150609

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150619

R150 Certificate of patent or registration of utility model

Ref document number: 5776124

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

LAPS Cancellation because of no payment of annual fees
R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350