JP2013511096A - 電力管理においてクロックを起動させる戦略法 - Google Patents
電力管理においてクロックを起動させる戦略法 Download PDFInfo
- Publication number
- JP2013511096A JP2013511096A JP2012539013A JP2012539013A JP2013511096A JP 2013511096 A JP2013511096 A JP 2013511096A JP 2012539013 A JP2012539013 A JP 2012539013A JP 2012539013 A JP2012539013 A JP 2012539013A JP 2013511096 A JP2013511096 A JP 2013511096A
- Authority
- JP
- Japan
- Prior art keywords
- control signal
- frequency
- voltage
- circuit block
- normal operating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
- G06F1/305—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations in the event of power-supply fluctuations
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- Power Sources (AREA)
Abstract
【選択図】図1A
Description
Claims (14)
- 回路ブロックの供給電圧を検知し、前記供給電圧が第1の電圧以下である場合、第1の制御信号を生成し、前記供給電圧が第2の電圧の所定の範囲内にある場合、第2の制御信号を生成する電圧検知モジュールと、
(i)電力投入再設定の後に初めて前記供給電圧が前記回路ブロックに供給された場合、及び、(ii)前記第1の制御信号または前記第2の制御信号が受信された場合に、前記回路ブロックに供給されるクロック信号の周波数を、前記回路ブロックの通常の動作周波数未満の値に設定する周波数調節モジュールと
を備えるシステム。 - 前記周波数調節モジュールは、(i)前記第1の制御信号または前記第2の制御信号が受信された後に所定の時間が経った場合、及び、(ii)前記第2の制御信号が受信された場合に、前記回路ブロックに供給される前記クロック信号の周波数を、前記通常の動作周波数に設定する請求項1に記載のシステム。
- 前記第1の電圧は前記第2の電圧より低い請求項1に記載のシステム。
- 前記周波数調節モジュールは、前記第1の制御信号が再度受信されると、前記周波数を、前記通常の動作周波数から前記通常の動作周波数未満の値に切り替え、前記第2の制御信号が再度受信されると、前記周波数を、前記通常の動作周波数未満の値から前記通常の動作周波数に切り替える請求項1に記載のシステム。
- 回路ブロックの供給電圧を検知し、前記供給電圧が所定の電圧以下である場合、第1の制御信号を生成し、前記供給電圧が前記供給電圧の所定の範囲の定格値以内である場合、第2の制御信号を生成する電圧検知モジュールと、
前記第1の制御信号が受信されると、前記回路ブロックに供給されるクロック信号の周波数を、前記回路ブロックの通常の動作周波数未満の値に設定して、前記第2の制御信号がアサートされると、前記クロック信号の周波数を前記通常の動作周波数に設定する周波数調節モジュールと
を備えるシステム。 - 前記第1の電圧は前記第2の電圧より低い請求項5に記載のシステム。
- 前記周波数調節モジュールは、前記第1の制御信号が再度受信されると、前記周波数を、前記通常の動作周波数から前記通常の動作周波数未満の値に切り替え、前記第2の制御信号が再度受信されると、前記周波数を、前記通常の動作周波数未満の値から前記通常の動作周波数に切り替える請求項5に記載のシステム。
- 回路ブロックの供給電圧を検知する段階と、
前記供給電圧が第1の電圧以下である場合、第1の制御信号を生成する段階と、
前記供給電圧が第2の電圧の所定の範囲以内である場合、第2の制御信号を生成する段階と、
(i)電力投入再設定の後に初めて前記供給電圧が前記回路ブロックに供給された場合、及び、(ii)前記第1の制御信号または前記第2の制御信号が受信された場合に、前記回路ブロックに供給されるクロック信号の周波数を、前記回路ブロックの通常の動作周波数未満の値に設定する段階と
を備える方法。 - (i)前記第1の制御信号または前記第2の制御信号が受信された後に所定の時間が経った場合、及び、(ii)前記第2の制御信号が受信された場合に、前記回路ブロックに供給される前記クロック信号の周波数を、前記通常の動作周波数に設定する段階をさらに備える請求項8に記載の方法。
- 前記第1の電圧は前記第2の電圧より低い請求項8に記載の方法。
- 前記第1の制御信号が再度受信されると、前記周波数を、前記通常の動作周波数から前記通常の動作周波数未満の値に切り替える段階と、
前記第2の制御信号が再度受信されると、前記周波数を、前記通常の動作周波数未満の値から前記通常の動作周波数に切り替える段階と
をさらに備える請求項8に記載の方法。 - 回路ブロックの供給電圧を検知する段階と、
前記供給電圧が所定の電圧以下である場合、第1の制御信号を生成する段階と、
前記供給電圧が前記供給電圧の所定の範囲の定格値以内である場合、第2の制御信号を生成する段階と、
前記第1の制御信号が受信されると、前記回路ブロックに供給されるクロック信号の周波数を、前記回路ブロックの通常の動作周波数未満の値に設定する段階と、
前記第2の制御信号がアサートされると、前記クロック信号の周波数を前記通常の動作周波数に設定する段階と
を備える方法。 - 前記第1の電圧は前記第2の電圧より低い請求項12に記載の方法。
- 前記第1の制御信号が再度受信されると、前記周波数を、前記通常の動作周波数から前記通常の動作周波数未満の値に切り替える段階と、
前記第2の制御信号が再度受信されると、前記周波数を、前記通常の動作周波数未満の値から前記通常の動作周波数に切り替える段階と
をさらに備える請求項12に記載の方法。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US26118109P | 2009-11-13 | 2009-11-13 | |
US61/261,181 | 2009-11-13 | ||
US12/941,534 US8775854B2 (en) | 2009-11-13 | 2010-11-08 | Clock turn-on strategy for power management |
US12/941,534 | 2010-11-08 | ||
PCT/US2010/056509 WO2011060248A2 (en) | 2009-11-13 | 2010-11-12 | Clock turn-on strategy for power management |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2013511096A true JP2013511096A (ja) | 2013-03-28 |
JP2013511096A5 JP2013511096A5 (ja) | 2013-12-26 |
JP5776124B2 JP5776124B2 (ja) | 2015-09-09 |
Family
ID=43608068
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012539013A Expired - Fee Related JP5776124B2 (ja) | 2009-11-13 | 2010-11-12 | 電力管理においてクロックを起動させる戦略法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8775854B2 (ja) |
EP (1) | EP2499549B1 (ja) |
JP (1) | JP5776124B2 (ja) |
KR (1) | KR101699916B1 (ja) |
CN (1) | CN102640078B (ja) |
TW (1) | TWI524166B (ja) |
WO (1) | WO2011060248A2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016143206A (ja) * | 2015-01-30 | 2016-08-08 | 日本電信電話株式会社 | 半導体集積回路 |
JP2017040674A (ja) * | 2015-08-17 | 2017-02-23 | 京セラドキュメントソリューションズ株式会社 | 画像形成装置 |
JP2019532448A (ja) * | 2016-09-06 | 2019-11-07 | アンペア・コンピューティング・エルエルシー | マイクロプロセッサに関連する電圧に基づいたクロック制御 |
US11474584B2 (en) | 2020-06-02 | 2022-10-18 | Fujitsu Limited | Semiconductor device having clock control circuit of adjusting speed of increasing clock frequency |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3037910B1 (en) | 2011-11-21 | 2020-04-01 | Intel Corporation | Reconfigurable graphics processor for performance improvement |
CN103176576A (zh) * | 2011-12-26 | 2013-06-26 | 联芯科技有限公司 | 一种片上系统的复位控制系统及方法 |
US9600024B2 (en) * | 2012-09-28 | 2017-03-21 | Mediatek Singapore Pte. Ltd. | Control method of clock gating for dithering in the clock signal to mitigate voltage transients |
US10242652B2 (en) * | 2013-06-13 | 2019-03-26 | Intel Corporation | Reconfigurable graphics processor for performance improvement |
CN103605539B (zh) * | 2013-11-15 | 2017-10-27 | 美的集团股份有限公司 | 单片机系统时钟频率控制方法及系统 |
KR102320399B1 (ko) | 2014-08-26 | 2021-11-03 | 삼성전자주식회사 | 전원 관리 칩, 그것을 포함하는 모바일 장치 및 그것의 클록 조절 방법 |
EP3388243B1 (en) * | 2015-12-11 | 2023-02-22 | Kyocera Document Solutions Inc. | Image forming apparatus |
KR20170088765A (ko) * | 2016-01-25 | 2017-08-02 | 삼성전자주식회사 | 반도체 장치 및 그 구동 방법 |
JP6467078B1 (ja) * | 2018-01-30 | 2019-02-06 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置 |
US10627883B2 (en) * | 2018-02-28 | 2020-04-21 | Advanced Micro Devices, Inc. | Onboard monitoring of voltage levels and droop events |
JP7166884B2 (ja) * | 2018-11-14 | 2022-11-08 | キヤノン株式会社 | ソフトウェアの改ざんを検知することが可能な情報処理装置 |
KR20220004374A (ko) * | 2020-07-03 | 2022-01-11 | 삼성전자주식회사 | 전자 장치 및 그 전자 장치의 제어 방법 |
US11514551B2 (en) | 2020-09-25 | 2022-11-29 | Intel Corporation | Configuration profiles for graphics processing unit |
CN113076141A (zh) * | 2021-03-30 | 2021-07-06 | 山东英信计算机技术有限公司 | 一种加速卡上电初始化方法、装置及加速卡 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63200220A (ja) * | 1987-02-14 | 1988-08-18 | Sharp Corp | 電子機器の動作速度切換方式 |
JP2002202829A (ja) * | 2000-12-28 | 2002-07-19 | Fujitsu Ltd | マイクロコンピュータ |
JP2002319498A (ja) * | 2001-02-13 | 2002-10-31 | Koito Mfg Co Ltd | 放電灯点灯回路 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2699755B1 (fr) | 1992-12-22 | 1995-03-10 | Sgs Thomson Microelectronics | Circuit de démarrage et de sécurité contre les coupures d'alimentation, pour circuit intégré. |
US6061803A (en) * | 1993-11-15 | 2000-05-09 | International Microcircuits, Inc. | Variable frequency clock for an electronic system and method therefor |
JP3468592B2 (ja) * | 1994-08-10 | 2003-11-17 | 富士通株式会社 | クロック信号発生回路 |
JPH1139868A (ja) * | 1997-07-18 | 1999-02-12 | Matsushita Electric Ind Co Ltd | 半導体集積回路システム、半導体集積回路、及び半導体集積回路システムの駆動方法 |
JP2001101764A (ja) * | 1999-09-28 | 2001-04-13 | Internatl Business Mach Corp <Ibm> | 消費電力低減方法、消費電力低減回路、制御回路およびハード・ディスク・ドライブ装置 |
JP3883126B2 (ja) * | 2001-10-26 | 2007-02-21 | 富士通株式会社 | 半導体集積回路装置、それが組み込まれた電子装置、及び消費電力低減方法 |
US7225349B2 (en) | 2003-07-25 | 2007-05-29 | Intel Corporation | Power supply voltage droop compensated clock modulation for microprocessors |
DE10354215B4 (de) | 2003-11-20 | 2010-02-25 | Infineon Technologies Ag | Taktregulierungsvorrichtung sowie Schaltungsanordnung |
US7038506B2 (en) | 2004-03-23 | 2006-05-02 | Stmicroelectronics Pvt. Ltd. | Automatic selection of an on-chip ancillary internal clock generator upon resetting a digital system |
JP4504108B2 (ja) | 2004-06-15 | 2010-07-14 | 富士通セミコンダクター株式会社 | リセット回路 |
KR100598011B1 (ko) * | 2004-06-29 | 2006-07-06 | 삼성전자주식회사 | 클럭 사용 회로 및 클럭 신호 발생 방법 |
-
2010
- 2010-11-08 US US12/941,534 patent/US8775854B2/en active Active
- 2010-11-12 WO PCT/US2010/056509 patent/WO2011060248A2/en active Application Filing
- 2010-11-12 JP JP2012539013A patent/JP5776124B2/ja not_active Expired - Fee Related
- 2010-11-12 TW TW099139090A patent/TWI524166B/zh not_active IP Right Cessation
- 2010-11-12 KR KR1020127012017A patent/KR101699916B1/ko active IP Right Grant
- 2010-11-12 EP EP10788434.8A patent/EP2499549B1/en not_active Not-in-force
- 2010-11-12 CN CN201080051386.9A patent/CN102640078B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63200220A (ja) * | 1987-02-14 | 1988-08-18 | Sharp Corp | 電子機器の動作速度切換方式 |
JP2002202829A (ja) * | 2000-12-28 | 2002-07-19 | Fujitsu Ltd | マイクロコンピュータ |
JP2002319498A (ja) * | 2001-02-13 | 2002-10-31 | Koito Mfg Co Ltd | 放電灯点灯回路 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016143206A (ja) * | 2015-01-30 | 2016-08-08 | 日本電信電話株式会社 | 半導体集積回路 |
JP2017040674A (ja) * | 2015-08-17 | 2017-02-23 | 京セラドキュメントソリューションズ株式会社 | 画像形成装置 |
US10084927B2 (en) | 2015-08-17 | 2018-09-25 | Kyocera Document Solutions Inc. | Image forming apparatus for determining an abnormal voltage adjustment of the processor |
JP2019532448A (ja) * | 2016-09-06 | 2019-11-07 | アンペア・コンピューティング・エルエルシー | マイクロプロセッサに関連する電圧に基づいたクロック制御 |
US11474584B2 (en) | 2020-06-02 | 2022-10-18 | Fujitsu Limited | Semiconductor device having clock control circuit of adjusting speed of increasing clock frequency |
Also Published As
Publication number | Publication date |
---|---|
WO2011060248A4 (en) | 2011-10-27 |
US8775854B2 (en) | 2014-07-08 |
CN102640078A (zh) | 2012-08-15 |
KR20120095901A (ko) | 2012-08-29 |
KR101699916B1 (ko) | 2017-01-25 |
WO2011060248A3 (en) | 2011-09-09 |
US20110115567A1 (en) | 2011-05-19 |
TW201135401A (en) | 2011-10-16 |
CN102640078B (zh) | 2015-09-23 |
EP2499549A2 (en) | 2012-09-19 |
EP2499549B1 (en) | 2015-04-01 |
TWI524166B (zh) | 2016-03-01 |
WO2011060248A2 (en) | 2011-05-19 |
JP5776124B2 (ja) | 2015-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5776124B2 (ja) | 電力管理においてクロックを起動させる戦略法 | |
US9189053B2 (en) | Performance based power management of a memory and a data storage system using the memory | |
US9323312B2 (en) | System and methods for delaying interrupts in a microcontroller system | |
US20080276236A1 (en) | Data processing device with low-power cache access mode | |
TW201135446A (en) | Power management states | |
US9411404B2 (en) | Coprocessor dynamic power gating for on-die leakage reduction | |
US9213388B2 (en) | Delaying reset signals in a microcontroller system | |
JP5936415B2 (ja) | 半導体集積回路、情報処理装置および制御方法 | |
US20200201412A1 (en) | Controlling a Processor Clock | |
US7906996B1 (en) | System and method for controlling an integrated circuit in different operational modes | |
TWI470410B (zh) | 電子系統及其電源管理方法 | |
US9971535B2 (en) | Conversion method for reducing power consumption and computing apparatus using the same | |
GB2466300A (en) | Clock gating control circuit for delaying switching between operational and sleep modes | |
US20200019229A1 (en) | Power sequencing based on active rail | |
EP2775395B1 (en) | Integrated circuit, electronic device and instruction scheduling method | |
KR101896494B1 (ko) | 컴퓨팅 디바이스들에서의 전력 관리 | |
US20240213987A1 (en) | Ip frequency adaptive same-cycle clock gating | |
EP2420916A1 (en) | System and method for controlling an integrated circuit in different operational modes | |
CN117032442A (zh) | 一种集成深度学习加速器的低功耗SoC | |
TW201040705A (en) | Power management method and related chipset and computer system | |
KR20150067846A (ko) | 상태천이머신을 이용한 반도체 시스템의 전력 절감 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131108 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131108 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140822 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140909 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141001 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141224 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150304 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150609 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150619 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5776124 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
LAPS | Cancellation because of no payment of annual fees | ||
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |