CN103176576A - 一种片上系统的复位控制系统及方法 - Google Patents
一种片上系统的复位控制系统及方法 Download PDFInfo
- Publication number
- CN103176576A CN103176576A CN2011104438666A CN201110443866A CN103176576A CN 103176576 A CN103176576 A CN 103176576A CN 2011104438666 A CN2011104438666 A CN 2011104438666A CN 201110443866 A CN201110443866 A CN 201110443866A CN 103176576 A CN103176576 A CN 103176576A
- Authority
- CN
- China
- Prior art keywords
- reset
- chip
- soc
- logic
- duty
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electronic Switches (AREA)
- Debugging And Monitoring (AREA)
Abstract
本发明公开一种片上系统的复位控制系统及方法,该方法包括如下步骤:系统上电时,进入复位状态;无复位请求且等待了若干个时钟周期后,系统进入门控状态,并将被复位逻辑的时钟信号关闭;进入工作状态前若干个时钟周期放开复位信号;进入工作状态后放开该时钟信号开始工作,并等待复位请求信号;当有复位请求时,该系统进入等待状态,并检查被复位逻辑的工作状态;以及根据被复位逻辑的工作状态确定是否进行复位,通过本发明,不仅解决了复位信号同步拉起的问题,又给设计带来了灵活性,同时还减轻了复位网络在物理实现上的要求。
Description
技术领域
本发明涉及一种复位控制系统及方法,特别是涉及一种片上系统的复位控制系统及方法。
背景技术
在SOC(片上系统,超大规模集成电路)设计过程中,复位电路的设计是容易被忽略,又会给设计带来困难,并影响芯片工作稳定性的问题。复位电路方案选择和优化实现方法的合适与否会直接影响SOC设计的逻辑综合、静态时序分析、可测性设计、物理设计、功能仿真验证、模块集成等各阶段,并进而影响SOC在系统运行条件下的接口调试难度和运行时的稳定性。
当前,SOC系统中的复位一般包括上电复位、看门狗复位、软件复位等,一般来说,复位时要注意同步拉起的问题,否则SOC中的逻辑就可能出现错误。因此,SOC中通常都对复位信号做了两级同步处理,以保证所有寄存器都同时离开复位状态。图1为现有技术复位电路中同步拉起的实现原理图,如图1所示,prstn信号是来自管脚的复位信号,当prstn为低电平时,则两个复位同步拉起寄存器也处于复位状态,因此送给内部寄存器的复位信号chip_rstn也是低电平;当prstn拉起时,在clock的作用下,chip_rstn信号在两个时钟周期之后变为高电平,内部寄存器离开复位状态。
然而,当某些CPU有特殊的复位时序要求时,比如复位信号要持续若干个时钟周期等等,上述简单的复位同步拉起处理就不能满足要求了,因此往往需要单独处理这种情况。
对于上述问题,当前最常见的解决方法是:先进行复位信号的同步拉起处理,对于有特殊要求的复位信号则单独控制,最常见的是利用计数器来延迟若干周期,以保证复位信号到达各个寄存器的时间相同。
现有技术的缺点如下:1、简单的同步处理依赖于复位信号的同步拉起,因此对芯片的物理实现提出了较高的要求,必须将复位网络按时钟网络去做,保证复位信号到达各个寄存器的延迟比较一致,若出现不同寄存器的复位信号延迟相差太大,就会出现问题;2、利用计数器来延迟复位信号对芯片的面积、功耗和成本等关键因素带来严重影响,同时增加了电路设计的复杂性。
发明内容
为克服上述现有技术存在的不足,本发明的主要目的在于提供一种片上系统的复位控制系统及方法,其不仅解决了复位信号同步拉起的问题,又给设计带来了灵活性,同时还减轻了复位网络在物理实现上的要求,并不会增加电路设计的复杂性。
为达上述及其它目的,本发明提供一种片上系统的复位控制方法,包括如下步骤:
该片上系统上电时,进入复位状态;
无复位请求且等待了若干个时钟周期后,该片上系统进入门控状态,并将被复位逻辑的时钟信号关闭;
在该片上系统进入工作状态前若干个时钟周期放开复位信号;
在该片上系统进入工作状态后放开该时钟信号开始工作,并等待复位请求信号;
当有复位请求时,该片上系统进入等待状态,并检查被复位逻辑的工作状态;以及
根据被复位逻辑的工作状态确定是否进行复位。
进一步地,在该片上系统进入等待状态后,该方法还包括如下步骤:
等待时间计时;
当等待时间超过一预设的阈值时间时,则该片上系统直接进入复位状态。
进一步地,被复位逻辑的工作状态为CPU的总线状态。
进一步地,若CPU的总线状态为空闲,则进行复位;否则该片上系统一直等待。
进一步地,该复位请求信号为看门狗复位信号或者软件复位信号。
进一步地,该方法应用于手机基带芯片。
为达上述及其他目的,本发明提供一种片上系统的复位控制系统,至少包括:
复位控制模组,用于控制该片上系统于上电时进入复位状态;
门控控制模组,用于控制该片上系统无复位请求且复位信号等待了若干个时钟周期后进入门控状态,并将被复位逻辑的时钟信号关闭,同时控制该片上系统于进入工作状态前若干个周期放开复位信号;
工作状态控制模组,用于控制该片上系统于进入工作状态后放开该时钟信号开始工作,并等待复位请求信号;以及
等待控制模组,用于有复位请求时,使该片上系统进入等待状态,并检查被复位逻辑的工作状态以使该复位控制模组根据被复位逻辑的工作状态确定是否进行复位。
进一步地,该复位控制系统还包括超时保护模组,以于该片上系统进入等待状态时进行等待时间计时,并于等待时间超过一预设的阈值时间时使该片上系统直接进入复位状态。
进一步地,被复位逻辑的工作状态为CPU的总线状态。
若CPU的总线状态为空闲,该复位控制模组则控制该片上系统进行复位,否则该片上系统一直等待。
与现有技术相比,本发明一种片上系统的复位控制系统及方法通过在复位信号拉起时将时钟信号控制住,同时采用灵活的参数化设计,从复位拉起到放开时钟,延迟可以根据具体的设计任意控制,既解决了复位信号同步拉起的问题,又给设计带来了灵活性,同时还减轻了复位网络在物理实现上的要求。
附图说明
图1为现有技术复位电路中同步拉起的实现原理图;
图2为本发明一种片上系统的复位控制系统之较佳实施例的系统架构图;
图3为本发明一种片上系统的复位控制方法之较佳实施例的步骤流程图;
图4为本发明之较佳实施例的状态机示意图。
具体实施方式
以下通过特定的具体实例并结合附图说明本发明的实施方式,本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实例加以施行或应用,本说明书中的各项细节亦可基于不同观点与应用,在不背离本发明的精神下进行各种修饰与变更。
图2为本发明一种片上系统的复位控制系统之较佳实施例的系统架构图。如图2所示,本发明一种片上系统的复位控制系统,应用于手机基带芯片中,至少包括:复位控制模组201、门控控制模组202、工作状态控制模组203以及等待控制模组204。
其中,复位控制模组201用于控制系统于上电时进入复位状态;门控控制模组202用于控制系统无复位请求且复位信号持续了一定周期时后进入门控状态,并将被复位逻辑的时钟信号关闭,同时控制系统于进入工作状态前若干个周期放开复位信号;工作状态控制模组203用于控制系统于进入工作状态后放开时钟信号开始工作,并等待复位请求信号,这里的复位请求信号可以是看门狗复位,也可以是软件复位或者是其他的复位;等待控制模组204用于有复位请求时,使系统进入等待状态,并检查被复位逻辑的工作状态,使得复位控制模组201根据被复位逻辑的工作状态确定是否进行复位,这里被复位逻辑的工作状态可以是CPU的总线状态,即确认在空闲时系统才去复位,否则一直等待。
较佳的,本发明之片上系统的复位控制系统还包括超时保护模组,以于系统进入等待状态时进行等待时间计时,于等待时间超过一预设的阈值时间时,使系统直接进入复位状态。也就是说,当系统等待一个很长的时间后还没有检测到空闲状态,这时认为被复位逻辑出现问题,直接进入复位状态。
图3为本发明一种片上系统的复位控制方法之较佳实施例的步骤流程图。如图3所示,本发明一种片上系统的复位控制方法,应用于手机基带芯片中,包括如下步骤:
步骤301,系统上电时,进入复位状态;
步骤302,无复位请求且复位信号持续了一定周期时后,系统进入门控状态,并将被复位逻辑的时钟信号关闭;
步骤303,在系统进入工作状态前若干个周期放开复位信号;
步骤304,在系统进入工作状态后放开时钟信号开始工作,并等待复位请求信号,这里的复位请求信号可以是看门狗复位,也可以是软件复位或者是其他的复位;
步骤305,当有复位请求时,系统进入等待状态,并检查被复位逻辑的工作状态;以及
步骤306,根据被复位逻辑的工作状态确定是否进行复位,这里被复位逻辑的工作状态可以是CPU的总线状态,即确认在空闲时才去复位,否则一直等待。
较佳的,在步骤305之后,本发明之片上系统的复位控制方法还可以包括如下步骤:
等待时间计时,当等待时间超过一预设的阈值时间时,则直接进入复位状态。也就是说,当系统等待一个很长的时间后还没有检测到空闲状态,这时认为被复位逻辑出现问题,直接进入复位状态。
图4为本发明一种片上系统的复位控制方法之较佳实施例的状态机示意图。以下将通过本发明之状态机示意图进一步说明本发明之工作原理。在本发明较佳实施例中,本发明可通过硬件描述语言(HDL)或者原理图等方式进行描述。在上电时,片上系统首先进入复位状态,然后等待若干个时钟周期,进入门控状态,在门控状态中,将被复位逻辑的时钟信号关闭,然后在进入到工作状态前若干个周期放开复位信号,注意此时被复位逻辑是没有时钟的,所以不存在复位信号同步拉起的问题。进入工作状态后放开时钟信号开始工作;在工作状态中,等待复位请求信号,这里的复位请求信号可以是看门狗复位,也可以是软件复位或者是其他的复位,有复位请求后,则进入等待状态,然后检查被复位逻辑的工作状态,例如CPU的总线状态,确认在空闲时才去复位,否则一直等待。为更好实现本发明,也可以在等待状态中加入超时保护,即等待一个很长的时间后还没有检测到空闲状态,这时认为被复位逻辑出现问题,直接进入复位状态。
可见,本发明一种片上系统的复位控制系统及方法通过在复位信号拉起时将时钟信号控制住,同时采用灵活的参数化设计,从复位拉起到放开时钟,延迟可以根据具体的设计任意控制,既解决了复位信号同步拉起的问题,又给设计带来了灵活性,同时还减轻了复位网络在物理实现上的要求。
相比现有技术,本发明具有以下优点:
1、本发明在复位拉起时,关闭了时钟信号,降低了复位逻辑对物理实现的要求;
2、本发明具有较高的灵活性,从开始复位到关闭时钟、从关闭时钟到放开复位和从放开复位到打开时钟,其中的延迟可以灵活控制。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下,对上述实施例进行修饰与改变。因此,本发明的权利保护范围,应如权利要求书所列。
Claims (10)
1.一种片上系统的复位控制方法,包括如下步骤:
该片上系统上电时,进入复位状态;
无复位请求且等待了若干个时钟周期后,该片上系统进入门控状态,并将被复位逻辑的时钟信号关闭;
在该片上系统进入工作状态前若干个时钟周期放开复位信号;
在该片上系统进入工作状态后放开该时钟信号开始工作,并等待复位请求信号;
当有复位请求时,该片上系统进入等待状态,并检查被复位逻辑的工作状态;以及
根据被复位逻辑的工作状态确定是否进行复位。
2.如权利要求1所述的片上系统的复位控制方法,其特征在于,在该片上系统进入等待状态后,该方法还包括如下步骤:
等待时间计时;
当等待时间超过一预设的阈值时间时,则该片上系统直接进入复位状态。
3.如权利要求1所述的片上系统的复位控制方法,其特征在于:被复位逻辑的工作状态为CPU的总线状态。
4.如权利要求3所述的片上系统的复位控制方法,其特征在于:若CPU的总线状态为空闲,则进行复位;否则该片上系统一直等待。
5.如权利要求1所述的片上系统的复位控制方法,其特征在于:该复位请求信号为看门狗复位信号或者软件复位信号。
6.如权利要求1所述的片上系统的复位控制方法,其特征在于:该方法应用于手机基带芯片。
7.一种片上系统的复位控制系统,至少包括:
复位控制模组,用于控制该片上系统于上电时进入复位状态;
门控控制模组,用于控制该片上系统无复位请求且复位信号等待了若干个时钟周期后进入门控状态,并将被复位逻辑的时钟信号关闭,同时控制该片上系统于进入工作状态前若干个周期放开复位信号;
工作状态控制模组,用于控制该片上系统于进入工作状态后放开该时钟信号开始工作,并等待复位请求信号;以及等待控制模组,用于有复位请求时,使该片上系统进入等待状态,并检查被复位逻辑的工作状态以使该复位控制模组根据被复位逻辑的工作状态确定是否进行复位。
8.如权利要求7所述的片上系统的复位控制系统,其特征在于:该复位控制系统还包括超时保护模组,以于该片上系统进入等待状态时进行等待时间计时,并于等待时间超过一预设的阈值时间时使该片上系统直接进入复位状态。
9.如权利要求7所述的片上系统的复位控制系统,其特征在于:被复位逻辑的工作状态为CPU的总线状态。
10.如权利要求9所述的片上系统的复位控制系统,其特征在于:若CPU的总线状态为空闲,该复位控制模组则控制该片上系统进行复位,否则该片上系统一直等待。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011104438666A CN103176576A (zh) | 2011-12-26 | 2011-12-26 | 一种片上系统的复位控制系统及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011104438666A CN103176576A (zh) | 2011-12-26 | 2011-12-26 | 一种片上系统的复位控制系统及方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103176576A true CN103176576A (zh) | 2013-06-26 |
Family
ID=48636515
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2011104438666A Pending CN103176576A (zh) | 2011-12-26 | 2011-12-26 | 一种片上系统的复位控制系统及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103176576A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106201809A (zh) * | 2015-05-26 | 2016-12-07 | 亚德诺半导体集团 | 用于非调试域系统复位的调试触发器接口 |
CN112130651A (zh) * | 2020-10-28 | 2020-12-25 | 北京百瑞互联技术有限公司 | 一种soc系统的复位方法、装置及其存储介质 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1908856A (zh) * | 2005-08-05 | 2007-02-07 | 中兴通讯股份有限公司 | 一种复位电路装置 |
CN101021739A (zh) * | 2007-03-28 | 2007-08-22 | 威盛电子股份有限公司 | 复位系统及复位方法 |
CN101299159A (zh) * | 2008-07-01 | 2008-11-05 | 深圳市远望谷信息技术股份有限公司 | 时钟切换电路 |
CN101344862A (zh) * | 2008-09-01 | 2009-01-14 | 华为技术有限公司 | 一种嵌入式系统中的抗干扰设备 |
CN101470501A (zh) * | 2007-12-26 | 2009-07-01 | 珠海中慧微电子有限公司 | 一种延时复位控制电路及方法 |
CN101782791A (zh) * | 2010-01-29 | 2010-07-21 | 杭州电子科技大学 | 一种通信处理器芯片中的时钟/复位和配置控制器硬核 |
US20110115567A1 (en) * | 2009-11-13 | 2011-05-19 | Pantas Sutardja | Clock turn-on strategy for power management |
-
2011
- 2011-12-26 CN CN2011104438666A patent/CN103176576A/zh active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1908856A (zh) * | 2005-08-05 | 2007-02-07 | 中兴通讯股份有限公司 | 一种复位电路装置 |
CN101021739A (zh) * | 2007-03-28 | 2007-08-22 | 威盛电子股份有限公司 | 复位系统及复位方法 |
CN101470501A (zh) * | 2007-12-26 | 2009-07-01 | 珠海中慧微电子有限公司 | 一种延时复位控制电路及方法 |
CN101299159A (zh) * | 2008-07-01 | 2008-11-05 | 深圳市远望谷信息技术股份有限公司 | 时钟切换电路 |
CN101344862A (zh) * | 2008-09-01 | 2009-01-14 | 华为技术有限公司 | 一种嵌入式系统中的抗干扰设备 |
US20110115567A1 (en) * | 2009-11-13 | 2011-05-19 | Pantas Sutardja | Clock turn-on strategy for power management |
CN101782791A (zh) * | 2010-01-29 | 2010-07-21 | 杭州电子科技大学 | 一种通信处理器芯片中的时钟/复位和配置控制器硬核 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106201809A (zh) * | 2015-05-26 | 2016-12-07 | 亚德诺半导体集团 | 用于非调试域系统复位的调试触发器接口 |
CN112130651A (zh) * | 2020-10-28 | 2020-12-25 | 北京百瑞互联技术有限公司 | 一种soc系统的复位方法、装置及其存储介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2758845B1 (en) | Apparatus and methods for an interconnect power manager | |
US10248183B2 (en) | System and method for power management | |
TW200408923A (en) | Method and apparatus for reducing clock frequency during low workload periods | |
US8531893B2 (en) | Semiconductor device and data processor | |
CN103412990A (zh) | 一种多层次协同低功耗设计方法 | |
CN103645794A (zh) | 一种通过边沿检测电路实现睡眠模式唤醒的芯片及方法 | |
US10409936B2 (en) | Method and apparatus for modelling power consumption of integrated circuit | |
WO2013059987A1 (zh) | 降低动态功耗的方法和电子设备 | |
US20050144497A1 (en) | System and method for reducing clock skew | |
KR20150145241A (ko) | 일반 호스트 기반 제어기 레이턴시 방법 및 장치 | |
CN105159722B (zh) | Rtc唤醒系统的方法及计算机 | |
CN103176930B (zh) | 一种基于标准PCIe上行端口的IO扩展架构方法 | |
Necchi et al. | An ultra-low energy asynchronous processor for wireless sensor networks | |
CN103176576A (zh) | 一种片上系统的复位控制系统及方法 | |
CN104750223A (zh) | 一种降低多核终端内存访问功耗的方法和系统 | |
CN103376877B (zh) | 一种多核处理器时钟控制装置及控制方法 | |
Mukherjee et al. | Formal verification of hardware/software power management strategies | |
US20180351537A1 (en) | Asynchronous clock gating circuit | |
Olivieri et al. | A low-power microcontroller with on-chip self-tuning digital clock-generator for variable-load applications | |
CN103198047A (zh) | 基于fpga具有状态监控的多余度同步ip核 | |
CN103092803B (zh) | 从设备的时钟控制方法及基带芯片 | |
CN109062394B (zh) | 一种cpu簇的状态控制电路及方法 | |
CN109002159B (zh) | 一种cpu的状态控制电路及方法 | |
KR101896494B1 (ko) | 컴퓨팅 디바이스들에서의 전력 관리 | |
Muhr et al. | Accelerating RTL simulation by several orders of magnitude using clock suppression |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20130626 |