CN112130651A - 一种soc系统的复位方法、装置及其存储介质 - Google Patents

Abstract

本发明一种SOC系统的复位方法、装置及其存储介质，属于集成电路设计领域。本发明主要包括，根据复位信号对SOC系统内预定时钟域内寄存器进行有效复位；以及，利用阶梯复位时钟架构产生的时钟对已经完成所述有效复位的所述预定时钟域内寄存器进行所述复位信号的采样释放两个步骤。其中，所述阶梯复位时钟架构包括锁相环电路、自由时钟发生器以及控制时钟发生器三级。本发明的有益效果是，利用复位时钟架构的阶梯架构设置，最大限度地保证了在任何时候复位信号的产生和消除都可以稳定高效的进行。

Description

一种SOC系统的复位方法、装置及其存储介质

技术领域

本发明涉及集成电路设计领域，特别是一种SOC系统的复位方法、装置及其存储介质。

背景技术

SOC集成电路系统的设计是一个复杂的系统工程，通常需要把数十个数字电路和模拟电路的模块集成到一个集成电路中，时钟和复位信号通路的设计就会非常复杂。现有技术对于 SOC复位信号的设计通常采取异步复位同步释放的方式，但是对于大型的SOC集成电路来说， SOC系统在开始上电时，无法准确预知时钟电路充电完成开始工作的时间，也无法获知最初需要多少个时钟开始工作，并且这些最初开始工作时钟的关系；并且，当系统在控制单元控制下复位某些模块时，有些时钟信号实际会受到影响，如何控制这个影响不要造成系统不稳定也是一个问题。

对于上述技术问题，现有技术中常见的解决方案是复位后关闭时钟模块向系统其他模块传送时钟，知道确定复位模块的状态完全稳定后才逐个开启其他模块的时钟供应，从而变相规避复位信号传播混乱，但是这种解决方案的系统设计较为复杂，而且会降低系统的响应速度，如果有的系统要求尽快从复位状态脱离，进入到全速的工作状态，上述解决方案就不再适用了。

本申请提供了一种SOC系统的复位方法、装置及其存储介质，通过设置阶梯复位时钟架构，对SOC集成电路系统进行稳定高效的复位。

为了实现上述目的，本申请采用的技术方案是，提供一种SOC系统的复位方法，包括：

根据复位信号对SOC系统内预定时钟域内寄存器进行有效复位；以及，

利用阶梯复位时钟架构产生的时钟对已经完成有效复位的预定时钟域内寄存器进行复位信号的采样释放；

其中，阶梯复位时钟架构包括锁相环电路、自由时钟发生器以及控制时钟发生器三级。

本申请的另外一个技术方案是，提供一种SOC系统的复位装置，包括：

用于根据复位信号对SOC系统内预定时钟域内寄存器进行有效复位的模块；以及，

用于利用阶梯复位时钟架构产生的时钟对已经完成有效复位的预定时钟域内寄存器进行复位信号的采样释放的模块；

其中，阶梯复位时钟架构包括锁相环电路、自由时钟发生器以及控制时钟发生器三级。

本申请的另外一个技术方案为，提供一种计算机可读存储介质，其存储计算机指令，其中的计算机指令被操作以执行上述SOC系统的复位方法。

本申请的有益效果是:

利用复位时钟架构的阶梯架构设置，最大限度地保证了在任何时候复位信号的产生和消除都可以稳定高效的进行。

附图说明

图1是本申请一种SOC系统的复位方法的一个具体实施方式流程示意图；

图2是本申请一种SOC系统的复位装置的一个具体实施方式示意图；

图3是本申请一种SOC系统的复位方法中用到的阶梯复位时钟架构的具体实施例示意图。

具体实施方式

下面结合附图对本发明较佳实施例进行详细阐述，以使本发明的优点和特征更易于被本领域技术人员理解，从而对本发明的保护范围做出更为清楚的界定。

需要说明的是，在本文中，诸如第一第二等之类的关系属于仅仅用来将一个实体或操作与另外一个实体或操作区分开来，而不一定要求或暗示这些实际操作之间存在任何这种实际的关系或顺序。而且，术语“包括”、“包含”或者任何其他变体意在涵盖非排他性的包含，从而使得包含一系列要素的过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括......”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

图1的流程图示出了本申请一种SOC系统的复位方法的一个具体实施方式。

在图1示出的具体实施方式中，本申请一种SOC系统的复位方法，包括过程S101以及过程S102。

图1示出的过程S101表示的是利用复位信号对SOC系统内预定时钟域内寄存器进行有效复位的过程，以便进一步利用复位时钟架构对复位信号进行释放。

在本申请的一个具体实施例中，上述利用复位信号对SOC系统内预定时钟域内寄存器进行有效复位的过程优选利用复位信号对SOC系统内预定时钟域内寄存器进行异步有效复位，以便进一步利用复位时钟架构对复位信号进行释放。

在本申请的一个具体实施例中，上述用于对SOC系统内预定时钟域内寄存器进行有效复位的复位信号包括上电复位信号，来自芯片外部的复位信号、由自由时钟产生器产生的给控制时钟控制的所有时钟域的复位信号以及控制时钟中域中的模块产生的复位信号四者中的至少一者，以便进一步利用复位时钟架构对上述复位信号进行释放。

在本申请的一个具体实施例中，上述用于对SOC系统内预定时钟域内寄存器进行有效复位的复位信号可以为上电复位信号，以便进一步利用复位时钟架构对上电复位信号进行释放。

在本申请的一个具体实施例中，上述用于对SOC系统内预定时钟域内寄存器进行有效复位的复位信号可以为来自芯片外部的复位信号，以便进一步利用复位时钟架构对来自芯片外部的复位信号进行释放。

在本申请的一个具体实施例中，上述用于对SOC系统内预定时钟域内寄存器进行有效复位的复位信号可以为控制单元控制下的复位信号，以便进一步利用复位时钟架构对控制单元控制下的复位信号进行释放。

在本申请的一个具体实例中，上述用于对SOC系统内预定时钟域内寄存器进行有效复位的复位信号可以为控制单元控制下的复位信号，以便进一步利用复位时钟架构对控制单元控制下的复位信号进行释放。

在本申请的一个具体实施例中，上述用于对SOC系统内预定时钟域内寄存器进行有效复位的复位信号可以为控制单元控制下的复位信号包括上电复位信号，来自芯片外部的复位信号以及控制单元控制下的复位信号三种信号，以便进一步利用复位时钟架构对上述三种信号进一步进行释放。

在图1示出的过程S102表示的是，利用阶梯复位时钟架构产生的时钟对已经完成有效复位的预定时钟域内寄存器进行述复位信号的采样释放的过程，其中的阶梯复位时钟架构包括锁相环电路，自由时钟发生器以及控制时钟发生器三级，这样就能够最大限度地保证了在任何时候复位信号的产生和消除都可以稳定高效的进行。

在本申请的一个具体实施例中，上述利用阶梯复位时钟架构产生的时钟对已经完成有效复位的预定时钟域内寄存器进行述复位信号的采样释放的过程包括，利用锁相环电路保证自由时钟发生器的正常工作，利用自由时钟发生器驱动控制时钟发生器工作，这样就能够保SOC 系统在上电复位的过程中，自由时钟首先开始工作控制，整个系统的时钟能够可控有序地开始工作。

在本申请的一个具体实施例中，上述利用阶梯复位时钟架构产生的时钟对已经完成有效复位的预定时钟域内寄存器进行述复位信号的采样释放的过程包括，利用阶梯复位时钟架构中的自由时钟发生器产生的复位信号对自由时钟发生器对应的下一级控制时钟发生器进行复位，这样就能够保证控制时钟发生器不论是停止跳动还是变化频率，都能被自由时钟控制器复位后重新正常工作。

在本申请的一个具体实施例中，上述阶梯复位时钟架构中的自由时钟发生器，包括产生对SOC系统上电时首先开始工作的电路中已经完成有效复位的寄存器进行复位信号的采样释放所需时钟的时钟发生器，这样能够使系统中首先开始的电路的复位释放，能够及时稳定的进行。

在本申请的一个具体实施例中，上述利用阶梯复位时钟架构产生的时钟对已经完成有效复位的预定时钟域内寄存器进行述复位信号的采样释放的过程包括，利用自由时钟发生器对 SOC系统上电时首先开始工作的电路中已经完成有效复位的寄存器进行复位信号的采样释放。

系统上电时首先开始工作的电路必须要在刚上电时就完成复位，自由时钟发生器是系统上电后首先开始工作的时钟发生器，利用自由时钟发生器产生的时钟对系统最初开始工作的电路中的寄存器进行复位信号的释放，就能够保证对系统中最开始需要工作的模块进行及时稳定高效的复位。

在本申请的一个具体实施例中，上述利用阶梯复位时钟架构产生的时钟对已经完成有效复位的预定时钟域内寄存器进行述复位信号的采样释放的过程包括，当复位信号为上电复位信号时，即对SOC系统进行上电复位时，在系统的电源管理单元(PMU)显示供电状态稳定以后，利用自由时钟发生器产生的时钟对SOC系统上电时首先开始工作的电路中已经完成有效复位的寄存器进行复位信号的采样释放，这样就能够确保已经成功开始输出稳定的供电电流给系统，避免在系统供电还未稳定的时候开始采样释放，可能引起的不稳定状态。

在本申请的一个具体实施例中，上述利用阶梯复位时钟架构产生的时钟对已经完成有效复位的预定时钟域内寄存器进行述复位信号的采样释放的过程包括，当复位信号为上电复位信号时，即对SOC系统进行上电复位时，在系统的电源管理单元(PMU)显示的供电状态指示信号(POR)显示供电稳定以后，利用自由时钟发生器产生的时钟对SOC系统上电时首先开始工作的电路中已经完成有效复位的寄存器进行复位信号的采样释放，这样就能够这样就能够确保已经成功开始输出稳定的供电电流给系统，避免在系统供电还未稳定的时候开始采样释放，可能引起的不稳定状态。

在本申请的一个具体实例中，上述利用阶梯复位时钟架构产生的时钟对已经完成有效复位的预定时钟域内寄存器进行述复位信号的采样释放的过程包括，当复位信号为上电复位信号时，即对SOC系统进行上电复位时，在系统的电源管理单元(PMU)显示的供电状态指示信号(POR)显示为1后，利用自由时钟发生器产生的时钟对SOC系统上电时首先开始工作的电路中已经完成有效复位的寄存器进行复位信号的采样释放，这样就能够这样就能够确保已经成功开始输出稳定的供电电流给系统，避免在系统供电还未稳定的时候开始采样释放，可能引起的不稳定状态

在本申请的一个具体实施例中，阶梯复位时钟架构中的控制时钟发生器，包括产生对SOC 系统进入实际工作阶段后，控制时钟发生器自身控制的时钟域内完成有效复位的寄存器进行复位信号的采样释放所需时钟的时钟发生器，以便SOC系统进入实际工作阶段以后利用控制时钟发生器对其自身控制的时钟域内的寄存器进行复位信号的采样释放，使得整个系统的复位过程能够有序高效的进行。

在本申请的一个具体实施例中，上述利用阶梯复位时钟架构产生的时钟对已经完成有效复位的预定时钟域内寄存器进行述复位信号的采样释放的过程包括，利用控制时钟发生器产生的时钟，对其自身控制的时钟域内的寄存器进行复位信号的采样释放，使得整个系统的复位过程能够有序高效的进行。

在本申请的一个具体实施例中，上述利用阶梯复位时钟架构产生的时钟对已经完成有效复位的预定时钟域内寄存器进行述复位信号的采样释放的过程包括，当阶梯复位时钟架构中的时钟发生器受复位信号影响停止工作时，利用阶梯复位时钟架构中时钟发生器的上一级对时钟发生器进行复位，这样就能够保证时钟能够正常工作，避免因为时钟被影响，复位信号不能把释放，系统电路进入死循环的这种死锁现象，

在本申请的一个具体实例中，上述利用阶梯复位时钟架构产生的时钟对已经完成有效复位的预定时钟域内寄存器进行述复位信号的采样释放的过程包括，当控制时钟发生器受复位信号影响停止工作时，利用阶梯复位时钟架构中与其对应的自由时钟发生器产生复位信号对控制时钟发生器进行复位，这样就能够避免因为控制时钟被影响，相应的时钟域的复位信号不能把释放，系统电路进入死循环的这种死锁现象。

在本申请的一个具体实例中，上述利用阶梯复位时钟架构产生的时钟对已经完成有效复位的预定时钟域内寄存器进行述复位信号的采样释放的过程包括，当控制时钟发生器受复位信号影响停止工作时，利用阶梯复位时钟架构中与其对应的自由时钟发生器产生复位信号对控制时钟发生器进行复位，利用复位后的控制时钟发生器产生的时钟信号进行控制时钟控制的时钟域内寄存器的复位信号的释放，这样就能够避免因为控制时钟被影响，相应的时钟域的复位信号不能被释放，系统电路进入死循环的这种死锁现象。

在本申请的一个具体实施例中，上述利用阶梯复位时钟架构产生的时钟对已经完成有效复位的预定时钟域内寄存器进行述复位信号的采样释放的过程包括，当预定时钟域切换工作时钟后，利用阶梯复位时钟架构中的与该时钟域的控制时钟对应的自由时钟发生器产生的复位信号对预定时钟域对应的控制时钟发生器进行复位后，利用预定时钟域对应的控制时钟发生器产生的时钟对预定时钟域的复位信号进行采样释放。这样就能够保证即使一个时钟域就算切换工作时钟，相应的控制时钟频率已经发生了变化，用来对其复位信号进行释放的时钟与工作时钟在进行复位信号释放时保持相同，从根本上解决时钟与复位信号不同步的问题。

在本申请的一个具体实施例中，上述利用阶梯复位时钟架构产生的时钟对已经完成有效复位的预定时钟域内寄存器进行述复位信号的采样释放的过程包括，当预定时钟域需要不断切换工作时钟时，利用阶梯复位时钟架构中与该时钟域对应的的自由时钟发生器产生的复位信号对预定时钟域对应的控制时钟发生器进行复位后，利用预定时钟域对应的控制时钟发生器产生的时钟对预定时钟域的复位信号进行采样释放。这样就能够保证即使一个时钟域需要不断切换工作时钟，相应的控制时钟频率不断发生变化，用来对其复位信号进行释放的时钟与工作时钟在进行复位信号释放时保持相同，从根本上解决时钟与复位信号不同步的问题。

图2的示意图示出了本申请一种SOC系统的复位装置的一个具体实施方式。

在图2示出的具体实施方式中，本申请一种SOC系统的复位装置，包括201模块以及202模块。

图2示出的201模块表示的是用于根据复位信号对SOC系统内预定时钟域内寄存器进行有效复位的模块，以便进一步利用复位时钟架构对复位信号进行释放。

在本申请的一个具体实施例中，上述用于根据复位信号对SOC系统内预定时钟域内寄存器进行有效复位的模块，可以用其来对SOC系统内预定时钟域内寄存器进行有效复位的复位信号包括上电复位信号，来自芯片外部的复位信号、由自由时钟产生器产生的给控制时钟控制的所有时钟域的复位信号以及控制时钟中域中的模块产生的复位信号四者中的至少一者，以便进一步利用复位时钟架构对上述复位信号进行释放。

在本申请的一个具体实施例中，上述用于根据复位信号对SOC系统内预定时钟域内寄存器进行有效复位的模块，优选利用复位信号对SOC系统内预定时钟域内寄存器进行异步有效复位，以便进一步利用复位时钟架构对复位信号进行释放。

图2示出的202模块表示的是用于利用阶梯复位时钟架构产生的时钟对已经完成有效复位的预定时钟域内寄存器进行复位信号的采样释放的模块，其中的阶梯复位时钟架构包括锁相环电路，自由时钟发生器以及控制时钟发生器三级，这样就能够最大限度地保证了在任何时候复位信号的产生和消除都可以稳定高效的进行。

在本申请的一个具体实施例中，上述利用阶梯复位时钟架构产生的时钟对已经完成有效复位的预定时钟域内寄存器进行复位信号的采样释放的模块，可以利用锁相环电路保证自由时钟发生器的正常工作，利用自由时钟发生器驱动控制时钟发生器工作，这样就能够保SOC 系统在上电复位的过程中，自由时钟首先开始工作控制，整个系统的时钟能够可控有序地开始工作。

在本申请的一个具体实施例中，上述利用阶梯复位时钟架构产生的时钟对已经完成有效复位的预定时钟域内寄存器进行复位信号的采样释放的模块，可以利用阶梯复位时钟架构中的自由时钟发生器产生的复位信号对自由时钟发生器对应的下一级控制时钟发生器进行复位，这样就能够保证控制时钟发生器不论是停止跳动还是变化频率，都能被自由时钟控制器复位后重新正常工作。

图3示出了上述阶梯复位时钟架构的一个具体实例。

在图3示出的阶梯复位时钟架构中的自由时钟发生器，包括产生对SOC系统上电时首先开始工作的电路中已经完成有效复位的寄存器进行复位信号的采样释放所需时钟的时钟发生器，这样能够使系统中首先开始的电路的复位释放，能够及时稳定的进行。

在图3示出的阶梯复位时钟架构中的控制时钟发生器，包括产生对SOC系统进入实际工作阶段后，控制时钟发生器自身控制的时钟域内完成有效复位的寄存器进行复位信号的采样释放所需时钟的时钟发生器，以便SOC系统进入实际工作阶段以后利用控制时钟发生器对其自身控制的时钟域内的寄存器进行复位信号的采样释放，使得整个系统的复位过程能够有序高效的进行。

在本申请的一个具体实施方式中，本申请的SOC系统的复位装置的用于根据复位信号对 SOC系统内预定时钟域内寄存器进行有效复位的模块、用于利用阶梯复位时钟架构产生的时钟对已经完成有效复位的预定时钟域内寄存器进行复位信号的采样释放的模块，可直接在硬件中、在由处理器执行的软件模块中或在两者的组合中。

软件模块可驻留在RAM存储器、快闪存储器、ROM存储器、EPROM存储器、EEPROM 存储器、寄存器、硬盘、可装卸盘、CD-ROM或此项技术中已知的任何其它形式的存储介质中。示范性存储介质耦合到处理器，使得处理器可从存储介质读取信息和向存储介质写入信息。

处理器可以是中央处理单元(英文：Central Processing Unit，简称：CPU)，还可以是其他通用处理器、数字信号处理器(英文：Digital Signal Processor，简称：DSP)、专用集成电路(英文：Application Specific Integrated Circuit，简称：ASIC)、现场可编程门阵列(英文：Field Programmable Gate Array，简称：FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合等。通用处理器可以是微处理器，但在替代方案中，处理器可以是任何常规处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合，例如DSP 与微处理器的组合、多个微处理器、结合DSP核心的一个或一个以上微处理器或任何其它此类配置。在替代方案中，存储介质可与处理器成一体式。处理器和存储介质可驻留在ASIC 中。ASIC可驻留在用户终端中。在替代方案中，处理器和存储介质可作为离散组件驻留在用户终端中。

在本申请的一个具体实施方式中，一种计算机可读存储介质，其存储计算机指令，计算机指令被操作以执行任一实施例SOC系统的复位方法。

在本申请所提供的实施方式中，应该理解到，所揭露的方法和系统，可以通过其他的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分仅仅为一种逻辑功能的划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以省略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些借口，装置或单元的间接耦合或通信连接，可以是典型，机械或其他的形式。

所述作为分离不见说明的单元可以是或者可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

以上所述仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种SOC系统的复位方法，其特征在于包括：

根据复位信号对SOC系统内预定时钟域内寄存器进行有效复位；以及，

利用阶梯复位时钟架构产生的时钟对已经完成所述有效复位的所述预定时钟域内寄存器进行所述复位信号的采样释放；

其中，所述阶梯复位时钟架构包括锁相环电路、自由时钟发生器以及控制时钟发生器三级。

2.根据权利要求1所述的一种SOC系统的复位方法，其特征在于，所述利用阶梯复位时钟架构产生的时钟对已经完成所述有效复位的所述预定时钟域内寄存器进行所述复位信号的采样释放的步骤包括，

利用所述锁相环电路保证所述自由时钟发生器的正常工作，利用所述由自由时钟发生器驱动所述控制时钟发生器工作。

3.根据权利要求1所述的一种SOC系统的复位方法，其特征在于，所述利用阶梯复位时钟架构产生的时钟对已经完成所述有效复位的所述预定时钟域内寄存器进行所述复位信号的采样释放的步骤包括，

利用所述阶梯复位时钟架构中的所述自由时钟发生器产生复位信号对所述自由时钟发生器对应的下一级所述控制时钟发生器进行复位。

4.根据权利要求1所述的SOC系统的复位方法，其特征在于，

所述自由时钟发生器，包括产生对所述SOC系统上电时首先开始工作的电路中已经完成有效复位的寄存器进行复位信号的采样释放所需时钟的时钟发生器。

5.根据权利要求1所述的SOC系统的复位方法，其特征在于，所述利用阶梯复位时钟架构产生的时钟对已经完成所述有效复位的所述预定时钟域内寄存器进行所述复位信号的采样释放的过程包括，

当所述复位信号为上电复位信号时，在所述SOC系统的电源管理单元显示供电状态稳定以后，利用所述自由时钟发生器产生的时钟对所述SOC系统上电时首先开始工作的电路中已经完成有效复位的寄存器进行复位信号的采样释放。

6.根据权利要求1所述的SOC系统的复位方法，其特征在于，

所述控制时钟发生器，包括产生对所述SOC系统进入实际工作阶段后，所述控制时钟发生器自身控制的时钟域内完成有效复位的寄存器进行复位信号的采样释放所需时钟的时钟发生器。

7.根据权利要求1所述的一种SOC系统的复位方法，其特征在于，所述利用阶梯复位时钟架构产生的时钟对已经完成所述有效复位的所述预定时钟域内寄存器进行所述复位信号的采样释放的过程包括，

当所述阶梯复位时钟架构中的控制时钟发生器受所述复位信号影响停止工作时，利用所述阶梯复位时钟架构中所述自由时钟发生器产生复位信号对所述时钟发生器进行复位。

8.根据权利要求1所述的一种SOC系统的复位方法，其特征在于，所述利用阶梯复位时钟架构产生的时钟对已经完成所述有效复位的所述预定时钟域内寄存器进行所述复位信号的采样释放的过程包括，

当所述控制时钟域需要不断切换工作时钟时，利用所述阶梯复位时钟架构中的自由时钟发生器产生复位信号对所述控制时钟发生器进行复位后，利用所述控制时钟发生器产生的时钟对所述控制时钟域的复位信号进行采样释放。

9.一种SOC系统的复位装置，其特征在于包括，

用于根据复位信号对SOC系统内预定时钟域内寄存器进行有效复位的模块；以及，

用于利用阶梯复位时钟架构产生的时钟对已经完成所述有效复位的所述预定时钟域内寄存器进行所述复位信号的采样释放的模块；

其中，所述阶梯复位时钟架构包括锁相环电路、自由时钟发生器以及控制时钟发生器三级。

10.一种计算机可读存储介质，其存储计算机指令，其中所述计算机指令被操作用于执行权利要求1-8任一所述的SOC系统的复位方法。

Images