CN114189323A - 通讯时钟复位信号处理电路及方法 - Google Patents

Abstract

本发明一种通讯时钟复位信号处理电路，包括通讯时钟域复位信号生成单元、同步单元和采样单元，通讯时钟域复位信号生成单元根据主复位信号生成通讯时钟复位信号，同步单元将通讯时钟复位信号从通讯时钟域同步到主时钟域，采样单元对同步后的通讯时钟复位信号进行采样，判断通讯时钟复位信号是否已被释放，如果通讯时钟复位信号没有被释放，则在主时钟域内产生释放信号来释放通讯时钟复位信号。由此在上电后没有通讯时钟的情况下安全地利用主时钟域的信号对通讯时钟域复位信号进行释放，而如果在上电后有通讯时钟的情况下则用通讯时钟进行复位信号释放，这样在无法预知用户在上电后是否给通讯时钟的情况下可以将芯片安全地置于随时可以通讯的状态。

Description

通讯时钟复位信号处理电路及方法

技术领域

本发明涉及电路技术领域，更特别地，涉及一种通讯时钟复位信号处理电路及方法。

背景技术

在数字芯片设计中，所有的寄存器都会有一个异步复位信号，用来给寄存器在上电时赋初值。为了保证异步复位信号不违反对应的时序要求（recovery time, removaltime），实际电路中会使用reset bridge对原始的复位信号进行处理，使处理过后的复位信号在释放时能满足时序要求。

在实际需要和外部设备利用SPI接口进行通讯的应用中，通常都有两个时钟，一个主时钟信号CLK_MAIN和一个负责通讯的时钟信号CLK_SPI。主时钟CLK_MAIN上电后即开始工作，在复位信号到达并释放后，所有主时钟域的寄存器都会得到一个初值。另外，通讯时钟信号CLK_SPI有可能只在进行数据通讯的时候发送一段时间，虽然CLK_SPI所对应的所有寄存器在上电后复位信号到达时也能得到一个初值，但是如果用户在芯片上电后没有给CLK_SPI，那么相应的寄存器的复位信号就只能一直等到用户发送CLK_SPI进行通讯时才释放，这必然造成上电后的第一次数据通讯时出错。

针对这种情况，现有技术中是用户在进行通讯前先发送至少两个时钟脉冲以便释放复位信号，但这可能会给用户造成额外的负担。

发明内容

根据本发明的一方面，提供一种通讯时钟复位信号处理电路，包括通讯时钟域复位信号生成单元、同步单元和采样单元，所述通讯时钟域复位信号生成单元根据主复位信号生成通讯时钟复位信号，所述同步单元将通讯时钟复位信号从通讯时钟域同步到主时钟域，所述采样单元对同步后的通讯时钟复位信号进行采样，判断通讯时钟复位信号是否已被释放，如果通讯时钟复位信号没有被释放，则在主时钟域内产生释放信号来释放通讯时钟复位信号。

在本发明提供的通讯时钟复位信号处理电路中，所述通讯时钟域复位信号生成单元包括第一D触发器和第二D触发器，第一D触发器的时钟端和第二D触发器的时钟端连接通讯时钟信号，第一D触发器的复位端和第二D触发器的复位端连接复位信号，第一D触发器的输入端连接高电平，第一D触发器的输出端连接第二D触发器的输入端，第二D触发器的输出端输出通讯时钟域复位信号。

在本发明提供的通讯时钟复位信号处理电路中，所述同步单元包括第三D触发器和第四D触发器，第三D触发器的时钟端和第四D触发器的时钟端连接主时钟信号，第三D触发器的输入端连接所述通讯时钟域复位信号，第三D触发器的输出端连接第四D触发器的输入端，第四D触发器的输出端输出同步后的通讯时钟域复位信号。

在本发明提供的通讯时钟复位信号处理电路中，所述采样单元包括反相器、选择器、第五D触发器和或门，所述反相器的输入端连接同步后的通讯时钟域复位信号，所述反相器的输出端连接所述选择器的第一输入端，所述选择器的第二输入端连接所述第五D触发器的输出端，所述选择器的选择端连接主时钟域采样信号，所述选择器的输出端连接所述第五D触发器的输入端，第五D触发器的时钟端连接主时钟信号，第五D触发器的输出端连接或门的第一输入端，或门的第二输入端连接第二D触发器的输出端。

根据本发明的另一方面，还提供一种通讯时钟复位信号处理方法，包括以下步骤：

根据主复位信号生成通讯时钟复位信号；

将通讯时钟复位信号从通讯时钟域同步到主时钟域；以及

对同步后的通讯时钟复位信号进行采样，判断通讯时钟复位信号是否已被释放，如果通讯时钟复位信号没有被释放，则在主时钟域内产生释放信号来释放通讯时钟复位信号。

根据本发明的再一方面，还提供一种芯片，包括如上所述的通讯时钟复位信号处理电路。

实施本发明的通讯时钟复位信号处理电路及方法，具有以下有益效果：本发明提供的通讯时钟复位信号处理电路，通过通讯时钟域复位信号生成单元根据主复位信号生成通讯时钟复位信号，通过同步单元将通讯时钟复位信号从通讯时钟域同步到主时钟域，通过采样单元对同步后的通讯时钟复位信号进行采样，判断通讯时钟复位信号是否已被释放，如果通讯时钟复位信号没有被释放，则在主时钟域内产生释放信号来释放通讯时钟复位信号；这样，只需在特定条件下（即主时钟域选择信号chk_cond为高电平时）对通讯时钟复位信号进行采样，如果发现该复位信号没有被释放，则置起释放信号；如果复位信号已经被释放，则释放信号保持不置起，原复位信号和释放信号相或后产生新的复位信号给通讯模块使用；进而，在上电后没有通讯时钟的情况下安全地利用主时钟域的信号对通讯时钟域复位信号进行释放，而如果在上电后有通讯时钟的情况下则用通讯时钟进行复位信号释放，这样在无法预知用户在上电后是否给通讯时钟的情况下可以将芯片安全地置于随时可以通讯的状态。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图：

图1所示是本发明一实施例提供的一种通讯时钟复位信号处理电路的原理图；

图2所示是无通讯时钟信号的时序图；

图3所示是有通讯时钟信号的时序图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图1所示是本发明一实施例提供的一种通讯时钟复位信号处理电路的原理图。如图1所示，本发明提供的通讯时钟复位信号处理电路连接于通讯模块190的复位端，包括由第一D触发器110和第二D触发器120组成的通讯时钟域复位信号生成单元、由第三D触发器130和第四D触发器140组成的同步单元、以及由反相器150、选择器160、第五D触发器170和或门180组成的采样单元。其中，通讯时钟域复位信号生成单元根据主复位信号（rst_n）生成通讯时钟复位信号（rstn_spi_raw），同步单元将通讯时钟复位信号从通讯时钟域同步到主时钟域，采样单元对同步后的通讯时钟复位信号（rstn_spi_sync）进行采样，判断通讯时钟复位信号是否已被释放，如果通讯时钟复位信号没有被释放，则在主时钟域内产生释放信号（mask）来释放通讯时钟复位信号。这样，只需在特定条件下（即主时钟域选择信号chk_cond为高电平时）对同步后的通讯时钟复位信号rstn_spi_sync进行采样，如果发现该复位信号没有被释放(即rstn_spi_sync为低电平1`b0)，则置起释放信号mask（即mask为高电平）；如果复位信号已经被释放(即rstn_spi_sync为高电平1`b1)，则释放信号mask保持不置起（即mask为低电平），原复位信号(rstn_spi_raw)和释放信号mask信号相或后产生新的复位信号给通讯模块190使用。这样，在上电后没有通讯时钟的情况下安全地利用主时钟域的信号对通讯时钟域复位信号进行释放，而如果在上电后有通讯时钟的情况下则用通讯时钟进行复位信号释放，这样在无法预知用户在上电后是否给通讯时钟的情况下可以将芯片安全地置于随时可以通讯的状态。

具体地，在本发明一实施例中，如图1所示，第一D触发器110的时钟端和第二D触发器120的时钟端连接通讯时钟信号（CLK_SPI），第一D触发器110的置位端和第二D触发器120的置位端连接主复位信号（rst_n），第一D触发器110的输入端连接高电平（1`b1），第一D触发器110的输出端连接第二D触发器120的输入端，第二D触发器120的输出端输出通讯时钟域复位信号（rstn_spi_raw）；通讯时钟信号（CLK_SPI）还连接于通讯模块190的时钟端。

具体地，在本发明一实施例中，如图1所示，第三D触发器130的时钟端和第四D触发器140的时钟端连接主时钟信号，第三D触发器的输入端连接通讯时钟域复位信号，第三D触发器130的输出端连接第四D触发器140的输入端，第四D触发器140的输出端输出同步后的通讯时钟域复位信号（rstn_spi_sync）。通过第三D触发器和第四D触发器组成的同步单元将通讯时钟复位信号（rstn_spi_raw）从通讯时钟域同步到主时钟域，生成同步后的通讯时钟复位信号（rstn_spi_sync）。

具体地，在本发明一实施例中，如图1所示，采样单元包括反相器150、选择器160、第五D触发器170和或门180，反相器150的输入端连接同步后的通讯时钟域复位信号（rstn_spi_sync），反相器150的输出端连接选择器160的第一输入端，选择器160的第二输入端连接第五D触发器170的输出端，选择器160的选择端连接主时钟域采样信号（chk_cond），选择器160的输出端连接第五D触发器170的输入端，第五D触发器170的时钟端连接主时钟信号（CLK_MAIN），第五D触发器170的输出端连接或门180的第一输入端，或门180的第二输入端连接第二D触发器120的输出端即通讯时钟域复位信号（rstn_spi_raw）。其中，通讯时钟域选择信号chk_cond是由设计工程师在主时钟域产生的一个脉冲信号，通常可以选择介于全局复位结束后，系统准备好和用户进行通讯之前的一个时间点。如图2和图3所示，在chk_cond为高电平时，选择器160的第一输入端（其连接了反相后的通讯时钟域复位信号（rstn_spi_sync））有效，此时开始对同步后的通讯时钟复位信号rstn_spi_sync进行采样：如图2所示，由于上电后没有通讯时钟（即CLK_SPI一直为低电平），则在进行采样时rstn_spi_raw为低电平，rstn_spi_sync为低电平，选择器160的输出端为高电平，第五D触发器170的输出端为高电平即释放信号mask为高电平，由此，在上电后没有通讯时钟的情况下可以安全地利用主时钟域的信号对通讯时钟域复位信号进行释放；如图3所示，由于上电后有通讯时钟（即在主时钟域采样信号chk_cond跳变前CLK_SPI已经有波形），则在进行采样时rstn_spi_raw为高电平，rstn_spi_sync为高电平，选择器160的输出端为低电平，第五D触发器170的输出端为低电平即释放信号mask为低电平，由此，在上电后有通讯时钟的情况下则用通讯时钟进行复位信号释放。

本领域技术人员知悉，虽然在本发明中全部的触发器均采用D触发器为例进行说明，但是其他触发器，例如T触发器、JK触发器、RS触发器均可以用于实现本发明，只要保证组合后的触发器可以实现D触发器的逻辑功能即可。

在本发明中，系统主时钟CLK_MAIN在芯片上电后就开始工作，主时钟所对应的复位信号在上电后很快就会被释放，之后主时钟域的逻辑就开始工作了。通过将通讯时钟(CLK_SPI)对应的复位信号(rstn_spi_raw)同步到主时钟域进行采样，如果采样到该复位信号已经释放，则表示用户在上电后已经发送了时钟，这种情况下通讯时钟域的逻辑已经可以正常工作；如果采样得到的复位信号没有释放，则表明用户在上电后一直没给时钟，这时在主时钟域内产生一个释放信号(mask)用来释放原有的复位信号。虽然主时钟域内产生的这个释放信号(mask)对通讯时钟(CLK_SPI)来说是一个异步信号，但是因为释放时没有通讯时钟，所以这一释放过程不会造成时序问题。

本发明还提供一种通讯时钟复位信号处理方法，包括以下步骤：根据主复位信号生成通讯时钟复位信号；将通讯时钟复位信号从通讯时钟域同步到主时钟域；以及对同步后的通讯时钟复位信号进行采样，判断通讯时钟复位信号是否已被释放，如果通讯时钟复位信号没有被释放，则在主时钟域内产生释放信号来释放通讯时钟复位信号。

上文已经描述了本发明的某些具体实施例。注意，在此使用的术语仅为了描述具体实施例而并非旨在于限制公开内容。例如，除非上下文另有明示,在此使用的单数形式“一个/ 一种”和“该”旨在于也包括复数形式。还将理解措词“包括”在使用于本说明书中时指定存在声明的特征、整件、步骤、操作、单元和/或部件而未排除存在或者添加一个或者多个其他特征、整件、步骤、操作、单元、部件和/或其组合。

尽管已经在上文参考附图描述了本发明的若干实施例，但是应该理解，本发明并不限于所公开的具体实施例。本发明旨在涵盖所附权利要求的精神和范围内所包括的各种修改和等同布置。所附权利要求的范围符合最宽泛的解释，从而包含所有这样的修改及等同结构和功能。

Claims (6)

1.一种通讯时钟复位信号处理电路，其特征在于，包括通讯时钟域复位信号生成单元、同步单元和采样单元，所述通讯时钟域复位信号生成单元根据主复位信号生成通讯时钟复位信号，所述同步单元将通讯时钟复位信号从通讯时钟域同步到主时钟域，所述采样单元对同步后的通讯时钟复位信号进行采样，判断通讯时钟复位信号是否已被释放，如果通讯时钟复位信号没有被释放，则在主时钟域内产生释放信号来释放通讯时钟复位信号。

2.根据权利要求1所述的通讯时钟复位信号处理电路，其特征在于，所述通讯时钟域复位信号生成单元包括第一D触发器和第二D触发器，第一D触发器的时钟端和第二D触发器的时钟端连接通讯时钟信号，第一D触发器的复位端和第二D触发器的复位端连接主复位信号，第一D触发器的输入端连接高电平，第一D触发器的输出端连接第二D触发器的输入端，第二D触发器的输出端输出通讯时钟域复位信号。

3.根据权利要求2所述的通讯时钟复位信号处理电路，其特征在于，所述同步单元包括第三D触发器和第四D触发器，第三D触发器的时钟端和第四D触发器的时钟端连接主时钟信号，第三D触发器的输入端连接所述通讯时钟域复位信号，第三D触发器的输出端连接第四D触发器的输入端，第四D触发器的输出端输出同步后的通讯时钟域复位信号。

4.根据权利要求3所述的通讯时钟复位信号处理电路，其特征在于，所述采样单元包括反相器、选择器、第五D触发器和或门，所述反相器的输入端连接同步后的通讯时钟域复位信号，所述反相器的输出端连接所述选择器的第一输入端，所述选择器的第二输入端连接所述第五D触发器的输出端，所述选择器的选择端连接主时钟域采样信号，所述选择器的输出端连接所述第五D触发器的输入端，第五D触发器的时钟端连接主时钟信号，第五D触发器的输出端连接或门的第一输入端，或门的第二输入端连接第二D触发器的输出端。

5.一种通讯时钟复位信号处理方法，其特征在于，包括以下步骤：

根据主复位信号生成通讯时钟复位信号；

将通讯时钟复位信号从通讯时钟域同步到主时钟域；以及

对同步后的通讯时钟复位信号进行采样，判断通讯时钟复位信号是否已被释放，如果通讯时钟复位信号没有被释放，则在主时钟域内产生释放信号来释放通讯时钟复位信号。

6.一种芯片，其特征在于，包括如权利要求1-4中任一项所述的通讯时钟复位信号处理电路。

Images