CN116306953B - 一种量子物理实验平台的实时测控系统架构 - Google Patents
一种量子物理实验平台的实时测控系统架构 Download PDFInfo
- Publication number
- CN116306953B CN116306953B CN202310060032.XA CN202310060032A CN116306953B CN 116306953 B CN116306953 B CN 116306953B CN 202310060032 A CN202310060032 A CN 202310060032A CN 116306953 B CN116306953 B CN 116306953B
- Authority
- CN
- China
- Prior art keywords
- instruction
- microprocessor
- register
- node
- rtmq
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002474 experimental method Methods 0.000 title claims abstract description 23
- 238000005259 measurement Methods 0.000 title claims abstract description 22
- 230000002093 peripheral effect Effects 0.000 claims abstract description 49
- 238000004364 calculation method Methods 0.000 claims abstract description 20
- 238000012545 processing Methods 0.000 claims abstract description 17
- 239000000725 suspension Substances 0.000 claims abstract description 10
- 238000007726 management method Methods 0.000 claims description 39
- 238000004891 communication Methods 0.000 claims description 23
- 238000003780 insertion Methods 0.000 claims description 19
- 230000037431 insertion Effects 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 16
- 230000006870 function Effects 0.000 claims description 15
- 230000002159 abnormal effect Effects 0.000 claims description 9
- 230000008569 process Effects 0.000 claims description 9
- 230000005856 abnormality Effects 0.000 claims description 6
- 230000007246 mechanism Effects 0.000 claims description 4
- 230000003213 activating effect Effects 0.000 claims description 3
- 238000013500 data storage Methods 0.000 claims description 3
- 230000008901 benefit Effects 0.000 description 6
- 239000002096 quantum dot Substances 0.000 description 5
- 238000013461 design Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 125000000205 L-threonino group Chemical group [H]OC(=O)[C@@]([H])(N([H])[*])[C@](C([H])([H])[H])([H])O[H] 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000001208 nuclear magnetic resonance pulse sequence Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 101000685663 Homo sapiens Sodium/nucleoside cotransporter 1 Proteins 0.000 description 1
- 102100023116 Sodium/nucleoside cotransporter 1 Human genes 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003090 exacerbative effect Effects 0.000 description 1
- 238000011010 flushing procedure Methods 0.000 description 1
- 238000011990 functional testing Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 150000003071 polychlorinated biphenyls Chemical class 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- BEOLWJVNPROZQJ-AQSKNYQYSA-N rtd-1 Chemical compound C([C@@H]1NC(=O)CNC(=O)[C@H](CCCNC(N)=N)NC(=O)[C@H]([C@@H](C)O)NC(=O)[C@@H]2CSSC[C@H](NC1=O)C(=O)N[C@@H](CCCNC(N)=N)C(=O)N[C@H]1CSSC[C@H](NC(=O)[C@H](CCCNC(N)=N)NC(=O)[C@@H]3CSSC[C@@H](C(N[C@@H](CCCNC(N)=N)C(=O)N[C@@H](CCCNC(N)=N)C(=O)NCC(=O)N[C@H](C(=O)N3)C(C)C)=O)NC(=O)[C@H](CC(C)C)NC1=O)C(=O)N[C@H](C(N2)=O)[C@@H](C)CC)C1=CC=CC=C1 BEOLWJVNPROZQJ-AQSKNYQYSA-N 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- HODRFAVLXIFVTR-RKDXNWHRSA-N tevenel Chemical compound NS(=O)(=O)C1=CC=C([C@@H](O)[C@@H](CO)NC(=O)C(Cl)Cl)C=C1 HODRFAVLXIFVTR-RKDXNWHRSA-N 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
- G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
- G06N10/80—Quantum programming, e.g. interfaces, languages or software-development kits for creating or handling programs capable of running on quantum computers; Platforms for simulating or accessing quantum computers, e.g. cloud-based quantum computing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Software Systems (AREA)
- Mathematical Analysis (AREA)
- Evolutionary Computation (AREA)
- Data Mining & Analysis (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Computational Mathematics (AREA)
- Artificial Intelligence (AREA)
- Microcomputers (AREA)
Abstract
本发明提供一种量子物理实验平台的实时测控系统架构，涉及量子测控技术领域，包括：系统呈树状结构，由多个RTMQ节点构成；每个RTMQ节点包括微处理器、寄存器文件、外设模块和链路管理模块；其中微处理器可受指令控制进入挂起状态，而后受外设模块控制恢复运行；且各RTMQ节点可通过链路管理模块向其下级节点发送指令以对其进行控制。本发明提供的架构在同一微处理器上实现了通用计算和时序控制的结合，避免了二者之间的同步性问题；同时，该架构具有分布式处理能力和跨节点的即时反馈控制能力，具有良好的可扩展性。
Description
技术领域
本发明涉及量子测控技术领域，特别涉及一种量子物理实验平台的实时测控系统架构。
背景技术
目前实时系统在医疗、加工、汽车等行业都有较多的应用，实时系统具有响应快、延迟短等特点，其响应延迟和计时精度通常在毫秒至微秒量级，这一精度已经能满足当前诸多传统行业的控制需求。现有的实时系统一般使用主频在数百MHz至GHz量级的通用微处理器或微控制器作为控制的主体，以计时器中断和时间片分配等方式实现实时控制。这一方案成立的前提在于，所需的时间控制精度与指令执行频率之间有3-6个数量级的差异，因而通用处理器架构中存在的一些诸如分支预判、乱序执行等导致指令执行顺序不确定的因素以及中断系统中存在的现场保护、控制权交接等额外开销导致的时间控制不确定性可以忽略不计。
然而近来随着量子技术的发展，量子物理实验系统也开始产生对数据处理、复杂流程控制和实时控制的需求。不同于传统行业，量子物理实验系统对时间控制的精度和分辨率的要求在纳秒量级、延迟要求在百纳秒至数十微秒量级，与当前微处理器的主频相当，从而前述的现有的实时控制方案难以满足需求。
因此早年在量子物理实验领域内，通常用FPGA(现场可编程门阵列)设计特定的时序脉冲发生器来产生高时间精度的脉冲序列，以此作为其它实验设备的触发信号，进行准确的时序控制。然而，这种方案的灵活性较差，只能产生预定的序列，无法在实验中对实验数据进行即时的处理，或根据实验的中间结果对后续的流程进行及时的调整。近年来随着量子算法的发展，实验方案越来越复杂，实验流程中开始包含快速反馈的结构，即在实验过程中对实验目标进行测量，获得一些中间结果，而后对中间结果进行计算和处理，并进而确定后续的实验流程。中间结果的处理和后续流程的确定，一般要求在数十纳秒至数十微秒量级的时间内完成，并且执行时刻必须要严格确定。这要求实验的测控系统具有通用计算的能力，简单的时序脉冲发生器无法满足这一要求。
当前领域内针对此问题的主要解决思路为，另置一与时序脉冲发生器紧密连接的通用微处理器，用来对实验数据进行即时处理和产生时序脉冲发生器的后续输出时序。这一方案能较好的满足系统规模较小且实验时序不太复杂的情形下的实时控制需求。然而，这一方案的问题之一在于，微处理器和时序脉冲发生器依然是相互独立的两个个体，而微处理器的执行时序有其内在不确定性；二者之间要保持同步，或者需要频繁地相互交换触发信号，或者需要在时序设计上预留出充足的余量以覆盖此不确定性的最坏情形，总之都会复杂化时序的设计并产生时间浪费。
这一方案的另一问题在于，当系统规模较大，一个时序脉冲发生器无法控制整个系统时，就需要同时使用多个时序脉冲发生器，而一个微处理器同时处理过多的实验数据、同时控制过多的时序脉冲发生器，将不可避免的产生拥塞，这会进一步加剧前述的同步性问题。而如果同时使用多个微处理器，则不同微处理器之间的同步性又将成为问题；当前主流的微处理器架构和指令集都是针对通用计算而优化的，主流的微处理器使用的通信协议都是针对高吞吐率而优化的，二者都难以实现精确的时序同步。
有鉴于此，本发明提供了一种新的量子物理实验平台实时测控系统架构，以解决上述不足。在本发明提供的架构中，通用计算和时序控制由同一微处理器实现，因此避免了两个独立的模块之间同步性的问题；同时树状结构的系统中每个节点都具有通用计算的能力，因此可以实现计算任务的分布式处理，避免了拥塞的问题。
发明内容
本发明目的之一在于提供了一种量子物理实验平台的实时测控系统架构，该架构为树状结构的多核架构，每个节点都具有通用计算和时序控制能力，如此，大多数通用计算和时序生成都可以在叶节点或较近的中间结点完成，对于大规模系统不存在拥塞或同步性问题，同时，该架构包含一个全新的微处理器设计，通用计算和时序控制都由此微处理器完成，因而可以免去大多数复杂的操作延迟计算，并且无需预留较大的时序控制余量以保持同步。
本发明实施例提供的一种量子物理实验平台的实时测控系统架构，包括：
呈树状结构的预设数目个RTMQ节点；其中，每一所述RTMQ节点设置于一个PCB板卡上的FPGA/ASIC芯片内，并通过实时通信链路与所述树状结构中自身的上级/下级节点连接；
至少一个功能芯片，设置于所述板卡上，与所述FPGA/ASIC芯片连接；
其中，所述RTMQ节点包括：微处理器、寄存器文件、外设模块和链路管理模块；
其中，每一所述RTMQ节点所包含的微处理器可通过所述实时通信链路向任一下级RTMQ节点所包含的微处理器发送指令，对其进行控制；
其中，所述微处理器可受指令控制进入挂起状态并暂停执行指令，而后可受外设模块控制返回正常运行状态。
优选的，所述微处理器包括：流控制器、计时器、异常管理模块、触发管理模块和算术逻辑单元；
所述寄存器文件包括：多个寄存器；
每个所述寄存器对应一个地址和一个别名，用于访问该寄存器；部分寄存器由与该寄存器在功能上有关联的所述外设模块维护，读取此类寄存器所获得的值由关联的外设模块提供，对每个此类寄存器的读取或写入操作将分别产生一个脉冲信号，与该寄存器关联的所述外设模块将根据该脉冲信号执行预设的逻辑功能；其余的寄存器仅作数据存储用途，读取所获得的值即为之前写入该寄存器的值；
所述的读取操作包括：通过指令将指定的所述寄存器的值直接或经过预设计算后，赋值给另一指定寄存器；
所述的写入操作包括：通过指令将指令本身携带的数据或指令指定的计算操作的结果赋值给指定的寄存器；
所述外设模块包括：系统外设和功能外设；
其中，所述系统外设包括：指令缓存、数据缓存、节点信息只读存储器、地址栈和数据栈；
所述功能外设包括：针对具体应用场景开发的、具有统一信号接口的逻辑/时序功能模块。
优选的，所述流控制器用于指令获取和运行状态维护，指令获取的方式包括：从所述指令缓存中取指和来自于配置指令插入中断；运行状态包括：正常运行状态和挂起状态；
其中，从指令缓存中取指包括：所述流控制器向所述指令缓存输出取指地址，同时，置位指令缓存的时钟使能，在预设时钟周期后获取存储在取指地址处的指令，并交由所述算术逻辑单元执行，当所述微处理器处于挂起状态时，复位指令缓存的时钟使能，指令缓存取指逻辑暂停运作；
所述配置指令插入中断包括：所述流控制器接收一个配置指令插入中断的使能信号，所述使能信号为高电平时，所述流控制器从配置指令输入端口获取指令，并交由所述算术逻辑单元执行；
配置指令插入中断的优先级大于从指令缓存中取指的优先级和微处理器挂起状态的优先级；当配置指令插入中断使能时，暂停从指令缓存中取指；当配置指令插入中断使能时，即使微处理器处于挂起状态，插入的指令依然会被执行；
所述流控制器维护所述寄存器文件中别名为PTR的寄存器；若流控制器当前获取的指令来自指令缓存，则读取PTR寄存器操作所获得的值为该指令在指令缓存中的地址；若当前获取的指令来自指令插入中断，则读取PTR寄存器操作所获得的值为流控制器所获取的指令中最后一条来自指令缓存的指令所对应的地址；向PTR寄存器写入特定地址，则在预设周期后，流控制器将从指令缓存的该地址处继续读取并执行指令；PTR寄存器未被写入、配置指令插入中断未被使能且微处理器未处于挂起状态时，流控制器默认获取下一条来自指令缓存的指令。
优选的，所述计时器用于计时，计时方式包括：全局时间计时和倒计时；
其中，所述全局时间计时包括：通过写入对应别名为WCK的所述寄存器可重置第一时间计数为指定值，否则每系统时钟周期所述第一时间计数加1；通过读取WCK寄存器可获得当前第一时间计数的值；
所述倒计时包括：通过写入对应别名为TIM的所述寄存器激活倒计时，所写入的值作为第二时间计数的起始值，每系统时钟周期所述第二时间计数减1，当所述第二时间计数为0时，产生脉冲信号并停止第二时间计数，若微处理器此时处于挂起状态，则会恢复为正常运行状态。
优选的，所述异常管理模块用于处理指令执行过程中产生的异常；
其中，处理指令执行过程中产生的异常，包括：通过写入对应别名为ERR的所述寄存器使能异常管理通道，被使能的异常管理通道有异常发生时，微处理器进入挂起状态，并产生提示信号；每个异常管理通道具体对应的异常逻辑根据具体的应用场景确定。
优选的，所述触发管理模块用于处理来自外部输入或内部外设模块的触发信号；
其中，处理来自外部输入或内部外设模块的触发信号，包括：通过写入对应别名为TRG的寄存器使能触发通道，被使能的触发通道收到触发信号时，会产生脉冲信号，若微处理器此时处于挂起状态，则会恢复为正常运行状态。
优选的，所述算术逻辑单元用于指令的译码和执行以及所述寄存器的读写控制。
优选的，所述指令缓存用于存储微处理器的指令，所述指令缓存的内容通过对应的寄存器进行写入和读取，所述指令缓存是一个双端口的存储器，一个端口接微处理器的流控制器的取指端口，另一个端口通过对应的所述寄存器进行访问；
所述数据缓存用于存储数据，其内容可以通过对应的寄存器进行写入和读取；
所述节点信息只读存储器存储的内容为硬编码的用于识别节点的架构标识和节点序列号，其内容可以通过对应的寄存器进行读取；
所述地址栈用于存储调用的返回地址，通过写入和读取对应的寄存器，可相应的执行入栈和出栈操作；
数据栈用于存储数据，其机制同地址栈。
优选的，其特征在于，所述实时通信链路具有确定的通信延迟，用于在所述RTMQ节点间传递数据和指令；上级RTMQ节点或控制整个系统的上位机可通过该链路向指定的下级RTMQ节点下发指令，通过配置指令插入中断令该下级节点执行此指令；
所述链路管理模块包括具体实现通信和路由功能的逻辑；收到来自上级节点或上位机的指令时，链路管理模块使能配置指令插入中断，将该指令交由微处理器执行。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。在附图中：
图1为本发明实施例中呈树状结构的多个RTMQ节点的示意图；
图2为本发明实施例中板卡的内部结构示意图；
图3为本发明实施例中RTMQ节点的内部结构示意图。
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
本发明实施例提供了一种功能测试用例生成方法，如图1所示，包括：
呈树状结构的预设数目个RTMQ节点；其中，每一所述RTMQ节点设置于一个PCB板卡上的FPGA/ASIC芯片内，并通过实时通信链路与所述树状结构中自身的上级/下级节点连接；
至少一个功能芯片，设置于所述板卡上，与所述FPGA/ASIC芯片连接；
其中，所述RTMQ节点包括：微处理器、寄存器文件、外设模块和链路管理模块；
其中，每一所述RTMQ节点所包含的微处理器可通过所述实时通信链路向任一下级RTMQ节点所包含的微处理器发送指令，对其进行控制；
其中，所述微处理器可受指令控制进入挂起状态并暂停执行指令，而后可受外设模块控制返回正常运行状态。
所述微处理器包括：流控制器、计时器、异常管理模块、触发管理模块和算术逻辑单元；
所述寄存器文件包括：多个寄存器；
每个所述寄存器对应一个地址和一个别名，用于访问该寄存器；部分寄存器由与该寄存器在功能上有关联的所述外设模块维护，读取此类寄存器所获得的值由关联的外设模块提供，对每个此类寄存器的读取或写入操作将分别产生一个脉冲信号，与该寄存器关联的所述外设模块将根据该脉冲信号执行预设的逻辑功能；其余的寄存器仅作数据存储用途，读取所获得的值即为之前写入该寄存器的值；
所述的读取操作包括：通过指令将指定的所述寄存器的值直接或经过预设计算后，赋值给另一指定寄存器；
所述的写入操作包括：通过指令将指令本身携带的数据或指令指定的计算操作的结果赋值给指定的寄存器；
所述外设模块包括：系统外设和功能外设；
其中，所述系统外设包括：指令缓存、数据缓存、节点信息只读存储器、地址栈和数据栈；
所述功能外设包括：针对具体应用场景开发的、具有统一信号接口的逻辑/时序功能模块。
所述流控制器用于指令获取和运行状态维护，指令获取的方式包括：从所述指令缓存中取指和来自于配置指令插入中断；运行状态包括：正常运行状态和挂起状态；
其中，从指令缓存中取指包括：所述流控制器向所述指令缓存输出取指地址，同时，置位指令缓存的时钟使能，在预设时钟周期后获取存储在取指地址处的指令，并交由所述算术逻辑单元执行，当所述微处理器处于挂起状态时，复位指令缓存的时钟使能，指令缓存取指逻辑暂停运作；
所述配置指令插入中断包括：所述流控制器接收一个配置指令插入中断的使能信号，所述使能信号为高电平时，所述流控制器从配置指令输入端口获取指令，并交由所述算术逻辑单元执行；
配置指令插入中断的优先级大于从指令缓存中取指的优先级和微处理器挂起状态的优先级；当配置指令插入中断使能时，暂停从指令缓存中取指；当配置指令插入中断使能时，即使微处理器处于挂起状态，插入的指令依然会被执行；
所述流控制器维护所述寄存器文件中别名为PTR的寄存器；若流控制器当前获取的指令来自指令缓存，则读取PTR寄存器操作所获得的值为该指令在指令缓存中的地址；若当前获取的指令来自指令插入中断，则读取PTR寄存器操作所获得的值为流控制器所获取的指令中最后一条来自指令缓存的指令所对应的地址；向PTR寄存器写入特定地址，则在预设周期后，流控制器将从指令缓存的该地址处继续读取并执行指令；PTR寄存器未被写入、配置指令插入中断未被使能且微处理器未处于挂起状态时，流控制器默认获取下一条来自指令缓存的指令。
所述计时器用于计时，计时方式包括：全局时间计时和倒计时；
其中，所述全局时间计时包括：通过写入对应别名为WCK的所述寄存器可重置第一时间计数为指定值，否则每系统时钟周期所述第一时间计数加1；通过读取WCK寄存器可获得当前第一时间计数的值；
所述倒计时包括：通过写入对应别名为TIM的所述寄存器激活倒计时，所写入的值作为第二时间计数的起始值，每系统时钟周期所述第二时间计数减1，当所述第二时间计数为0时，产生脉冲信号并停止第二时间计数，若微处理器此时处于挂起状态，则会恢复为正常运行状态。
所述异常管理模块用于处理指令执行过程中产生的异常；
其中，处理指令执行过程中产生的异常，包括：通过写入对应别名为ERR的所述寄存器使能异常管理通道，被使能的异常管理通道有异常发生时，微处理器进入挂起状态，并产生提示信号；每个异常管理通道具体对应的异常逻辑根据具体的应用场景确定。
所述触发管理模块用于处理来自外部输入或内部外设模块的触发信号；
其中，处理来自外部输入或内部外设模块的触发信号，包括：通过写入对应别名为TRG的寄存器使能触发通道，被使能的触发通道收到触发信号时，会产生脉冲信号，若微处理器此时处于挂起状态，则会恢复为正常运行状态。
所述算术逻辑单元用于指令的译码和执行以及所述寄存器的读写控制。
所述指令缓存用于存储微处理器的指令，所述指令缓存的内容通过对应的寄存器进行写入和读取，所述指令缓存是一个双端口的存储器，一个端口接微处理器的流控制器的取指端口，另一个端口通过对应的所述寄存器进行访问；
所述数据缓存用于存储数据，其内容可以通过对应的寄存器进行写入和读取；
所述节点信息只读存储器存储的内容为硬编码的用于识别节点的架构标识和节点序列号，其内容可以通过对应的寄存器进行读取；
所述地址栈用于存储调用的返回地址，通过写入和读取对应的寄存器，可相应的执行入栈和出栈操作；
数据栈用于存储数据，其机制同地址栈。
其特征在于，所述实时通信链路具有确定的通信延迟，用于在所述RTMQ节点间传递数据和指令；上级RTMQ节点或控制整个系统的上位机可通过该链路向指定的下级RTMQ节点下发指令，通过配置指令插入中断令该下级节点执行此指令；
所述链路管理模块包括具体实现通信和路由功能的逻辑；收到来自上级节点或上位机的指令时，链路管理模块使能配置指令插入中断，将该指令交由微处理器执行。
上述技术方案的工作原理及有益效果为：
RTMQ(用于量子物理实验的实时微系统，RealTime Microsystem for Quantumphysics)架构主要用于基于FPGA或ASIC的兼具通用计算和高精度时序控制能力的微系统。系统的整体结构为树状结构，如图1所示，系统包含一个根节点，多个中间结点和多个叶节点；根节点通过网络、USB等方式与控制计算机相连。不同节点可位于同一PCB上，亦可位于不同PCB上。一般而言一个板卡具有如图2所示的结构，板卡上的FPGA或ASIC包含一个RTMQ节点，RTMQ节点通过控制FPGA或ASIC的输入输出与数模/模数转换等各类功能芯片进行交互以实现所需功能，同时通过实时通信链路与其上级和下级节点连接。
一个RTMQ节点的结构如图3所示，包含一个32位的微处理器、一个寄存器文件、一系列外设模块和一个链路管理模块。其中微处理器包含流控制器、计时器、异常管理模块、触发管理模块和算术逻辑单元5个子模块；寄存器文件包含多个寄存器；外设可分为系统外设和功能外设，系统外设包括指令缓存、数据缓存、节点信息只读存储器以及地址栈和数据栈，功能外设用于实现具体的逻辑或时序功能，可包含多个。
本发明中包含的微处理器可受指令控制进入挂起状态，而挂起状态可受计时器或触发管理模块的控制恢复正常运行，如此，微处理器的指令流便可以按一定的时间间隔对齐或与外部信号对齐。同时，节点中的系统外设和功能外设的行为受关联寄存器的读写控制，即微处理器的指令与系统各模块的功能和时序有严格的对应关系。因此，本发明提供的架构可实现实时控制与通用计算在指令流层面的结合。
而配置指令插入中断的机制确保了节点对其下级节点的绝对控制，即使下级节点的微处理器处于挂起状态，依然不受影响。配置指令插入中断配合具有确定通信延迟的实时通信链路系统，即可实现时序确定的跨节点的即时反馈控制。
此外，在本发明提供的架构中，每个节点都具有通用计算和时序控制能力，如此，大多数通用计算和时序生成都可以在叶节点或较近的中间结点完成，对于大规模系统不存在拥塞的问题，具有良好的可扩展性。
在具体应用的时候，本发明提供一种量子物理实验平台的实时测控系统架构的具体实施方案，具体如下：
硬件和固件清单为：
1、系统的板卡：
a)背板：1块，为插接到背板的主控板卡和功能板卡提供电源和通信互联支持；
b)主控板卡：1块，为所有功能板卡提供时钟信号，包含RTMQ根节点；
c)功能板卡：2块，实现具体测控功能，包含RTMQ叶节点1和叶节点2。
2、板卡构成：
a)背板：
i.包含电源管理芯片；
ii.包含主控板卡槽到各功能板卡槽的物理连线；
b)主控板：
i.包含1个时钟管理芯片，用于向主控板的FPGA和各功能板卡提供参考时钟信号；
ii.包含1个FPGA，用于实现RTMQ根节点；
c)功能板卡：
i.包含1个时钟管理芯片，用于向FPGA和DDS芯片提供时钟信号；
ii.包含1个FPGA，用于实现RTMQ叶节点；
iii.包含4个DDS(直接数字合成)芯片，作为射频信号源，用于产生量子比特的控制信号。
3、节点架构：
a)RTMQ根节点：
i.功能外设：
1.32位脉冲计数器：8个；
a)每个计数器对应一个输入通道，对输入信号的上升沿计数；
b)8个计数器分别对应寄存器CNT0，CNT1，……，CNT7；
2.TTL输出模块：1个，包含32个输出通道；
a)对应一个寄存器TTL，寄存器中的每一位对应一个输出通道的输出状态，为1则输出高电平，为0则输出低电平；
ii.寄存器：均为32位寄存器；
下表中“读取效果”和“写入效果”，为寄存器对应的功能模块在该寄存器被读取或写入时执行的逻辑操作；
b)RTMQ叶节点：
i.功能外设：
1.DDS控制模块：4个；
a)用于控制板卡上的DDS芯片，令其产生指定频率、幅度和相位的射频信号；
b)每个模块分别对应FRQ、AMP、PHA寄存器各一个，用于配置其频率、幅度和相位，编号为FRQ0-3，AMP0-3，PHA0-3；
c)4个模块共用一个控制寄存器CTL；每个模块对应寄存器中的1位，该位写入1时，更新该模块所控制的DDS芯片的输出信号的频率、幅度和相位为该模块对应的FRQ、AMP、PHA寄存器的值；
ii.寄存器：均为32位寄存器
此实施方案可用于控制一个包含8个离子量子比特的囚禁离子量子计算实验系统，每个量子比特可通过一个DDS芯片产生的射频信号进行量子操控，同时其量子态可通过脉冲计数器对其散射的光子进行计数而读出(若测量时间内获得的总光子计数小于某预定阈值，则为0态，否则为1态)。针对囚禁离子量子计算实验系统的一些典型测控需求，本实施方案的解决方式叙述如下。因本发明并不限制微处理器所使用的指令集，为叙述方便，微处理器的程序以伪代码的形式给出，程序由以下元素构成：
1、寄存器赋值语句：reg＝expr
a)reg为目标寄存器的别名；
b)expr为赋值表达式，可为常量、寄存器或常量和寄存器的运算；
c)常量可为数值或“$”字符开头的待定常量，如$param；
d)常量可为某一指令instr的机器码，表示为code(instr)，例如code(R0＝1)即代表指令“R0＝1”的机器码；
e)expr可为三目运算，即C？A:B，当C为真时，该运算结果为A，反之为B；
2、HOLD语句：HOLD
a)用于将微处理器的运行状态设置为挂起状态；
3、标签：#label
a)label为标签的名称，整个标签独占一行；
b)标签用于标记下一行的指令，在需要跳转时使用，例如PTR＝#label；
4、注释：//comment
a)用于解释程序代码，可独占一行或位于语句的末尾；
典型需求一：顺序执行多个量子逻辑门操作，其中第i个门所需的射频信号频率、幅度和相位分别为$frq_i、$amp_i、$pha_i，时长为$t_i。
解决方法：不失一般性，假设目标量子比特对应的DDS控制模块为模块0，且共有n个门；
运行于叶节点1或2的伪代码如下：
FRQ0＝$frq_1
AMP0＝$amp_1
PHA0＝$pha_1
TIM＝$t_1//激活倒计时
CTL＝1//刷新DDS芯片0的输出信号参数，开始输出第1个门所需的信号
CTL＝0
FRQ0＝$frq_2
AMP0＝$amp_2
PHA0＝$pha_2
HOLD//等待倒计时结束
TIM＝$t_2//激活倒计时
CTL＝1//开始输出第2个门所需的信号
CTL＝0
FRQ0＝$frq_3
AMP0＝$amp_3
PHA0＝$pha_3
HOLD//等待倒计时结束
TIM＝$t_3//激活倒计时
CTL＝1
CTL＝0
…………
FRQ0＝$frq_n
AMP0＝$amp_n
PHA0＝$pha_n
HOLD//等待倒计时结束
TIM＝$t_n//激活倒计时
CTL＝1//开始输出第n个门所需的信号
CTL＝0
FRQ0＝0
AMP0＝0//准备设置幅度为0，关闭输出
PHA0＝0
HOLD//等待倒计时结束
CTL＝1//所有信号输出完毕，关闭输出
CTL＝0
原理与优势：
用于刷新DDS输出状态的“CTL＝1”指令总是位于“HOLD”指令之后，因此相邻的“CTL＝1”指令的间隔严格为预设值$t_i，并不受到其它参数配置指令的影响。
典型需求二：根据某一量子比特的测量结果，决定后续的量子门操作序列。
解决方法：不失一般性，假设：根据量子比特0(对应计数器0)的测量结果决定后续的量子门操作序列，为0态则令叶节点1跳转到标签#seq_0处执行，为1态则令叶节点1跳转到标签#seq_1处执行。量子比特0的测量时间为$t_meas，需要将TTL输出通道0置为高电平，判定0态或1态的阈值为$thres。
运行于根节点的伪代码如下：
TIM＝$t_meas
CNT0＝1//激活脉冲计数器0
TTL＝1
HOLD
CNT0＝0//关闭脉冲计数器0并更新计数值
TTL＝0
R0＝code(PTR＝#seq_0)
R1＝code(PTR＝#seq_1)
RTD1＝(CNT0<$thres)？R0:R1//根据计数结果，向叶节点1发送跳转指令
原理与优势：
上级微处理器利用配置指令插入中断向下级微处理器发送跳转指令，使得下级微处理器能根据预期的逻辑执行相应的后续流程。由于插入的指令会被立即执行，且用于节点间通信的实时链路具有确定的通信延迟，这种跨节点的反馈逻辑同样能满足量子物理实验对强实时性的需求。
典型需求三：对各节点的初始状态，尤其是指令缓存进行配置，预先加载实验所需的指令。
解决方案：不失一般性，假设需求为上位机配置根节点的指令缓存，需要加载的指令序列为instr_0,instr_1,…,instr_n，从地址0开始加载，并且加载完毕后令其从instr_0开始运行，并且配置开始前根节点的微处理器处于挂起状态。
上位机通过指令插入中断，向根节点按顺序发送以下伪代码指令：
ICA＝0
ICD＝code(instr_0)
ICA＝1
ICD＝code(instr_1)
ICA＝2
ICD＝code(instr_2)
…………
ICA＝n
ICD＝code(instr_n)
PTR＝0
TIM＝1//设置一个短倒计时以激活挂起的微处理器
原理与优势：
上位机通过配置指令插入中断，令目标微处理器“自己配置自己”。如此，实时控制和节点配置可使用同一套执行逻辑和链路系统，可免去额外的通信链路和控制逻辑。
实施例整体优势：
本发明的此实施例实现了在指令层面的通用计算和精确时序控制的融合，同时满足了量子物理实验对精确时序和复杂逻辑运算的需求；同时其架构具有可扩展性，可实现跨节点的强实时反馈逻辑；且同一套执行逻辑和链路系统可通用于强实时控制、通用计算以及系统配置，整体结构较为简单，可节约逻辑资源。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (8)
1.一种量子物理实验平台的实时测控系统架构，其特征在于，包括：
呈树状结构的预设数目个RTMQ节点；其中，每一所述RTMQ节点设置于一个PCB板卡上的FPGA/ASIC芯片内，并通过实时通信链路与所述树状结构中自身的上级/下级节点连接；
至少一个功能芯片，设置于所述板卡上，与所述FPGA/ASIC芯片连接；
其中，所述RTMQ节点包括：微处理器、寄存器文件、外设模块和链路管理模块；
其中，每一所述RTMQ节点所包含的微处理器可通过所述实时通信链路向任一下级RTMQ节点所包含的微处理器发送指令，对其进行控制；
其中，所述微处理器可受指令控制进入挂起状态并暂停执行指令，而后可受外设模块控制返回正常运行状态；
所述微处理器包括：流控制器、计时器、异常管理模块、触发管理模块和算术逻辑单元；
所述寄存器文件包括：多个寄存器；
每个所述寄存器对应一个地址和一个别名，用于访问该寄存器；部分寄存器由与该寄存器在功能上有关联的所述外设模块维护，读取此类寄存器所获得的值由关联的外设模块提供，对每个此类寄存器的读取或写入操作将分别产生一个脉冲信号，与该寄存器关联的所述外设模块将根据该脉冲信号执行预设的逻辑功能；其余的寄存器仅作数据存储用途，读取所获得的值即为之前写入该寄存器的值；
所述的读取操作包括：通过指令将指定的所述寄存器的值直接或经过预设计算后，赋值给另一指定寄存器；
所述的写入操作包括：通过指令将指令本身携带的数据或指令指定的计算操作的结果赋值给指定的寄存器；
所述外设模块包括：系统外设和功能外设；
其中，所述系统外设包括：指令缓存、数据缓存、节点信息只读存储器、地址栈和数据栈；
所述功能外设包括：针对具体应用场景开发的、具有统一信号接口的逻辑/时序功能模块。
2.如权利要求1所述的一种量子物理实验平台的实时测控系统架构，其特征在于，所述流控制器用于指令获取和运行状态维护，指令获取的方式包括：从所述指令缓存中取指和来自于配置指令插入中断；运行状态包括：正常运行状态和挂起状态；
其中，从指令缓存中取指包括：所述流控制器向所述指令缓存输出取指地址，同时，置位指令缓存的时钟使能，在预设时钟周期后获取存储在取指地址处的指令，并交由所述算术逻辑单元执行，当所述微处理器处于挂起状态时，复位指令缓存的时钟使能，指令缓存取指逻辑暂停运作；
所述配置指令插入中断包括：所述流控制器接收一个配置指令插入中断的使能信号，所述使能信号为高电平时，所述流控制器从配置指令输入端口获取指令，并交由所述算术逻辑单元执行；
配置指令插入中断的优先级大于从指令缓存中取指的优先级和微处理器挂起状态的优先级；当配置指令插入中断使能时，暂停从指令缓存中取指；当配置指令插入中断使能时，即使微处理器处于挂起状态，插入的指令依然会被执行；
所述流控制器维护所述寄存器文件中别名为PTR的寄存器；若流控制器当前获取的指令来自指令缓存，则读取PTR寄存器操作所获得的值为该指令在指令缓存中的地址；若当前获取的指令来自指令插入中断，则读取PTR寄存器操作所获得的值为流控制器所获取的指令中最后一条来自指令缓存的指令所对应的地址；向PTR寄存器写入特定地址，则在预设周期后，流控制器将从指令缓存的该地址处继续读取并执行指令；PTR寄存器未被写入、配置指令插入中断未被使能且微处理器未处于挂起状态时，流控制器默认获取下一条来自指令缓存的指令。
3.如权利要求1所述的一种量子物理实验平台的实时测控系统架构，其特征在于，所述计时器用于计时，计时方式包括：全局时间计时和倒计时；
其中，所述全局时间计时包括：通过写入对应别名为WCK的所述寄存器可重置第一时间计数为指定值，否则每系统时钟周期所述第一时间计数加1；通过读取WCK寄存器可获得当前第一时间计数的值；
所述倒计时包括：通过写入对应别名为TIM的所述寄存器激活倒计时，所写入的值作为第二时间计数的起始值，每系统时钟周期所述第二时间计数减1，当所述第二时间计数为0时，产生脉冲信号并停止第二时间计数，若微处理器此时处于挂起状态，则会恢复为正常运行状态。
4.如权利要求1所述的一种量子物理实验平台的实时测控系统架构，其特征在于，所述异常管理模块用于处理指令执行过程中产生的异常；
其中，处理指令执行过程中产生的异常，包括：通过写入对应别名为ERR的所述寄存器使能异常管理通道，被使能的异常管理通道有异常发生时，微处理器进入挂起状态，并产生提示信号；每个异常管理通道具体对应的异常逻辑根据具体的应用场景确定。
5.如权利要求1所述的一种量子物理实验平台的实时测控系统架构，其特征在于，所述触发管理模块用于处理来自外部输入或内部外设模块的触发信号；
其中，处理来自外部输入或内部外设模块的触发信号，包括：通过写入对应别名为TRG的寄存器使能触发通道，被使能的触发通道收到触发信号时，会产生脉冲信号，若微处理器此时处于挂起状态，则会恢复为正常运行状态。
6.如权利要求1所述的一种量子物理实验平台的实时测控系统架构，其特征在于，所述算术逻辑单元用于指令的译码和执行以及所述寄存器的读写控制。
7.如权利要求1所述的一种量子物理实验平台的实时测控系统架构，其特征在于，所述指令缓存用于存储微处理器的指令，所述指令缓存的内容通过对应的寄存器进行写入和读取，所述指令缓存是一个双端口的存储器，一个端口接微处理器的流控制器的取指端口，另一个端口通过对应的所述寄存器进行访问；
所述数据缓存用于存储数据，其内容可以通过对应的寄存器进行写入和读取；
所述节点信息只读存储器存储的内容为硬编码的用于识别节点的架构标识和节点序列号，其内容可以通过对应的寄存器进行读取；
所述地址栈用于存储调用的返回地址，通过写入和读取对应的寄存器，可相应的执行入栈和出栈操作；
数据栈用于存储数据，其机制同地址栈。
8.如权利要求1所述的一种量子物理实验平台的实时测控系统架构，其特征在于，所述实时通信链路具有确定的通信延迟，用于在所述RTMQ节点间传递数据和指令；上级RTMQ节点或控制整个系统的上位机可通过该链路向指定的下级RTMQ节点下发指令，通过配置指令插入中断令该下级节点执行此指令；
所述链路管理模块包括具体实现通信和路由功能的逻辑；收到来自上级节点或上位机的指令时，链路管理模块使能配置指令插入中断，将该指令交由微处理器执行。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310060032.XA CN116306953B (zh) | 2023-01-17 | 2023-01-17 | 一种量子物理实验平台的实时测控系统架构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310060032.XA CN116306953B (zh) | 2023-01-17 | 2023-01-17 | 一种量子物理实验平台的实时测控系统架构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116306953A CN116306953A (zh) | 2023-06-23 |
| CN116306953B true CN116306953B (zh) | 2023-11-03 |
Family
ID=86836877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310060032.XA Active CN116306953B (zh) | 2023-01-17 | 2023-01-17 | 一种量子物理实验平台的实时测控系统架构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116306953B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108349725A (zh) * | 2015-11-12 | 2018-07-31 | 罗切斯特大学 | 用于高性能能量有效低温计算的超导系统架构 |
| CN112099762A (zh) * | 2020-09-10 | 2020-12-18 | 上海交通大学 | 快速实现sm2密码算法的协处理系统及方法 |
| CN114062886A (zh) * | 2020-07-30 | 2022-02-18 | 合肥本源量子计算科技有限责任公司 | 量子芯片测试方法、装置及系统 |
| CN115009296A (zh) * | 2022-06-08 | 2022-09-06 | 安徽蔚来智驾科技有限公司 | 传感器检测方法、装置、计算机设备和计算机程序产品 |
-
2023
- 2023-01-17 CN CN202310060032.XA patent/CN116306953B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108349725A (zh) * | 2015-11-12 | 2018-07-31 | 罗切斯特大学 | 用于高性能能量有效低温计算的超导系统架构 |
| CN114062886A (zh) * | 2020-07-30 | 2022-02-18 | 合肥本源量子计算科技有限责任公司 | 量子芯片测试方法、装置及系统 |
| CN112099762A (zh) * | 2020-09-10 | 2020-12-18 | 上海交通大学 | 快速实现sm2密码算法的协处理系统及方法 |
| CN115009296A (zh) * | 2022-06-08 | 2022-09-06 | 安徽蔚来智驾科技有限公司 | 传感器检测方法、装置、计算机设备和计算机程序产品 |
Non-Patent Citations (2)
| Title |
|---|
| 超导量子调控系统软件架构的研究与实现;吕蕾;《中国优秀硕士学位论文全文数据库》;A005-38 * |
| 量子计算研究现状与未来发展;李晓巍等;《中国工程科学》;133-144 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116306953A (zh) | 2023-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4486827A (en) | Microprocessor apparatus | |
| US5715438A (en) | System and method for providing time base adjustment | |
| US20060259744A1 (en) | Method for information processing | |
| EP2579164B1 (en) | Multiprocessor system, execution control method, execution control program | |
| US20060268967A1 (en) | Supplying instruction to operational stations | |
| Leidel et al. | Hmc-sim: A simulation framework for hybrid memory cube devices | |
| JPS6315608B2 (zh) | ||
| CN106648758B (zh) | 一种多核处理器boot启动系统及方法 | |
| EP3268871B1 (en) | Low-pin microcontroller device with multiple independent microcontrollers | |
| CN113656227A (zh) | 一种芯片验证方法、装置、电子设备及存储介质 | |
| JPH08320808A (ja) | エミュレーション方式 | |
| US9703905B2 (en) | Method and system for simulating multiple processors in parallel and scheduler | |
| JPS6319854Y2 (zh) | ||
| US4635186A (en) | Detection and correction of multi-chip synchronization errors | |
| RU2016121724A (ru) | Архитектура параллельной вычислительной системы | |
| CN116306953B (zh) | 一种量子物理实验平台的实时测控系统架构 | |
| CN111176663B (zh) | 应用程序的数据处理方法、装置、设备及存储介质 | |
| US4084229A (en) | Control store system and method for storing selectively microinstructions and scratchpad information | |
| US12072730B2 (en) | Synchronization signal generating circuit, chip and synchronization method and device, based on multi-core architecture | |
| CN110825502A (zh) | 神经网络处理器和用于神经网络处理器的任务调度方法 | |
| EP3803603B1 (en) | Software-trace message sink peripheral | |
| RU2189623C2 (ru) | Система для программного управления технологическим оборудованием | |
| CN116227614B (zh) | 一种使用指令集的实时微系统 | |
| CN117056268B (zh) | 一种用于测量仪器的spi接口电路和spi通讯方法 | |
| US20240281406A1 (en) | Apparatus, method, non-transitory computer-readable medium and system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |