CN117056268B - 一种用于测量仪器的spi接口电路和spi通讯方法 - Google Patents

Abstract

一种用于测量仪器的SPI接口电路和SPI通讯方法，包括CPLD单元、开关执行单元、芯片执行单元和DAC执行单元。CPLD单元包括时序时钟生成模块、SPI通信模块、寄存器模块、数据处理模块、DAC数值计算模块、开关处理模块、芯片处理模块和DAC处理模块。时序时钟生成模块提供系统时钟，SPI通信模块用于建立通信连接，DAC数值计算模块解析频率控制字，寄存器模块实现主控制器对SPI接口电路的控制和调试，开关处理模块和芯片处理模块分别执行对开关执行单元和芯片执行单元的参数设定，DAC处理模块调用DAC执行单元来执行解析频率控制字的计算。由于CPLD单元由可编程逻辑器件内部自带的系统时钟驱动，使得CPLD不需依赖处理器而自主完成SPI接口电路的处理，且效率更高，更可靠。

Description

一种用于测量仪器的SPI接口电路和SPI通讯方法

技术领域

本申请涉及测量仪器设备技术领域，具体涉及一种用于测量仪器的SPI接口电路和SPI通讯方法。

背景技术

SPI接口是串行外设接口(Serial Peripheral Interface)的缩写，是一种全双工的通信总线，主要应用在EEPROM,FLASH,实时时钟，AD转换器，多MCU间通讯等等，SPI端口可以在多主器件环境下工作，最多可以与4个其它SPI兼容器件接口。由于SPI接口既可用作主器件，也可用作从器件使用四线实现全双工通讯，因此广泛应用在各种测量仪器中，例如数字示波器、网络分析仪等。

请参考图1，为一种SPI接口电路的框架示意图，SPI接口电路包括主板和电路模块两部分，主控制器与主板的CPLD1通过SPI接口连接，主板CPLD1与电路模块的CPLD2通过SPI接口连接。CPLD1和CPLD2在系统中用于IO拓展和透传控制信号，控制信号由主控制器下发，通过CPLD1分发到主板上的芯片或CPLD2，分发到CPLD2的信号再分发到电路模块单板上的外设。

由图1所示，如果主控制器要控制电路模块上的芯片1，那么控制信号要经过两级CPLD才能到达目标芯片，而CPLD本身也是开关，也需要配置才能切到对应的链路，为了配置一个芯片，需要发起最少3次SPI时序才能配置完成，带来配置时间开销的成倍增加。由于IO口的限制，主控制器与CPLD1之间只有一组SPI通信接口，所有的外设都只能分时串行配置。同时，由于电路模块单板上没有挂载MCU芯片，整个系统只有一个主控制器，配置过程中会一直占用主控制器资源。

发明内容

本申请预解决的技术问题是如何提高测量仪器的SPI接口的配置效率。

第一方面，一实施例中提供一种用于测量仪器的SPI接口电路，包括CPLD单元、开关执行单元、芯片执行单元和DAC执行单元；

所述CPLD单元为可编程逻辑器件，包括时序时钟生成模块、SPI通信模块、寄存器模块、数据处理模块、DAC数值计算模块、开关处理模块、芯片处理模块和DAC处理模块；

所述时序时钟生成模块用于向所述SPI接口电路提供一致的系统时钟；

所述SPI通信模块用于与一主控制器建立通信连接，并接收所述主控制器下发的SPI信号发送给所述数据处理模块；所述SPI信号包括频率控制字；

所述DAC数值计算模块与所述数据处理模块连接，用于解析所述频率控制字，并计算得到小数分频比码字及不同芯片和开关需要的控制码字；

所述寄存器模块用于实现所述主控制器对所述SPI接口电路的控制和调试，还用于实现所述主控制器对所述SPI接口电路工作状态的读取；

所述开关处理模块与所述寄存器模块连接，用于向所述开关执行单元发送开关控制命令；所述开关执行单元用于执行所述开关控制命令；

所述芯片处理模块与所述数据处理模块连接，用于接收所述数据处理模块发出的芯片控制命令，并将所述芯片控制命令发送给所述芯片执行单元中对应的芯片，以执行所述芯片控制命令；

所述DAC处理模块与所述DAC数值计算模块连接，用于调用所述DAC执行单元来执行解析所述频率控制字的计算。

一实施例中，SPI接口电路还包括片外存储单元，用于存储所述SPI接口电路的校准数据；

所述CPLD单元还包括片外存储读取模块和片内存储模块；所述片外存储读取模块用于从所述片外存储单元读取所述校准数据，并将所述校准数据存储在所述片内存储模块中；

所述DAC数值计算模块与所述片内存储模块连接；所述DAC数值计算模块用于从所述片内存储模块中获取所述校准数据，以用于对解析所述频率控制字的结果数据进行校准。

一实施例中，所述片外存储单元包括FLAS芯片；所述片内存储模块为RAM。

一实施例中，所述CPLD单元还包括DSP模块；所述DSP模块用于承担在解析所述频率控制字计算过程中预设位宽的乘法任务。

一实施例中，所述时序时钟生成模块包括锁相环和片内振荡器；所述片内振荡器向所述锁相环提供参考时钟；所述锁相环用于提供所述系统时钟。

第二方面，一实施例中提供一种用于测量仪器的SPI通讯方法，包括：

SPI接口电路上电后，时序时钟生成模块输出一预设频率的系统时钟，以驱动所述SPI接口电路进入待机状态，并取消所述SPI接口电路的系统复位状态；

当取消所述SPI接口电路的系统复位状态后，向确认所述SPI接口电路的空闲状态；

SPI通信模块接收所述主控制器下发的SPI信号，并由数据处理模块依据所述SPI信号设定寄存器模块中存储的开关配置参数和芯片配置参数；

当不需更新所述寄存器模块中存储的开关配置参数和芯片配置参数时，所述数据处理模块通过寻址的方式从所述寄存器模块得到对应的开关配置参数和芯片配置参数，并通过开关处理模块和芯片处理模块分别设定开关执行单元中每个开关和芯片执行单元中每个芯片的参数。

当需要更新所述寄存器模块中存储的开关配置参数和芯片配置参数时，所述数据处理模块将所述SPI信号中的频率控制字发送给DAC数值计算模块；所述DAC数值计算模块依据所述频率控制字计算所述开关配置参数和芯片配置参数，并将计算获取的新的所述开关配置参数和芯片配置参数存储在所述寄存器模块中。

一实施例中，所述的SPI通讯方法还包括：

当取消所述SPI接口电路的系统复位状态后，获取一预先设定的校准数据；

当需要更新所述寄存器模块中存储的开关配置参数和芯片配置参数时，将计算获取的新的所述开关配置参数和芯片配置参数与预先设定的所述校准数据进行校准，并依据校准后的所述开关配置参数和芯片配置参数设定开关执行单元中每个开关和芯片执行单元中每个芯片的参数。

一实施例中，所述的SPI通讯方法还包括：

将校准后的所述开关配置参数和芯片配置参数存储在所述寄存器模块中。

一实施例中，所述的SPI通讯方法还包括：

通过开关处理模块和芯片处理模块分别设定开关执行单元中每个开关和芯片执行单元中每个芯片的参数后，在预设时间内重置所述SPI接口电路的空闲状态。

依据上述实施例的SPI接口电路，由于其中的CPLD单元由可编程逻辑器件内部自带的系统时钟驱动，使得SPI接口电路同步准确度更高。另外，SPI接口电路可对外设进行同时并行配置，不需要异步处理，进而大大提高SPI接口的处理效率，而且CPLD单元不需要依赖处理器就能自主完成SPI接口电路的处理，其效率更高，可靠更强。

附图说明

图1为一种SPI接口电路的框架示意图；

图2为一种实施例中SPI接口电路的框架示意图；

图3为一种实施例中SPI通讯方法的流程示意图；

图4为另一种实施例中CPLD单元的功能框架示意图。

具体实施方式

下面通过具体实施方式结合附图对本发明作进一步详细说明。其中不同实施方式中类似元件采用了相关联的类似的元件标号。在以下的实施方式中，很多细节描述是为了使得本申请能被更好的理解。然而，本领域技术人员可以毫不费力的认识到，其中部分特征在不同情况下是可以省略的，或者可以由其他元件、材料、方法所替代。在某些情况下，本申请相关的一些操作并没有在说明书中显示或者描述，这是为了避免本申请的核心部分被过多的描述所淹没，而对于本领域技术人员而言，详细描述这些相关操作并不是必要的，他们根据说明书中的描述以及本领域的一般技术知识即可完整了解相关操作。

另外，说明书中所描述的特点、操作或者特征可以以任意适当的方式结合形成各种实施方式。同时，方法描述中的各步骤或者动作也可以按照本领域技术人员所能显而易见的方式进行顺序调换或调整。因此，说明书和附图中的各种顺序只是为了清楚描述某一个实施例，并不意味着是必须的顺序，除非另有说明其中某个顺序是必须遵循的。

本文中为部件所编序号本身，例如“第一”、“第二”等，仅用于区分所描述的对象，不具有任何顺序或技术含义。而本申请所说“连接”、“联接”，如无特别说明，均包括直接和间接连接（联接）。

如图1所示，现有技术中，基于CPLD的SPI接口由主板和电路模块两部分组成，SPI通讯过程需要经过两级电路，传输效率慢且硬件电路占用较大，且需占用CPU资源。另外，SPI接口的传输速率还受到芯片的限制，大多数芯片额定的最大SPI通信速率为50MHz，同时也受到主控制器、链路等等多种因素的制约，因此只提升速率也并不能明显改善两次SPI时序发起的时间间隔，也不能突破串行配置的限制，大多数情况下SPI接口通讯速率并不是系统配置效率的主要瓶颈。还有处理器对大量IO的控制往往不如CPLD灵活、稳定，成本低廉的处理器运算速度也未必足够快。

在本申请实施例中，基于片内振荡器技术给CPLD提供了稳定的时钟源而实现的。采用CPLD实现之后，CPLD可以承担电路模块上所有芯片、开关的控制任务，大大分担了主控制器对单板的控制压力，进而克服测量仪器中对频点、幅度等参数切换对时间非常敏感的问题。另外，由于CPLD可以灵活地控制大量的IO，所有的外设、开关的控制都可以由串行控制变为并行控制，从根本上克服了串行模式效率低下的问题。还能在不增加任何额外成本的情况下，实现SPI接口电路的高效、稳定。

实施例一：

请参考图2，为一种实施例中SPI接口电路的框架示意图，SPI接口电路包括CPLD单元1、开关执行单元5、芯片执行单元4和DAC执行单元2。CPLD单元1为可编程逻辑器件，其中包括时序时钟生成模块20、SPI通信模块10、寄存器模块11、数据处理模块12、DAC数值计算模块13、开关处理模块15、芯片处理模块16和DAC处理模块17。时序时钟生成模块20用于向SPI接口电路提供一致的系统时钟。SPI通信模块10用于与一主控制器建立通信连接，并接收主控制器下发的SPI信号发送给数据处理模块12。一实施例中，SPI信号包括频率控制字。DAC数值计算模块14与数据处理模块12连接，用于解析频率控制字，并计算得到小数分频比码字及不同芯片和开关需要的控制码字。寄存器模块11用于实现主控制器对SPI接口电路的控制和调试，还用于实现主控制器对SPI接口电路工作状态的读取。开关处理模块15与寄存器模块11连接，用于向开关执行单元5发送开关控制命令，开关执行单元5用于执行开关控制命令。芯片处理模块16与数据处理模块12连接，用于接收数据处理模块12发出的芯片控制命令，并将芯片控制命令发送给芯片执行单元4中对应的芯片，以执行芯片控制命令。DAC处理模块17与DAC数值计算模块14连接，用于调用DAC执行单元2来执行解析频率控制字的计算。

一实施例中，SPI接口电路还包括片外存储单元3，用于存储SPI接口电路的校准数据。CPLD单元1还包括片外存储读取模块19和片内存储模块18。片外存储读取模块19用于从片外存储单元3读取校准数据，并将校准数据存储在片内存储模块18中。DAC数值计算模块14与片内存储模块18连接，DAC数值计算模块14用于从片内存储模块18中获取校准数据，以用于对解析频率控制字的结果数据进行校准。一实施例中，片外存储单元包括FLAS芯片。一实施例中，片内存储模块为RAM。

一实施例中，CPLD单元1还包括DSP模块13，DSP模块用于承担在解析频率控制字计算过程中预设位宽的乘法任务。一实施例中，预设位宽的值是40。一实施例中，时序时钟生成模块20包括锁相环和片内振荡器，片内振荡器向锁相环提供参考时钟，锁相环用于提供系统时钟。

请参考图3，为一种实施例中SPI通讯方法的流程示意图，在本申请一实施例中还公开了一种SPI通讯方法，用于应用于如上所述SPI接口电路，该SPI通讯方法的包括：

步骤101，进入待机状态。

SPI接口电路上电后，时序时钟生成模块输出一预设频率的系统时钟，以驱动SPI接口电路进入待机状态，并取消SPI接口电路的系统复位状态。

步骤102，发出空闲状态信息。

当取消SPI接口电路的系统复位状态后，确认SPI接口电路的空闲状态信息。一实施例中，由主控制器询问SPI接口电路的空闲状态，且步骤102仅上电之后初次初始化的时候执行，后续进入步骤101之后不再执行步骤102。

步骤103，响应SPI信号。

SPI通信模块接收主控制器下发的SPI信号，并由数据处理模块依据SPI信号设定寄存器模块中存储的开关配置参数和芯片配置参数。

步骤104，配置开关和芯片的参数。

当不需更新寄存器模块中存储的开关配置参数和芯片配置参数时，数据处理模块通过寻址的方式从寄存器模块得到对应的开关配置参数和芯片配置参数，并通过开关处理模块和芯片处理模块分别设定开关执行单元中每个开关和芯片执行单元中每个芯片的参数。当需要更新寄存器模块中存储的开关配置参数和芯片配置参数时，数据处理模块将SPI信号中的频率控制字发送给DAC数值计算模块。DAC数值计算模块依据频率控制字计算开关配置参数和芯片配置参数，并将计算获取的新的开关配置参数和芯片配置参数存储在寄存器模块中。

一实施例中，SPI通讯方法还包括：

当取消SPI接口电路的系统复位状态后，获取一预先设定的校准数据。当需要更新寄存器模块中存储的开关配置参数和芯片配置参数时，将计算获取的新的开关配置参数和芯片配置参数与预先设定的校准数据进行校准，并依据校准后的开关配置参数和芯片配置参数设定开关执行单元中每个开关和芯片执行单元中每个芯片的参数。同时，将校准后的开关配置参数和芯片配置参数存储在寄存器模块中。

当通过开关处理模块和芯片处理模块分别设定开关执行单元中每个开关和芯片执行单元中每个芯片的参数后，在预设时间内重置SPI接口电路的空闲状态。一实施例中，在固定的时间内(例如20us内)完成重置配置，且主控制器不需要查询SPI接口电路是否完成初始化配置。

下面通过一具体实施例阐述本申请公开的SPI接口电路的工作原理和过程。

一实施例中，CPLD单元基于CPLD，其内置了频率为266MHz的片内振荡器(OSC)，在没有外部时钟驱动源的情况下，OSC也可以作为CPLD内部锁相环的参考输入时钟，给CPLD提供一个稳定的系统时钟，这个系统时钟可以达到50M以上，作为系统时钟完全足够，在时钟精度要求不高的场合下(例如实现控制芯片和开关功能实现)，完全可以替代现有技术中需要额外给CPLD搭建振荡器电路的方案。本申请实施例中公开的技术方案就是基于了片内振荡器技术给CPLD提供了稳定的时钟源而实现的。采用上述型号的CPLD实现CPLD单元后，可以承担如图1所示的SPI接口电路中电路模块上所有的芯片、开关的控制功能实现，大大分担了主控制器对单板的控制压力。CPLD单元替代图1中电路模块的CPLD2后，主控制器需要对CPLD2通过SPI接口下发40位的频率控制字后就不再由主控制器控制。下发完毕后主控制器解放，解析频率、计算配置码字、配置电路模块上的芯片和外设全部由CPLD2来完成，由于替代CPLD2的CPLD单元可以灵活地控制大量的IO，所有的外设、开关的控制都可以由串行控制变为并行控制，从根本上克服了串行模式下，SPI通讯效率低下的技术问题。

请参考图4，为另一种实施例中CPLD单元的功能框架示意图，其中，CPLD单元包括片内振荡器、锁相环、SPI通信模块、DAC数值计算模块、DSP模块、FLASH校准数据读取模块、片内寄存器模块、开关处理模块、各个芯片的芯片处理模块、片内寄存器模块和本地RAM。SPI通信模块用于接收主控制器下发的频率控制字（SPI信号）。数字处理模块用于解析DSP模块是CPLD自带的IP硬核，由码字计算模块调用，预设位宽的乘法任务。一实施例中，预设位宽的值是40。FLASH数据读取模块用于读取存储在FLASH芯片中的校准数据，并存储在本地BRAM中，以用于在计算过程中的调用。片内寄存器模块是可由外部SPI命令读写的，用于上位机或主控制器对电路模块单板的控制和调试，以及电路模块状态的读取，片内寄存器模块也用于CPLD自主配置开关和电路状态等参数。一实施例中，FLASH芯片中预先保存校准数据，且可直接调用，中转至本地BRAM中的主要目的是提高调用速度。

开关处理模块用于控制各个开关。芯片处理模块用于控制对应的芯片。

下面对SPI接口电路的工作过程进行简单的描述，具体包括：

首先，上电启动；振荡器输出参考时钟到锁相环，锁相环输出60MHz的系统时钟驱动所有电路模块，待稳定后取消系统复位，并当系统复位取消后，CPLD从FLASH读取校准数据并保存在本地RAM，读取完毕后系统进入等待指令下发的空闲状态。

然后，接收SPI信号。主控制器根据用户设置的频率下发40位的频率控制字，通过SPI接口传输给CPLD，CPLD的SPI通信模块完整接收之后立刻传递给数据处理模块，数据处理模块根据接收到的字通过片内寄存器模块以寻址方式得到对应的开关配置和偏移环频率等参数，并计算主环参考频率，再借助DSP模块计算小数分频码字，得到的参数一部分传递给开关处理模块，一部分传递给数据处理模块。与此同时，将处理过程中依据得到的偏移环、主环等参数与本地RAM存储的校准数据进行插值计算，计算结果传递给对应的芯片处理模块。

最后，芯片处理模块和开关处理模块得到需要的参数之后立刻进行配置。另外，在进行新的参数计算时可同步更新片内寄存器模块的数据信息，片内寄存器模块也可直接管控开关处理模块。完成对芯片和开关的参数设置后进入进入待机状态，并发出空闲状态信息。

本申请实施例中的SPI接口电路从接收指令到最后一个芯片配置完成，整个过程耗时约20us，相比于传统框架缩短了380us，极大提高了配置效率。

本申请公开的SPI接口电路包括CPLD单元、开关执行单元、芯片执行单元和DAC执行单元。其中，CPLD单元包括时序时钟生成模块、SPI通信模块、寄存器模块、数据处理模块、DAC数值计算模块、开关处理模块、芯片处理模块和DAC处理模块。时序时钟生成模块用于提供系统时钟，SPI通信模块用于建立通信连接，DAC数值计算模块用于解析频率控制字，寄存器模块用于实现主控制器对SPI接口电路的控制和调试，开关处理模块和芯片处理模块用于分别执行对开关执行单元和芯片执行单元的参数设定，DAC处理模块用于调用DAC执行单元来执行解析频率控制字的计算。由于CPLD单元由可编程逻辑器件内部自带的系统时钟驱动，使得CPLD不需依赖处理器而能自主完成SPI接口电路的处理，且效率更高，更可靠。

以上应用了具体个例对本发明进行阐述，只是用于帮助理解本发明，并不用以限制本发明。对于本发明所属技术领域的技术人员，依据本发明的思想，还可以做出若干简单推演、变形或替换。

Claims (8)

1.一种用于测量仪器的SPI接口电路，其特征在于，包括CPLD单元、开关执行单元、芯片执行单元和DAC执行单元；

所述CPLD单元为可编程逻辑器件，包括时序时钟生成模块、SPI通信模块、寄存器模块、数据处理模块、DAC数值计算模块、开关处理模块、芯片处理模块和DAC处理模块；

所述时序时钟生成模块用于向所述SPI接口电路提供一致的系统时钟；

所述SPI通信模块用于与一主控制器建立通信连接，并接收所述主控制器下发的SPI信号发送给所述数据处理模块；所述SPI信号包括频率控制字；

所述DAC数值计算模块与所述数据处理模块连接，用于解析所述频率控制字，并计算得到小数分频比码字及不同芯片和开关需要的控制码字；

所述寄存器模块用于实现所述主控制器对所述SPI接口电路的控制和调试，还用于实现所述主控制器对所述SPI接口电路工作状态的读取；

所述开关处理模块与所述寄存器模块连接，用于向所述开关执行单元发送开关控制命令；所述开关执行单元用于执行所述开关控制命令；

所述芯片处理模块与所述数据处理模块连接，用于接收所述数据处理模块发出的芯片控制命令，并将所述芯片控制命令发送给所述芯片执行单元中对应的芯片，以执行所述芯片控制命令；

所述DAC处理模块与所述DAC数值计算模块连接，所述DAC处理模块用于调用所述DAC执行单元来执行解析所述频率控制字的计算；

所述CPLD单元还包括DSP模块；所述DSP模块用于承担在解析所述频率控制字计算过程中预设位宽的乘法任务；

所述的SPI接口电路还包括片外存储单元，用于存储所述SPI接口电路的校准数据；

所述CPLD单元还包括片外存储读取模块和片内存储模块；所述片外存储读取模块用于从所述片外存储单元读取所述校准数据，并将所述校准数据存储在所述片内存储模块中；

所述DAC数值计算模块与所述片内存储模块连接；所述DAC数值计算模块用于从所述片内存储模块中获取所述校准数据，以用于对解析所述频率控制字的结果数据进行校准。

2.如权利要求1所述的SPI接口电路，其特征在于，所述片外存储单元包括FLAS芯片；所述片内存储模块为RAM。

3.如权利要求1所述的SPI接口电路，其特征在于，所述时序时钟生成模块包括锁相环和片内振荡器；所述片内振荡器向所述锁相环提供参考时钟；所述锁相环用于提供所述系统时钟。

4.一种用于测量仪器的SPI通讯方法，其特征在于，用于应用于如权利要求1至3任一项所述SPI接口电路，所述SPI通讯方法包括：

SPI接口电路上电后，时序时钟生成模块输出一预设频率的系统时钟，以驱动所述SPI接口电路进入待机状态，并取消所述SPI接口电路的系统复位状态；

当取消所述SPI接口电路的系统复位状态后，确认所述SPI接口电路的空闲状态；

SPI通信模块接收所述主控制器下发的SPI信号，并由数据处理模块依据所述SPI信号设定寄存器模块中存储的开关配置参数和芯片配置参数；

当不需更新所述寄存器模块中存储的开关配置参数和芯片配置参数时，所述数据处理模块通过寻址的方式从所述寄存器模块得到对应的开关配置参数和芯片配置参数，并通过开关处理模块和芯片处理模块分别设定开关执行单元中每个开关和芯片执行单元中每个芯片的参数。

5.如权利要求4所述的SPI通讯方法，其特征在于，还包括：

当需要更新所述寄存器模块中存储的开关配置参数和芯片配置参数时，所述数据处理模块将所述SPI信号中的频率控制字发送给DAC数值计算模块；所述DAC数值计算模块依据所述频率控制字计算所述开关配置参数和芯片配置参数，并将计算获取的新的所述开关配置参数和芯片配置参数存储在所述寄存器模块中。

6.如权利要求5所述的SPI通讯方法，其特征在于，还包括：

当取消所述SPI接口电路的系统复位状态后，获取一预先设定的校准数据；

当需要更新所述寄存器模块中存储的开关配置参数和芯片配置参数时，将计算获取的新的所述开关配置参数和芯片配置参数与预先设定的所述校准数据进行校准，并依据校准后的所述开关配置参数和芯片配置参数设定开关执行单元中每个开关和芯片执行单元中每个芯片的参数。

7.如权利要求6所述的SPI通讯方法，其特征在于，还包括：

将校准后的所述开关配置参数和芯片配置参数存储在所述寄存器模块中。

8.如权利要求4所述的SPI通讯方法，其特征在于，还包括：

通过开关处理模块和芯片处理模块分别设定开关执行单元中每个开关和芯片执行单元中每个芯片的参数后，在一预设时间内重置所述SPI接口电路的空闲状态。