CN103376877B - 一种多核处理器时钟控制装置及控制方法 - Google Patents

Abstract

本发明公开了一种多核处理器时钟控制装置及控制方法，本装置包括N个核处理器，所述装置包括时钟管理和控制模块；所述时钟管理和控制模块包括N个核时钟控制单元，第i个核时钟控制单元与第i个核处理器相连，i为大于零的整数；所述时钟管理和控制模块还包括与所述N个核时钟控制单元均相连的时钟监测单元；所述核时钟控制单元，用于接收与其相连的核处理器的核时钟关闭请求并通知至所述时钟监测单元；所述时钟监测单元，用于从所述核时钟控制单元接收核时钟关闭请求，判断所述核时钟关闭请求来自于所述N个核处理器中最后一个处于工作状态的核处理器时，关闭高频晶振时钟。本方案可以通过对核处理器相关时钟的控制节省终端的功耗。

Description

一种多核处理器时钟控制装置及控制方法

技术领域

本发明涉及到移动通信技术领域，尤其涉及一种多核处理器时钟控制装置及控制方法。

背景技术

随着终端硬件技术的不断发展，芯片集成度的不断提高，目前，许多高端手机的基带处理芯片都采用多个核处理器架构来实现，如两个ARM(Advanced RISC Machines)和两个数字信号处理器(Digital Signal Processer，DSP)的架构。其中一个ARM和一个DSP用来处理移动通信相关的信令及数据而另外一个ARM和DSP则用来实现应用软件及音视频编解码。

多核的架构解决了单核处理器资源不足的问题，却也使得芯片功耗大大增加。众所周知，在整个终端芯片中，核处理器是最大的耗电元件，对核处理器的功耗控制不佳时，会影响终端电池寿命，用户体验也会变得很差。

对于多核系统来说，每个核处理器的工作任务是不同的，工作时间上存在差异，可以利用这种差异性进行功耗控制管理，最直接的方式之一就是将不工作的核的电源断掉，这样该核的功耗就降为零，但是在实际应用中，如果将核电源断掉，而不进行特殊处理，则该核处理器上所有信息都会丢失，再次使用时需要初始化或是恢复这些信息，并且运行在核上的软件也需要重新加载，因此需要权衡断电操作和恢复操作耗电关系，否则可能得不偿失。所以，在多核处理器中，最常用的方法是断掉不使用核处理器的时钟，采用这种方式，虽然不工作核的功耗没有直降为零，但是大部分的动态功耗已经不存在(没有时钟驱动信号翻转)而仅剩下芯片的漏电功耗，这部分功耗在芯片设计中进行保证，力求符合工艺设计的最低功耗。

需要注意的是，对于多核的芯片系统来说，其工作基本时钟由一个外部晶振提供；当多个核都不工作时，才能关闭为芯片工作状态提供时钟的晶振，从而达到终端进一步省电的目的；而对于晶振的打开，是仅一个核需要工作则需要打开外部晶振和工作核的时钟，而其它核的时钟都应该仍然处于关闭状态。

下面以双核系统为例，阐述一下现有软件方案中如何实现芯片核时钟管理。如图1所示，以双核(ARM+DSP)系统实现基本的终端通信功能。当其中核处理器X不工作时，将核处理器X的状态通知至核处理器Y，核处理器Y操作寄存器关闭核处理器X的时钟，而当核处理器Y需要转为不工作状态时，通过SPI口写寄存器关闭外部晶振。这样的操作方式增加了额外的功耗，随着核处理器的增多，软件的操作方式使得核间通信机制复杂，芯片总线设计复杂。

发明内容

本发明要解决的技术问题是提供一种多核处理器时钟控制装置及方法，解决现有技术中对时钟控制方法不精细而造成的功耗大的问题。

为了解决上述技术问题，本发明提供了一种多核处理器时钟控制装置，包括N个核处理器，N为大于1的整数，所述装置还包括时钟管理和控制模块；所述时钟管理和控制模块包括N个核时钟控制单元，第i个核时钟控制单元与第i个核处理器相连，i为大于零的整数；所述时钟管理和控制模块还包括与所述N个核时钟控制单元均相连的时钟监测单元；

所述核时钟控制单元，用于接收与其相连的核处理器的核时钟关闭请求并通知至所述时钟监测单元；

所述时钟监测单元，用于从所述核时钟控制单元接收核时钟关闭请求，判断所述核时钟关闭请求来自于所述N个核处理器中最后一个处于工作状态的核处理器时，关闭高频晶振时钟。

进一步地，上述装置还可以具有以下特点：

所述核时钟控制单元，还用于接收与其相连的核处理器的核时钟关闭请求并通知至所述时钟监测单元后，延迟两个时钟周期后关闭所述核处理器的核处理器门控时钟。

进一步地，上述装置还可以具有以下特点：

所述时钟管理和控制模块还包括与所述时钟监测单元相连的中断监测单元；

所述中断监测单元，用于检测核处理器唤醒中断信号，并在检测到核处理器唤醒中断信号后通知至所述时钟监测单元；

所述时钟监测单元，还用于收到核处理器唤醒中断信号后，判断高频晶振是关闭状态时，开启所述高频晶振，确定所述核处理器唤醒中断信号的目标核处理器，将所述核处理器唤醒中断信号发送至所述目标核处理器的核时钟控制单元；

所述核时钟控制单元，还用于收到核处理器唤醒中断信号后，开启所述核处理器的核门控时钟。

进一步地，上述装置还可以具有以下特点：

所述时钟监测单元，还用于收到核处理器唤醒中断信号后，判断高频晶振是开启状态时，确定所述核处理器唤醒中断信号的目标核处理器，将所述核处理器唤醒中断信号发送至所述目标核处理器的核时钟控制单元。

进一步地，上述装置还可以具有以下特点：

所述时钟监测单元，还用于关闭高频晶振时钟后开启低频晶振时钟。

进一步地，上述装置还可以具有以下特点：

所述核处理器，用于在无任务处理时或者判断至待处理任务的执行时间的时长大于预设时间门限值时向与其相连的核时钟控制单元发送核时钟关闭请求。

为了解决上述技术问题，本发明还提供了一种多核处理器时钟控制方法，包括：核时钟控制单元接收与其相连的核处理器的核时钟关闭请求并通知至时钟监测单元，所述时钟监测单元从所述核时钟控制单元接收核时钟关闭请求，判断所述核时钟关闭请求来自于N个核处理器中最后一个处于工作状态的核处理器时，关闭高频晶振时钟。

进一步地，上述方法还可以具有以下特点：

所述核时钟控制单元接收与其相连的核处理器的核时钟关闭请求并通知至所述时钟监测单元后，延迟两个时钟周期后关闭所述核处理器的核处理器门控时钟。

进一步地，上述方法还可以具有以下特点：

中断监测单元检测核处理器唤醒中断信号，并在检测到核处理器唤醒中断信号后通知至所述时钟监测单元；所述时钟监测单元收到核处理器唤醒中断信号后，判断高频晶振是关闭状态时，开启所述高频晶振，确定所述核处理器唤醒中断信号的目标核处理器，将所述核处理器唤醒中断信号发送至所述目标核处理器的核时钟控制单元；所述目标核处理器的核时钟控制单元收到核处理器唤醒中断信号后，开启所述目标核处理器的核门控时钟。

进一步地，上述方法还可以具有以下特点：

所述时钟监测单元收到核处理器唤醒中断信号后，判断高频晶振是开启状态时，确定所述核处理器唤醒中断信号的目标核处理器，将所述核处理器唤醒中断信号发送至所述目标核处理器的核时钟控制单元。

本方案可以通过对核处理器相关时钟的控制节省终端的功耗。

附图说明

图1是现有技术中双核系统的时钟管理结构图；

图2是实施例中多核处理器时钟控制装置的结构图；

图3是未进行高频时钟到低频时钟转换导致的时钟管理失效的示意图；

图4是本实施例中晶振时钟关闭时的时序示意图；

图5是本实施例中晶振时钟打开时的时序示意图。

具体实施方式

如图2所示，多核处理器时钟控制装置包括N个核处理器，N为大于1的整数，还包括时钟管理和控制模块，时钟管理和控制模块包括N个核时钟控制单元，第i个核时钟控制单元与第i个核处理器相连，i为大于零的整数，即为每个核处理器提供一套独立的核时钟控制单元，这些独立的核时钟控制单元能够接收相应核处理器发送的信号并且根据信号进行独立的核时钟的控制，例如：接收与其相连的核处理器的核时钟关闭请求并通知至时钟监测单元。

核时钟监测单元与核处理器通过硬线相连，仅需要简单的信号翻转就能表示时钟关闭信号。

核处理器一般在无任务处理时或者判断至待处理任务的执行时间的时长大于预设时间门限值时向与其相连的核时钟控制单元发送核时钟关闭请求。

时钟管理和控制模块还包括与所述N个核时钟控制单元均相连的时钟监测单元，所述时钟监测单元用于从所述核时钟控制单元接收核时钟关闭请求，判断所述核时钟关闭请求来自于所述N个核处理器中最后一个处于工作状态的核处理器时，关闭高频晶振时钟。即在所述核处理器均处于非工作状态时，关闭高频晶振时钟。时钟监测单元可以保存各个核处理器的状态。

所述装置还包括与所述时钟监测单元相连的中断监测单元。

所述中断监测单元，用于检测核处理器唤醒中断信号，并在检测到核处理器唤醒中断信号后通知至所述时钟监测单元；所述时钟监测单元，还用于收到核处理器唤醒中断信号后，判断高频晶振是关闭状态时，开启所述高频晶振，确定所述核处理器唤醒中断信号的目标核处理器，将所述核处理器唤醒中断信号发送至所述目标核处理器的核时钟控制单元。当然，所述中断监测单元收到核处理器唤醒中断信号后，判断高频晶振是开启状态时，直接确定所述核处理器唤醒中断信号的目标核处理器，将所述核处理器唤醒中断信号发送至所述目标核处理器的核时钟控制单元。

中断信号可以是键盘中断、定时器中断、一些外围器件的插拔中断、USB中断等。

所述核时钟控制单元，还用于收到核处理器唤醒中断信号后，开启所述核处理器的核门控时钟。

时钟管理和控制模块和多核处理器的各个唤醒中断挂接，当唤醒中断到来时，通过中断翻转逻辑实现外部提供工作时钟高频晶振的打开，并且通过中断翻转逻辑识别中断归属核信息，从而可以打开对应核处理器的时钟。这些处理过程通过硬件信号线上的翻转逻辑实现，不需要额外的时钟。

所述核时钟控制单元还用于接收与其相连的核处理器的核时钟关闭请求并通知至所述时钟监测单元后，延迟两个时钟周期后关闭所述核处理器的核处理器门控时钟。

下面详细说明设置本功能的原因：

时钟管理和控制模块和外部晶振间的控制通过硬件逻辑实现，物理上由硬线连接，使得时钟关闭控制更加精细和快速。时钟管理和控制模块连接的外部晶振除了高频晶振外还有低频晶振(例如32khz)。高频晶振时钟和低频晶振时钟不同时工作，高频晶振时钟开启时本模块一直采用高频时钟工作,时钟监测单元关闭高频晶振时钟后开启低频晶振时钟，时钟切换是为了满足设计上的需求。如果只使用高频晶振时钟，当多核系统最后一个关闭的核处理器通过核时钟控制单元将时钟关闭信号发送至时钟监测单元后，时钟监测单元判断满足关闭高频晶振时钟的条件则立即关闭外部晶振，如图3所示，其中最后一个关闭的核处理器(例如核处理器X)的核时钟的关闭门控实际上是没有起效的，在后续高频晶振开启时，上述核处理器的时钟必被开启，导致整个处理器功耗增大。所以本方案中设置核时钟控制单元接收与其相连的核处理器的核时钟关闭请求并通知至所述时钟监测单元后，延迟两个时钟周期后关闭所述核处理器的核处理器门控时钟，为了使信号能够传输完毕。

如图4所示的时钟控制电路及装置时钟关闭时序图，核处理器X请求关闭核时钟，发送出请求信号被时钟监测单元捕获并且判断此时多核处理器不需要高频晶振时钟立即关断高频晶振时钟，而核时钟则需要在发出请求信号后再延迟两个时钟周期才能关断，因此核时钟的关断采样时钟从总线时钟1切换到总线时钟2(32k低频时钟)，从而最终关断核处理器X的门控时钟信号。如图5所示，中断归属为核处理器Y的中断信号被时钟控制电路中的中断监测单元捕获，判断需要打开外部高频时钟晶振，并且打开核处理器Y的时钟门控信号，此过程后核处理器X仍然处于非工作状态，时钟门控是关闭的。从而解决了上述只有高频晶振导致的缺陷。

本方案中多核处理器时钟控制方法包括：核时钟控制单元接收与其相连的核处理器的核时钟关闭请求并通知至时钟监测单元，所述时钟监测单元从所述核时钟控制单元接收核时钟关闭请求，判断所述核时钟关闭请求来自于N个核处理器中最后一个处于工作状态的核处理器时，关闭高频晶振时钟。

本方法还包括：所述核时钟控制单元接收与其相连的核处理器的核时钟关闭请求并通知至所述时钟监测单元后，延迟两个时钟周期后关闭所述核处理器的核处理器门控时钟。

核时钟控制单元接收与其相连的核处理器的核时钟关闭请求并通知至所述时钟监测单元后，执行两个分支，第一分支：将此核时钟关闭请求发送至时钟监测单元，触发时钟监测单元判断此核时钟关闭请求是否是最后一个处于工作状态的核处理器发出的核时钟关闭请求，从而触发关闭高频晶振的操作；第二分支，延迟两个时钟周期后关闭所述核处理器的核处理器门控时钟，如果此时外部晶振关闭则时钟采样信号换成低频时钟信号，确保最后一个处于工作状态的核处理器的时钟门控生效。

核处理器时钟打开的流程包括：中断监测单元检测核处理器唤醒中断信号，并在检测到核处理器唤醒中断信号后通知至所述时钟监测单元；所述时钟监测单元收到核处理器唤醒中断信号后，判断高频晶振是关闭状态时，开启所述高频晶振(如果高频晶振是开启状态时，则直接执行下面流程)，确定所述核处理器唤醒中断信号的目标核处理器，将所述核处理器唤醒中断信号发送至所述目标核处理器的核时钟控制单元；所述目标核处理器的核时钟控制单元收到核处理器唤醒中断信号后，开启所述目标核处理器的核门控时钟。

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。

当然，本发明还可有其他多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

本领域普通技术人员可以理解上述方法中的全部或部分步骤可通过程序来指令相关硬件完成，所述程序可以存储于计算机可读存储介质中，如只读存储器、磁盘或光盘等。可选地，上述实施例的全部或部分步骤也可以使用一个或多个集成电路来实现。相应地，上述实施例中的各模块/单元可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。本发明不限制于任何特定形式的硬件和软件的结合。

Claims (8)

1.一种多核处理器时钟控制装置，包括N个核处理器，N为大于1的整数，其特征在于，所述装置包括时钟管理和控制模块；

所述时钟管理和控制模块包括N个核时钟控制单元，第i个核时钟控制单元与第i个核处理器相连，i为大于零的整数；所述时钟管理和控制模块还包括与所述N个核时钟控制单元均相连的时钟监测单元；

所述核时钟控制单元，用于接收与其相连的核处理器的核时钟关闭请求并通知至所述时钟监测单元；还用于接收与其相连的核处理器的核时钟关闭请求并通知至所述时钟监测单元后，延迟两个时钟周期后关闭所述核处理器的核处理器门控时钟；所述核时钟控制单元，还用于收到核处理器唤醒中断信号后，通过中断翻转逻辑实现外部提供工作时钟高频晶振的打开，并且通过中断翻转逻辑识别中断归属核信息，开启所述核处理器的核门控时钟；

所述时钟监测单元，用于从所述核时钟控制单元接收核时钟关闭请求，判断所述核时钟关闭请求来自于所述N个核处理器中最后一个处于工作状态的核处理器时，关闭高频晶振时钟。

2.如权利要求1所述的装置，其特征在于，

所述时钟管理和控制模块还包括与所述时钟监测单元相连的中断监测单元；

所述中断监测单元，用于检测核处理器唤醒中断信号，并在检测到核处理器唤醒中断信号后通知至所述时钟监测单元；

所述时钟监测单元，还用于收到核处理器唤醒中断信号后，判断高频晶振是关闭状态时，开启所述高频晶振，确定所述核处理器唤醒中断信号的目标核处理器，将所述核处理器唤醒中断信号发送至所述目标核处理器的核时钟控制单元。

3.如权利要求2所述的装置，其特征在于，

所述时钟监测单元，还用于收到核处理器唤醒中断信号后，判断高频晶振是开启状态时，确定所述核处理器唤醒中断信号的目标核处理器，将所述核处理器唤醒中断信号发送至所述目标核处理器的核时钟控制单元。

4.如权利要求1所述的装置，其特征在于，

所述时钟监测单元，还用于关闭高频晶振时钟后开启低频晶振时钟。

5.如权利要求1所述的装置，其特征在于，

所述核处理器，用于在无任务处理时或者判断至待处理任务的执行时间的时长大于预设时间门限值时向与其相连的核时钟控制单元核时钟关闭请求。

6.一种多核处理器时钟控制方法，其特征在于，

核时钟控制单元接收与其相连的核处理器的核时钟关闭请求并通知至时钟监测单元，所述时钟监测单元从所述核时钟控制单元接收核时钟关闭请求，判断所述核时钟关闭请求来自于N个核处理器中最后一个处于工作状态的核处理器时，关闭高频晶振时钟；

所述核时钟控制单元接收与其相连的核处理器的核时钟关闭请求并通知至所述时钟监测单元后，延迟两个时钟周期后关闭所述核处理器的核处理器门控时钟；

所述核时钟控制单元收到核处理器唤醒中断信号后，通过中断翻转逻辑实现外部提供工作时钟高频晶振的打开，并且通过中断翻转逻辑识别中断归属核信息，开启所述核处理器的核门控时钟。

7.如权利要求6所述的方法，其特征在于，

中断监测单元检测核处理器唤醒中断信号，并在检测到核处理器唤醒中断信号后通知至所述时钟监测单元；所述时钟监测单元收到核处理器唤醒中断信号后，判断高频晶振是关闭状态时，开启所述高频晶振，确定所述核处理器唤醒中断信号的目标核处理器，将所述核处理器唤醒中断信号发送至所述目标核处理器的核时钟控制单元。

8.如权利要求7所述的方法，其特征在于，

所述时钟监测单元收到核处理器唤醒中断信号后，判断高频晶振是开启状态时，确定所述核处理器唤醒中断信号的目标核处理器，将所述核处理器唤醒中断信号发送至所述目标核处理器的核时钟控制单元。