CN106774808B - 一种异构多核芯片的多级低功耗管理单元及其方法 - Google Patents

一种异构多核芯片的多级低功耗管理单元及其方法 Download PDF

Info

Publication number
CN106774808B
CN106774808B CN201611198231.3A CN201611198231A CN106774808B CN 106774808 B CN106774808 B CN 106774808B CN 201611198231 A CN201611198231 A CN 201611198231A CN 106774808 B CN106774808 B CN 106774808B
Authority
CN
China
Prior art keywords
clock
main system
cpu0
subsystem
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611198231.3A
Other languages
English (en)
Other versions
CN106774808A (zh
Inventor
陈辰
张晓旭
冯炯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Sutian Technology Co Ltd
Original Assignee
Hangzhou Sutian Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Sutian Technology Co Ltd filed Critical Hangzhou Sutian Technology Co Ltd
Priority to CN201611198231.3A priority Critical patent/CN106774808B/zh
Publication of CN106774808A publication Critical patent/CN106774808A/zh
Application granted granted Critical
Publication of CN106774808B publication Critical patent/CN106774808B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)

Abstract

本发明公开了一种异构多核芯片的多级低功耗管理单元，所述异构多核芯片包括1个主系统和n个子系统，主系统和每个子系统中均有一个功耗管理单元，主系统中有m个IP。本发明主要针对多核异构处理器低功耗控制，提出了一种便捷、有效的控制模块和方法。

Description

一种异构多核芯片的多级低功耗管理单元及其方法
技术领域
本发明属于多核芯片领域，具体是一种异构多核芯片的多级低功耗管理单元及其方法。
背景技术
随着集成电路设计水平和制造工艺的提高，芯片性能、集成度也越来越高，很多新片使用了多核心来增加性能，这使得芯片功耗大大增加。为了控制芯片功耗，许多芯片采用了大小核的设计，性能优先的情况下使用大核心或同时使用大小核心进行工作，在低功耗模式下仅仅使用小核心以降低功耗。同时，还可以通过降低时钟频率，来降低芯片功耗。
多核片上系统的每个核心的作用是不同的，不一定同时都处在工作状态，利用芯片的这种特性，可以进行功耗管理。如图1所示，现有的方案中，当处理器A不工作时，通知核处理器B，核处理器B 操作寄存器关闭核处理器B 的时钟，而当核处理器B 需要转为不工作状态时，通过SPI 口写寄存器关闭外部晶振。这样的操作方式增加了额外的功耗，随着核处理器的增多，软件的操作方式使得核间通信机制复杂，芯片总线设计复杂，并且在唤醒处理器A时，必须先要先从外部开启晶振，唤醒核处理器B，有许多限制条件，使用不便利，并且无法单独关闭各个IP的时钟和电源。
发明内容
为了解决现有技术中存在的上述技术问题，本发明主要针对多核异构处理器低功耗控制，提出了一种便捷、有效的控制模块和方法。具体技术方案如下：
一种异构多核芯片的多级低功耗管理单元，所述异构多核芯片包括1个主系统和n个子系统，主系统和每个子系统中均有一个功耗管理单元，主系统中有m个IP。
进一步的，所述主系统的功耗管理单元中包含一个时钟管理单元、n+m+1个门控时钟模块，m个电源管理模块。
进一步的，所述时钟管理单元用于提供时钟开关使能信号、电源开关使能信号、调节时钟频率、接收唤醒信号。
进一步的，所述门控时钟模块根据时钟管理单元提供的时钟开关使能信号，开启或关闭输出的时钟。
本发明还提供了一种使用上述异构多核芯片的多级低功耗单元的多级低功耗管理方法，所述主系统的功耗管理单元控制各个IP的时钟与电源关断，具体为：CPU0告知时钟管理单元，需要关闭某个IP的时钟与电源，控制器等待IP进入IDLE状态后，关闭其时钟与电源。
进一步的，所述主系统的功耗管理单元控制各个子系统的时钟关断，具体为：CPU0告知时钟管理单元，需要关闭某个子系统的时钟，控制器等待子系统进入IDLE状态后，关闭其时钟。
进一步的，控制主系统的功耗管理单元，关闭CPU0的时钟，具体为：CPU0告知时钟管理单元需要关闭自己的时钟，然后CPU0自己进入STOP模式，控制器检测到CPU0进入STOP模式后，关闭其时钟。
进一步的，CPU0由外部中断唤醒或控制器自带的计时器唤醒。
进一步的，每个子系统的功耗管理单元也可以控制各个IP的时钟与电源关断、以及关闭自身CPU的时钟；CPU0 可通过配置时钟管理单元，调整子系统和CPU0自身的时钟频率，在对性能要求较高的应用下，使用较高的时钟频率，在对性能要求不高时降低时钟频率。
附图说明
图1是现有技术中功耗管理方式图；
图2是本发明的异构多核处理器功耗控制模块图；
图3是关闭IP信号时序图；
图4是开启IP信号时序图；
图5是关闭CPU信号时序图；
图6是唤醒CPU信号时序图。
具体实施方式
下面结合附图对本发明作进一步说明。
本发明的框图如图2所示，将整个芯片划分为1个主系统和n个子系统，主系统中有m个IP。
主系统和每个子系统中均有一个功耗管理单元。
功耗管理单元中包含一个时钟管理单元、n+m+1个门控时钟模块，m个电源管理模块。
时钟管理单元：用于提供时钟开关使能信号、电源开关使能信号、调节时钟频率、接收唤醒信号，由CPU进行控制。
门控时钟模块：根据时钟管理单元提供的时钟开关使能信号，开启或关闭输出的时钟。
电源管理模块：根据时钟管理单元提供的电源使能信号，开启或关闭输出的电源。
本申请中所指的STOP模式，是指CPU停止工作，进入休眠，时钟关断，CPU可通过中断或计时器唤醒。
NORMAL模式是指正常工作模式。
IDLE模式是指IP进入空闲状态，可关闭其时钟。
本装置还有以下特点：
1、可以控制各个IP的时钟与电源关断。CPU0告知时钟管理单元，需要关闭某个IP的时钟与电源，控制器等待IP进入IDLE状态后，关闭其时钟与电源。
2、可以控制各个子系统的时钟关断。CPU0告知时钟管理单元，需要关闭某个子系统的时钟，控制器等待子系统进入IDLE状态后，关闭其时钟。
3、可以控制功耗管理单元，关闭CPU0的时钟。CPU0告知时钟管理单元需要关闭自己的时钟，然后CPU0自己进入STOP模式，控制器检测到CPU0进入STOP模式后，关闭其时钟。
4、CPU0可由外部中断唤醒或控制器自带的计时器唤醒。
5、每个子系统中有同样的功耗管理单元，但不再具有特点2，即只有主系统的功耗管理单元才具有对子系统的控制功能。
6、CPU0 可通过配置时钟管理单元，调整子系统和CPU0自身的时钟频率，在对性能要求较高的应用下，使用较高的时钟频率，在对性能要求不高时降低时钟频率，以降低功耗。
本申请可以通过对芯片内部相关时钟和电源的控制节省终端的功耗。
具体实例：
关闭IP0，如图3：
1、任意CPU配置功耗管理单元，需要关闭IP0。
2、控制器等待IP0进入IDLE状态。
3、控制器关闭IP0的时钟与电源。
开启IP0，如图4：
1、任意CPU配置功耗管理单元，需要开启IP0
2、控制器开启IP0的时钟与电源。
关闭CPU0，如图5：
1、CPU0配置功耗管理单元，需要关闭。
2、CPU0进入STOP模式。
3、功耗管理单元等待CPU0进入STOP模式后，关闭其时钟。
唤醒CPU0，如图6:
1、外部中断发送给功耗管理单元和CPU0
2、功耗管理单元开启CPU0的时钟
3、CPU0退出STOP模式，进入NORMAL模式
关闭子系统1：
1、CPU0配置功耗管理单元，需要关闭子系统1。
2、CPU1配置子系统1进入STOP模式，功耗管理单元1关闭子系统1中所有IP的时钟和电源。
3、CPU1进入STOP模式。
4、功耗管理单元0等待子系统1进入STOP模式后，关闭子系统1时钟。
唤醒子系统1：
1、外部中断发送给功耗管理单元0和CPU1
2、功耗管理单元0开启子系统1的时钟，功耗管理单元1开启CPU1和子系统1中所有IP的时钟
3、CPU1退出STOP模式，进入NORMAL模式
调整频率：
1、CPU0配置功耗管理单元，需要关闭所有子系统和IP。
2、CPU1配置子系统1进入STOP模式，功耗管理单元1关闭子系统1中所有IP的时钟和电源。
3、同理，等待其他所有子系统进入STOP模式
4、CPU1进入STOP模式。
5、时钟管理模块0调整所有时钟的频率。
6、唤醒CPU0和其他子系统。

Claims (4)

1.一种使用异构多核芯片的多级低功耗单元的多级低功耗管理方法，所述异构多核芯片的多级低功耗管理单元，所述异构多核芯片包括1个主系统和n个子系统，主系统和每个子系统中均有一个功耗管理单元，主系统中有m个IP；所述主系统的功耗管理单元中包含一个时钟管理单元、n+m+1个门控时钟模块，m个电源管理模块；所述时钟管理单元通过n个所述门控时钟模块与n个子系统连接，所述时钟管理单元通过m个所述门控时钟模块和m个电源管理模块与m个IP连接，所述时钟管理单元用于提供时钟开关使能信号、电源开关使能信号、调节时钟频率、接收唤醒信号，其特征在于：所述主系统的功耗管理单元控制各个主系统IP的时钟与电源关断，具体为：主系统CPU0告知时钟管理单元，需要关闭某个主系统IP的时钟与电源，控制器等待该主系统IP进入IDLE状态后，关闭其时钟与电源；每个子系统有n个IP，每个子系统的功耗管理单元控制对应子系统各个IP的时钟与电源关断、以及关闭自身CPU的时钟；主系统CPU0 可通过配置时钟管理单元，调整子系统和主系统CPU0自身的时钟频率，在对性能要求较高的应用下，使用较高的时钟频率，在对性能要求不高时降低时钟频率。
2.如权利要求1所述的多级低功耗管理方法，其特征在于：所述主系统的功耗管理单元控制各个子系统的时钟关断，具体为：主系统CPU0告知时钟管理单元，需要关闭某个子系统的时钟，控制器等待子系统进入IDLE状态后，关闭其时钟。
3.如权利要求1所述的多级低功耗管理方法，其特征在于：还包括：控制主系统的功耗管理单元，关闭主系统CPU0的时钟，具体为：主系统CPU0告知时钟管理单元需要关闭自己的时钟，然后主系统CPU0自己进入STOP模式，控制器检测到主系统CPU0进入STOP模式后，关闭其时钟。
4.如权利要求3所述的多级低功耗管理方法，其特征在于：主系统CPU0由外部中断唤醒或控制器自带的计时器唤醒。
CN201611198231.3A 2016-12-22 2016-12-22 一种异构多核芯片的多级低功耗管理单元及其方法 Active CN106774808B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611198231.3A CN106774808B (zh) 2016-12-22 2016-12-22 一种异构多核芯片的多级低功耗管理单元及其方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611198231.3A CN106774808B (zh) 2016-12-22 2016-12-22 一种异构多核芯片的多级低功耗管理单元及其方法

Publications (2)

Publication Number Publication Date
CN106774808A CN106774808A (zh) 2017-05-31
CN106774808B true CN106774808B (zh) 2019-11-26

Family

ID=58897866

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611198231.3A Active CN106774808B (zh) 2016-12-22 2016-12-22 一种异构多核芯片的多级低功耗管理单元及其方法

Country Status (1)

Country Link
CN (1) CN106774808B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109842402B (zh) * 2017-11-28 2020-11-03 珠海格力电器股份有限公司 一种低功耗隔离电路及其方法、芯片
CN109388494A (zh) * 2018-10-29 2019-02-26 济南浪潮高新科技投资发展有限公司 一种多核心网络控制器动态能耗调节的方法
CN113311934B (zh) * 2021-04-09 2022-10-11 北京航空航天大学 一种多核异构域控制器动态功耗调整方法及系统
CN116088667B (zh) * 2023-03-03 2023-06-16 此芯科技(北京)有限公司 一种系统级soc芯片控制电路、方法及电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101539797A (zh) * 2008-03-18 2009-09-23 联芯科技有限公司 一种动态时钟与电源的控制方法、系统及装置
CN103376877A (zh) * 2012-04-26 2013-10-30 中兴通讯股份有限公司 一种多核处理器时钟控制装置及控制方法
CN103814342A (zh) * 2011-09-19 2014-05-21 高通股份有限公司 多核心计算装置的动态睡眠
CN104679586A (zh) * 2013-10-31 2015-06-03 三星电子株式会社 包括异构多核处理器的电子系统及其操作方法
CN105830035A (zh) * 2013-12-20 2016-08-03 高通股份有限公司 多核动态工作负荷管理

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100476694C (zh) * 2007-09-28 2009-04-08 中国科学院计算技术研究所 一种多核处理器及其变频装置和核间通信方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101539797A (zh) * 2008-03-18 2009-09-23 联芯科技有限公司 一种动态时钟与电源的控制方法、系统及装置
CN103814342A (zh) * 2011-09-19 2014-05-21 高通股份有限公司 多核心计算装置的动态睡眠
CN103376877A (zh) * 2012-04-26 2013-10-30 中兴通讯股份有限公司 一种多核处理器时钟控制装置及控制方法
CN104679586A (zh) * 2013-10-31 2015-06-03 三星电子株式会社 包括异构多核处理器的电子系统及其操作方法
CN105830035A (zh) * 2013-12-20 2016-08-03 高通股份有限公司 多核动态工作负荷管理

Also Published As

Publication number Publication date
CN106774808A (zh) 2017-05-31

Similar Documents

Publication Publication Date Title
CN106774808B (zh) 一种异构多核芯片的多级低功耗管理单元及其方法
CN102498451B (zh) 处理器的静态保留模式
US7430673B2 (en) Power management system for computing platform
CN100442204C (zh) 片上系统芯片及其功耗控制方法
US20130173951A1 (en) Controlling communication of a clock signal to a peripheral
CN106681472B (zh) 异构多核处理器功耗控制装置及其功耗控制方法
EP3215907B1 (en) Integrated system with independent power domains and split power rails for logic and memory
CN104024980A (zh) 连接的待机睡眠状态
CN206358095U (zh) 一种新能源汽车电子vcu模块的低功耗休眠电路
US9780644B1 (en) Methods and apparatus for always on domain finite state machine shutdown using a clock source from a power managed domain
CN101539797A (zh) 一种动态时钟与电源的控制方法、系统及装置
CN104281465B (zh) 计算机及其唤醒方法
CN107678532A (zh) 一种低功耗soc唤醒模块及低功耗soc
CN104484008B (zh) 一种芯片低功耗处理方法及装置
CN204066009U (zh) 一种可降低功耗及复杂性的指纹系统
CN104216500A (zh) 嵌入式控制器及省电控制方法
CN104581898A (zh) 多模终端的省电方法及装置
CN106063304B (zh) 用于基于消息的细粒度片上系统功率门控的系统和方法
CN105487638A (zh) 电子电路系统及其降低功耗的方法
EP2804075B1 (en) Controlling power consumption of a processor using interrupt-mediated on-off keying
CN116088667B (zh) 一种系统级soc芯片控制电路、方法及电子设备
CN205594571U (zh) 电源控制装置和计算机
CN113254216B (zh) 边缘计算模组及其功耗控制方法
CN101452337A (zh) 一种外接设备的控制方法和装置
CN114020138B (zh) 微控制单元芯片及降低电量消耗的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant