CN101539797A - 一种动态时钟与电源的控制方法、系统及装置 - Google Patents

Abstract

本发明公开了一种动态时钟和电源的控制方法，该方法包括，时钟和电源管理模块将至少一个核处理器发送的信号，处理为控制所述至少一个核处理器时钟和电源的控制信号；所述时钟和电源管理模块根据所述控制信号控制所述至少一个核处理器的时钟和电源。本发明还公开了一种动态时钟和电源控制的系统及装置。在硬件上将核处理器直接和时钟和电源管理模块相连，将核处理器发送的信号处理为控制时钟和电源的控制信号。因此，本发明可以提高基于多核处理器芯片在移动终端中时钟与电源控制的可靠性，从而降低系统软件设计的复杂度，节省移动终端和CPU的资源，在一定程度上增加了系统的睡眠时间，提高移动终端的待机时间。

Description

一种动态时钟与电源的控制方法、系统及装置

技术领域

本发明涉及移动通信技术领域，尤其涉及一种动态时钟与电源的控制方法、系统及装置。

背景技术

随着3G时代的到来和芯片集成度的不断提高，目前，许多高端手机的基带处理器芯片都具有多个核处理器，比如具有2个ARM9(Advanced RISCMachines)和2个数字信号处理器(Digital Signal Processor，DSP)核的基带处理器芯片。其中1个ARM核和1个DSP核一起运行无线协议栈软件，而另一个ARM核和另一个DSP核一般用来实现应用层软件和音视频编解码。因为核处理器的增多，手机的功耗也越来越大，动态时钟和电源的控制方法就是根据不同的业务和状态只让必要的处理器和外设工作，如配置不同的工作时钟和核电压等，从而动态的调节手机功耗，以达到最小化手机功耗的目的。因此，如何通过简单有效并且可靠的方法实现这种多核处理器条件下基带系统的时钟和电源的动态控制，对于提高高端手机的待机时间、通话时间而言将越来越重要。

在多核处理器系统中，每个处理器的任务各不相同，而多个核处理器共用一个系统时钟，或使用相同的核电源，某个核单方面关掉时钟或电源会导致其它核和外设工作状态被破坏，因此必须保证多个核处理器同步进入睡眠和唤醒状态。在这种情况下往往需要一个主控处理器来控制系统的时钟和电源。

下面以基于双核的基带处理器为例，简单说明现有技术中采用软件方法实现动态时钟与电源控制的基本流程：

如图1所示，在一个较简单的具有1个ARM核与1个DSP核的2核系统中，ARM核作为主控处理器。基带芯片的工作状态可以分为工作(Active)状态、DSP空闲(Idle)状态和深睡眠(Deep Sleep)状态等几个状态，系统根据这些状态控制处理器的时钟和核电压。

DSP核在任务结束后关闭其外设，准备进入Idle状态，DSP核给ARM核发送一个中断，通知ARM核后DSP核进入Idle状态，此时系统进入DSP Idle状态；在DSP Idle状态下当ARM核收到DSP核发送的中断，并判断DSP核已处于Idle状态后，在没有任务的情况下，ARM核关闭其外设和DSP核的核时钟，然后配置好定时唤醒模块、关闭系统时钟和电源，进入Deep Sleep状态。系统唤醒的流程同睡眠的反过程类似。定时唤醒模块到设定时间或者被键盘等中断唤醒，打开电源和时钟源晶振，完成上电时序后打开锁相环(Phase-LockedLoop，PLL)，然后恢复到睡眠前的时钟和DSP Idle状态。之后，ARM核打开DSP核时钟，给DSP核发一个唤醒中断，DSP核恢复Idle状态前的工作状态，继续执行手机网络同步任务，这时ARM核可以开始执行应用层及高层协议栈任务，系统处于Active状态。

在现有技术下，即使作为主控处理器的需要高频时钟的核处理器没有别的任务，每次睡眠和唤醒过程也都会被使用，导致额外的处理器功耗的开销。对于具有更多核的系统，系统状态以及交互和同步机制的复杂程度将大大增加。

并且，采用软件同步机制的控制方法不能保证硬件可靠的进入睡眠状态，作为主控处理器的核处理器接收其他的核处理器发送的中断信号，并根据此中断信号作出关闭时钟和核电源的动作需要时间，主要是因为当其他核处理器发出中断信号后，通过软件将此中断信号传输到主控处理器，此主控处理器根据此中断的内容作出控制，通过软件将此控制信令传输到其他的核处理器，实现对其他处理器的控制。可以看到在整个的控制过程中，中断信号通过软件传输到主控处理器，主控处理器作出控制后通过软件实现对其他核处理器的控制，因此采用软件实现的方法增加了控制实现的时间，无法有效的保证快捷准确的时钟和电源的控制。

另外软件很难判断时钟和电源资源被占用的情况，贸然关闭时钟和电源会导致数据的丢失和系统工作状态出错。例如直接存储器存取(Direct MemoryAccess，DMA)外设正在工作，需要使用系统时钟，如果这时候时钟被关闭，会导致数据丢失。

发明内容

本发明实施例提供一种动态时钟与电源的控制方法及装置，用以解决现有技术中动态时钟与电源的控制方法不可靠、对时钟和电源被占用的情况难判断以及功耗大的问题。

本发明实施例提供的一种动态时钟与电源的控制系统，包括：至少一个核处理器和时钟和电源管理模块：

所述至少一个核处理器中每个核处理器与所述时钟和电源管理模块相连，用于向所述时钟和电源管理模块发送信号；

所述时钟和电源管理模块，与所述每个核处理器相连，用于接收所述每个核处理器发送的信号，将所述信号处理为控制所述每个核处理器时钟和电源的控制信号，根据所述控制信号控制所述每个核处理器的时钟和电源。

本发明实施例提供的一种动态时钟与电源的控制方法，适用于动态时钟和电源的硬件控制系统中，包括：

时钟和电源管理模块将至少一个核处理器发送的信号，处理为控制所述至少一个核处理器时钟和电源的控制信号；

所述时钟和电源管理模块根据所述控制信号控制所述至少一个核处理器的时钟和电源。

一种动态时钟和电源管理装置，包括：

时钟和电源管理状态机，与外部待控装置相连，用于接收并处理所述外部待控装置的输入信号，并将处理后的信号发送到译码器；

译码器，用于将所述时钟和电源管理状态机发送的信号，处理为控制所述外部待控装置时钟和电源的控制信号，并将控制所述外部待控装置时钟的信号发送到门处理电路；

门处理电路，用于将接收的控制信号经与门处理，处理为控制系统时钟的控制信号。

本发明实施例在动态控制时钟与电源时，在硬件上将每个核处理器直接和时钟和电源管理模块相连，将每个核处理器发送的信号处理为控制时钟和电源的控制信号，并且时钟和电源管理模块采用低频时钟源供电，节省了终端开销，在信号接收和处理上节省了时间，提高了控制的可靠性。因此，本发明可以提高基于多核处理器芯片在移动终端中时钟与电源控制的可靠性，节省移动终端和CPU的资源，在一定程度上增加了系统的睡眠时间，提高移动终端的待机时间。

附图说明

图1为现有技术中双核处理器基带芯片工作模式状态转移图；

图2为本发明实施例中实现动态时钟和电源的硬件控制连接电路图；

图3为本发明实施例中动态时钟和电源控制的内部原理图；

图4为本发明实施例中系统从睡眠到唤醒的时钟和电源的启动时序图；

图5为本发明实施例中时钟和电源管理模块控制系统状态变换图。

具体实施方式

在本发明实施例中，时钟和电源管理模块将至少一个核处理器发送的信号，处理为控制每个核处理器时钟和电源的控制信号，时钟和电源管理模块根据得到的控制信号控制每个核处理器的时钟和电源，并且，时钟和电源管理模块在硬件上与每个核处理器直接相连。

动态时钟和电源控制的方法还包括，时钟和电源管理模块根据睡眠/唤醒定时器发送的睡眠触发信号，控制系统时钟和电源的关闭；根据睡眠/唤醒定时器发送的唤醒触发信号，或中断管理模块发送的硬件中断信号控制系统时钟和电源的打开。

DMA外设与时钟和电源管理模块直接相连，向时钟和电源管理模块输入其运行状态指示信号。

当核处理器输入的信号为核处理器工作状态指示信号时，时钟和电源管理模块将所述指示信号处理为控制核处理器核时钟和核总线时钟使能的控制信号，和控制核处理器核电源和核总线电源的控制信号，时钟和电源管理模块根据得到的控制信号控制核处理器的核电源和核时钟及核总线的时钟和电源；当直接存储器存储DMA外设向时钟和电源管理模发送运行状态指示信号时，时钟和电源管理模块将指示信号处理为控制DMA外设的时钟和电源，时钟和电源管理模块根据得到的控制信号控制DMA外设的时钟和电源。

并且，为了节省系统的开销，时钟和电源管理模块以及睡眠/唤醒定时器采用低频时钟源。

在本发明实施例中，利用硬件逻辑自动控制时钟和电源，即根据外部待控装置的输入信号，包括：核处理器的工作状态指示信号和DMA外设的运行状态信号进行的处理，根据处理得到的控制信号控制时钟和电源，当得到的控制信号为所有核处理器和外设都处于Idle状态时，才能关闭系统总时钟，然后按照一定的顺序关闭电源。

在本发明实施例中，时钟和电源管理模块作为一个控制时钟和电源的装置，也可以称为时钟和电源管理装置。

如图2所示为本发明实施例提供的动态时钟和电源控制的硬件连接电路图，实现动态时钟和电源控制的硬件包括：核处理器、DMA等外设、时钟和电源管理模块、睡眠/唤醒定时器以及中断管理模块。其中，核处理器的引脚直接与时钟和电源管理模块的引脚相连，其输出的信号包括，反映核处理器工作状态的指示信号以及反映核总线运行状态的指示信号，DMA等外设直接与时钟和电源管理模块相连，在图2中，为了清楚描述动态时钟和电源的控制过程，将核处理器和DMA外设分开表示，在处理过程中可以将核处理器和DMA外设输入的信号和起来处理；并且，在此只用一个核处理器x来说明控制的过程，当有多个核处理器时，其与时钟和电源管理模块的连接方式相同，即为了实现直接向时钟和电源管理模块发送状态信号。同时，中断管理模块、睡眠/唤醒定时器也直接和时钟和电源管理模块相连。

其中，在本发明实施例中，用中断管理模块表示发送中断信号的单元，在实际的实现过程中，可能核处理器也可以实现中断信号的发送，在此为了清楚的描述控制的过程，将实现发送中断信号的单元统一称为中断管理模块。

时钟电路为核处理器x以及DMA等外设提供时钟，时钟电路为核处理器提供高频时钟，并为DMA等外设提供时钟。电源电路直接和核处理器x、DMA等外设及时钟电路供电相连，为其供电，并且，每个核处理器有其单独的供电电源。

同时，在硬件连接电路中，睡眠/唤醒定时器直接与时钟和电源管理模块相连，根据设定的时间实现对系统定时睡眠和唤醒的控制。并且在接收到中断管理模块发送的硬件中断请求信号时，时钟和电源管理模块根据接收到的信号对系统进行唤醒的控制。

为了保证睡眠/唤醒定时器能在定时到来时唤醒时钟和电源管理模块，以及时钟和电源管理模块能接收到中断信号及唤醒信号，所以在本发明实施例中时钟和电源管理模块和睡眠/唤醒定时器采用独立电源供电，并且使用独立的低频时钟源，由于时钟和电源管理模块以及睡眠/唤醒定时器采用低频的独立时钟源，因此可以使系统节省功耗开销，从而提高移动终端的待机时间。

在本发明实施例中处于工作状态的核处理器和DMA等外设也向时钟和电源管理模块发送状态指示信号，时钟和电源管理模块可以处理此信号为无效信号，只有当核处理器和/或DMA等外设完成任务不需要时钟时，发送的状态指示信号时钟和电源管理模块才进行处理，并根据处理的结果进行控制。

当核处理器x和/或DMA等外设完成任务后不需要时钟时，核处理器x将指示其工作状态的信号输入时钟和电源管理模块，DMA等外设将指示其运行状态的信号输入时钟和电源管理模块，时钟和电源管理模块根据输入的状态信号进行处理输出控制信号，实现对时钟和电源的控制。时钟和电源管理模块的控制信号包括，控制各路电源使能的控制信号，和控制各路时钟使能的控制信号。

如图3所示为本发明实施例中时钟和电源管理模块的内部原理图，时钟和电源管理模块包括：时钟和电源管理状态机、译码器以及门处理器。

其中，时钟和电源管理状态机与外部待控装置相连，用于接收外部待控装置输入的信号，包括每个核处理器发送的核处理器工作状态指示信号ARMn_IDLE、DSPn_IDLE、以及DMA外设的运行状态指示信号DMA_SYSCLK_REQ，时钟和电源管理状态机将接收的信号进行处理，将处理后的信号发送到译码器，例如，时钟和电源管理模块状态机可以将接收的信号经过放大、滤波或比较处理后发送到译码器，译码器将输入的信号处理后得到控制信号，其中包括：控制核处理器电源的控制信号，和控制核处理器时钟的控制信号。控制核处理器时钟的控制信号包括：控制核处理器核时钟的控制信号ARMn_cclk_en和DSPn_cclk_en；控制核处理器核总线时钟的控制信号ARMn_bclk_en和DSPn_bclk_en。其中，控制核处理器核时钟的控制信号控制核处理器的时钟，控制核处理器核总线时钟的控制信号控制各个处理器的总线时钟。控制核处理器电源的控制信号包括：控制核处理器核电源的控制信号VDD_ARMn_en和VDD_DSPn_en。还包括，控制DMA外设时钟和电源的控制信号。

译码器将处理得到的控制核处理器时钟的控制信号发送到门处理电路，门处理电路将输入的控制信号经过与门处理得到控制系统时钟的信号OSC-EN。本发明实施例中为了保证在关闭系统时钟时，所有的核处理器及外设都有效的关闭了时钟，所以将处理得到的控制核处理器的时钟信号经过与门处理电路，有效保证了在关闭系统时钟的情况下，其他核处理器和外设的数据不丢失，以及能够被正常唤醒。

当系统时钟关闭后，睡眠/唤醒定时器按照配置的睡眠定时，向时钟和电源管理模块发送睡眠Sleep_Trig触发信号，时钟和电源管理模块接收到睡眠触发信号后，关闭系统电源，系统进入睡眠状态。在此过程中，睡眠/唤醒定时器只有在系统时钟关闭后才会向时钟和电源管理模块发送睡眠触发信号，可以有效保证核处理器和其他外设的运行安全。

下面详细描述动态时钟和电源控制的过程：

时钟和电源管理状态机的输入信号包括：ARM核和DSP核的Idle状态指示信号、DMA的时钟请求信号DMA_SYSCLK_REQ、中断管理模块发送的硬件中断信号HW_IRQ以及睡眠/唤醒定时器发送的睡眠触发信号Sleep_Trig和唤醒触发信号Wakeup_REQ等。时钟和电源管理状态机根据接收的输入信号进行处理，得到控制时钟和电源的控制信号。其中，时钟和电源管理模块处理后得到的控制信号包括：系统总时钟控制信号OSC-EN、第n个ARM核总线时钟使能信号ARMn_bclk_en、第n个ARM核核时钟使能信号ARMn_cclk_en、第n个DSP核总线时钟使能信号DSPn_bclk_en、第n个DSP核核时钟使能信号DSPn_cclk_en以及第n个ARM核核电源控制信号VDD_ARMn和第n个DSP核核电源控制信号VDD_DSPn。

当系统所有核处理器和其他时钟请求模块都处于Idle状态，不需要时钟时，时钟和电源管理状态机处理核处理器输入的状态信号，输出控制信号ARMn_bclk_en、ARMn_cclk_en、DSPn_bclk_en和DSPn_cclk_en，关闭各核处理器的核时钟及各核处理器核总线的时钟，以及关闭DMA外设的时钟和电源。并且时钟和电源管理状态机输出电源控制信号VDD_ARMn和VDD_DSPn，将控制各核处理器的核电源按照一定先后顺序关闭或者进入低功耗模式。同时，经过时钟和电源管理状体机和译码器处理后的各核处理器的时钟使能控制信号、及DMA外设的时钟使能控制信号输入门处理器，时钟使能控制信号经过与门处理后得到控制系统总时钟的控制信号OSC-EN，OSC-EN直接控制外部时钟源晶振的供电电源LDO的使能，当所有核处理器及DMA外设的时钟都关闭时，OSC-EN有效才能关闭系统时钟。

当系统时钟关闭后，睡眠/唤醒定时器发出睡眠触发信号，时钟和电源管理模块接收到此睡眠触发信号后，输出控制系统电源关闭的控制信号关闭系统电源，使系统进入睡眠状态。

处于睡眠状态的系统，当系统定时结束时，睡眠/唤醒定时器向时钟和电源管理模块输入唤醒触发信号，时钟和电源管理模块的状态发生变化，打开系统电源，然后按照一定顺序打开系统时钟，随之各核处理器的核电源被打开，各核处理器的时钟包括总线时钟和核时钟被打开，系统被唤醒；当时钟和电源管理模块接收到中断管理模块发送的中断信号时，时钟和电源管理模块的状态发生变化，打开系统电源，然后按照一定顺序打开系统时钟，因为中断管理模块与核处理器之间存在硬件上的关联，所以在时钟和电源管理模块收到中断管理模块发送的硬件中断信号时，时钟和电源管理模块打开与硬件中断信号关联的核处理器的核电源，随之打开关联的核处理器的时钟包括：核总线时钟和核时钟，使关联的核处理器处于工作状态，其他核处理器依然保持在省电状态。

如图4所示，为本发明实施例提供的系统从睡眠到唤醒的时钟和电源的启动时序图。

当有部分核处理器完成任务不需要时钟处于空闲状态时，此情况包括核处理器和/或其核总线不需要时钟，当核处理器和其核总线都不需要时钟时，时钟和电源管理模块的控制过程包括：处于空闲状态的核处理器向时钟和电源管理模块发送Idle状态指示信号，时钟和电源管理状态机将此Idle状态指示信号处理后发送到译码器，经过译码器的处理得到控制核处理器时钟和电源的控制信号，控制关闭核处理器的核时钟和核总线时钟，并且控制核处理器的核电源关闭或者进入低功耗状态。当有与此核处理器关联的硬件中断信号输入时，时钟和电源管理模块打开核处理器的核电源，并按照一定顺序打开核处理器的核时钟和核总线时钟，使此核处理器进入工作状态。

采用硬件逻辑电路可以随时根据核处理器及DMA外设的状态进行时钟和电源的控制。例如，某一核处理器结束任务后，即会向时钟和电源管理模块发出Idle状态指示信号，时钟和电源管理模块接收到此Idle状态指示信号后，输出控制核处理器时钟使能的控制信号，包括控制核时钟和核总线时钟使能的控制信号，随之时钟和电源管理模块输出控制信号关闭此核处理器的核电源，或使核电源处于低功耗模式。因此采用本发明实施例提供的时钟和电源的控制方法和装置，可以及时地根据核处理器的状态进行控制，并且通过硬件连接的方法可以有效的控制时钟和电源的使能，因此，采用本发明实施例提供的方法和装置可以有效地节省系统的功耗，提高系统的待机时间。

在硬件连接上，核处理器的一个或者多个引脚直接与时钟和电源管理模块的引脚相连，核处理器通过相连的引脚将其运行状态和其总线的运行状态反映给时钟和电源管理模块，时钟和电源管理模块处理输入的信号，得到控制核处理器和核处理器总线的时钟和电源的控制信号。

因此，采用本发明实施例提供的动态时钟和电源的控制方法，可以最大化系统的睡眠时间，并且使系统进入睡眠的过程简单可靠，避免了在一些设备需要时钟的情况下，关闭时钟带来的危险性。同时，由于本发明实施例中没有采用需要高频时钟的核处理器作为主控制器，而是采用一个需要低频时钟的时钟和电源管理模块，因此大大降低了系统的功耗，可以有效延长系统的待机时间。

并且，在系统中采用其他的核处理器时也可以采用本发明实施例提供的控制方法。

以下对时钟和电源管理模块实现系统睡眠和唤醒的过程中，系统经历的几个状态进行介绍，如图5所示，包括：

状态501、锁相环工作PLL Active状态，系统电源打开并且PLL稳定后进入这个状态，此状态下所有时钟和电源都打开。并且当所有的核处理器及DMA外设都不需要时钟时，时钟和电源管理模块控制系统进入下一个状态，时钟停止Clock Stop状态；

状态502、时钟关闭Clock Stop状态，此状态为所有的核处理器及DMA外设都不需要时钟时进入的状态。进入这个状态后，时钟和电源管理模块将输出控制信号，将总线时钟和核时钟使能关闭，例如，关闭ARM核的总线时钟使能ARMn_bclk_en、ARM核的核时钟使能ARMn_cclk_en、DSP核的总线时钟使能DSPn_bclk_en、DSP核的核时钟使能DSPn_cclk_en等；

状态503、核电源关闭Core Power Off状态，当时钟和电源管理模块关闭核时钟和总线时钟后，时钟和电源管理模块依次控制核电源关闭或进入低功耗模式；

状态504、系统时钟关闭OSC Off状态，当核时钟和核电源关闭后，时钟和电源管理模块控制系统进入此状态，这时给外部晶振供电的LDO的使能信号将被关闭，使系统进入深睡眠状态。直到定时唤醒模块的请求信号或者硬件中断信号将系统唤醒；

状态505、系统时钟打开OSC On状态，处于睡眠状态的系统被中断或定时唤醒时，首先系统打开外部晶振的电源，然后系统进入时钟稳定OSCWarm-Up状态；

步骤506、时钟稳定OSC Warm-Up状态，当外部晶振的电源被打开后需要稳定一段时间才能输出比较可靠的时钟信号，具体的时序过程可以参考图4所示，然后系统将进入Core Power Off状态，即，在没有时钟请求的情况下，系统自动进入Core Power Off状态，以保证使系统的睡眠时间最大化；

步骤507、核电源打开Core Power On状态，系统从睡眠状态中唤醒，即外部对时钟由请求时，系统则会由Core Power Off跳转到此状态，在这个状态下所有的核处理器 的核电源被打开；

步骤508、锁相环稳定PLL Warm-Up状态，当系统从睡眠状态中唤醒，并且系统之前处于Clock Stop状态，系统则会跳转到PLL Warm-Up状态，这时锁相环PLL被打开，当PLL稳定后，系统状态跳转到PLL Active状态，并打开所有的核时钟，完成系统的唤醒过程。

以上是本发明实施例提供的动态控制时钟和电源的方法，以及实现动态时钟和电源控制的装置，本发明实施例在动态控制时钟与电源时，在硬件上将每个核处理器直接和时钟和电源管理模块相连，将每个核处理器发送的信号处理为控制时钟和电源的控制信号，并且时钟和电源管理模块采用低频时钟源供电，节省了终端开销，在信号接收和处理上节省了时间，提高了控制的可靠性。因此，本发明可以提高基于多核处理器芯片在移动终端中时钟与电源控制的可靠性，节省移动终端和CPU的资源，在一定程度上增加了系统的睡眠时间，提高移动终端的待机时间。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (12)

1、一种动态时钟和电源的控制系统，其特征在于，包括：时钟和电源管理模块和至少一个核处理器：

所述至少一个核处理器中每个核处理器与所述时钟和电源管理模块相连，用于向所述时钟和电源管理模块发送信号；

所述时钟和电源管理模块，与所述每个核处理器相连，用于接收所述每个核处理器发送的信号，将所述信号处理为控制所述每个核处理器时钟和电源的控制信号，根据所述控制信号控制所述每个核处理器的时钟和电源。

2、如权利要求1所述的系统，其特征在于，所述系统还包括：

睡眠/唤醒定时器，与所述时钟和电源管理模块相连，用于向所述时钟和电源管理模块发送触发信号，控制系统电源的打开和关闭。

3、如权利要求2所述的系统，其特征在于，所述系统还包括：

低频时钟源，与所述时钟和电源管理模块，或睡眠/唤醒定时器相连，用于向所述时钟和电源管理模块，或所述睡眠/唤醒定时器提供低频时钟。

4、如权利要求1所述的系统，其特征在于，所述系统还包括：

直接存储器存储DMA外设，与所述时钟和电源管理模块相连，用于向所述时钟和电源管理模块发送DMA外设的运行状态指示信号。

5、如权利要求1所述的系统，其特征在于，所述系统还包括：

中断管理模块，与所述时钟和电源管理模块相连，用于向所述时钟和电源管理模块发送硬件中断信号。

6、一种动态时钟和电源管理装置，其特征在于，包括：

时钟和电源管理状态机，与外部待控装置相连，用于接收并处理所述外部待控装置的输入信号，并将处理后的信号发送到译码器；

译码器，用于将所述时钟和电源管理状态机发送的信号，处理为控制所述外部待控装置时钟和电源的控制信号，并将控制所述外部待控装置时钟的信号发送到门处理电路；

门处理电路，用于将接收的控制信号经与门处理，处理为控制系统时钟的控制信号。

7、一种动态时钟与电源的控制方法，适用于动态时钟和电源的硬件控制系统中，其特征在于，该方法包括以下步骤：

时钟和电源管理模块将至少一个核处理器发送的信号，处理为控制所述至少一个核处理器时钟和电源的控制信号；

所述时钟和电源管理模块根据所述控制信号控制所述至少一个核处理器的时钟和电源。

8、如权利要求7所述的方法，其特征在于，所述方法还包括：

所述时钟和电源管理模块根据睡眠/唤醒定时器发送的睡眠触发信号，控制系统电源的关闭。

9、如权利要求8所述的方法，其特征在于，所述方法还包括：

所述时钟和电源管理模块根据所述睡眠/唤醒定时器发送的唤醒触发信号，或中断管理模块发送的硬件中断信号控制系统电源的打开。

10、如权利要求8或9所述的方法，其特征在于，所述方法还包括：

采用低频时钟源为所述时钟和电源管理模块，或所述睡眠/唤醒定时器提供低频时钟。

11、如权利要求7所述的方法，其特征在于，所述方法还包括：

所述时钟和电源管理模块接收DMA外设的运行指示信号，将所述指示信号处理为控制DMA外设时钟和电源的控制信号。

12、如权利要求7所述的方法，其特征在于，所述时钟和电源管理模块根据所述控制信号控制所述至少一个核处理器的时钟和电源，包括：

所述时钟和电源管理模块根据所述控制信号控制每个核处理器的核时钟和核电源，和控制所述每个核处理器的核总线时钟和核总线电源。

Images