KR20050065394A - 모바일 장치에서의 메모리 전류 누설을 줄이기 위한 방법및 장치 - Google Patents

모바일 장치에서의 메모리 전류 누설을 줄이기 위한 방법및 장치 Download PDF

Info

Publication number
KR20050065394A
KR20050065394A KR1020040111216A KR20040111216A KR20050065394A KR 20050065394 A KR20050065394 A KR 20050065394A KR 1020040111216 A KR1020040111216 A KR 1020040111216A KR 20040111216 A KR20040111216 A KR 20040111216A KR 20050065394 A KR20050065394 A KR 20050065394A
Authority
KR
South Korea
Prior art keywords
idle mode
memory
processor
data retention
mode
Prior art date
Application number
KR1020040111216A
Other languages
English (en)
Inventor
보나비타프레데릭
귀농파스칼
레-파우처로렌트
바빈프랜코이스
Original Assignee
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from EP03293337A external-priority patent/EP1548547A1/en
Application filed by 텍사스 인스트루먼츠 인코포레이티드 filed Critical 텍사스 인스트루먼츠 인코포레이티드
Publication of KR20050065394A publication Critical patent/KR20050065394A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Power Sources (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

본 발명의 프로세싱 시스템은 프로세서가 아이들 모드에 있는지의 여부를 나타내는 아이들 모드 신호를 발생시키는 아이들 모드 노드를 갖는 프로세서(20)와 데이터 유지 모드 신호를 수신하는 데이터 유지 노드를 갖는 메모리(22)를 구비한다. 메모리는 데이터 유지 모드 신호에 응답하여 메모리를 저전력 상태에 위치시키는 회로를 구비한다. 아이들 모드 신호는 프로세서가 아이들 모드에 있는 때에 메모리가 저전력 상태에 위치하도록 데이터 유지 노드를 구동한다.

Description

모바일 장치에서의 메모리 전류 누설을 줄이기 위한 방법 및 장치{METHOD AND APPARATUS FOR REDUCING MEMORY CURRENT LEAKAGE IN A MOBILE DEVICE}
본 발명은 전자회로에 관한 것으로, 보다 구체적으로는 전자회로에서의 메모리 누설을 줄이기 위한 방법 및 장치에 관한 것이다.
과거 10년 동안, 무선전화 및 퍼스널 디지털 어시스턴스를 포함한 모바일 장치의 인기는 폭발적으로 늘어나고 있다. 모바일 장치는 비교적 소형의 배터리에 의해 동작하는 것이므로 사용자들에게 있어서 전력 소비는 매우 중요한 요소이다. 배터리를 자주 충전 또는 교체하는 것은 번거러운 일이므로 이러한 시스템에서는 배터리 수명을 최대화시키는 것이 바람직하다.
전력 절감을 위한 하나의 방법은 각종 구성요소들이 사용되고 있지 않은 기간 중에는 저전력 상태에 있도록 하는 것이다. 경우에 따라서는, 범용 프로세서 또는 DSP(디지털 신호 프로세서)와 같은 프로세싱 장치를 저전력 상태로 두거나 또는 내부 데이터를 불활성 메모리 또는 전원이 공급되는 메모리에 저장해 둔 다음 완전히 파워다운시킬 수도 있다. 그러나, 고속 RAM(랜덤 액세스 메모리)는 완전히 턴오프시킬 수 없고 그 데이터를 여전히 유지하고 있기 때문에, 전력을 절감하고 데이터를 유지시키기 위해 "데이터 유지 모드"에 위치시킬 수 있다. 데이터 유지 모드에서는 메모리 내의 데이터가 영향을 받지 않고 유지되지만 RAM의 액세스가 불가능하다. 일반적인 데이터 유지 모드에서는 전류의 누설을 줄이기 위해 메모리로의 전원 전압 Vcc이 감소된다.
DSP와 같이 많은 프로세싱 장치에 있어서는 내부 RAM을 보유하고 있다. 데이터 유지 모드를 갖는 내부 RAM 메모리의 잇점을 이용하기 위하여 DSP 아키텍처를 갱신함에 있어서, 관련 프로세싱 코어의 동작에 기초하여 메모리를 데이터 유지 모드에 두는 기간을 결정하기 위한 몇가지 시도가 있었다. 기존의 해결책은 복잡한 외부 하드웨어 또는 복잡한 소프트웨어를 통한 전력 절감의 최적화를 실현하는데 국한되어 있다. 이러한 해결책은 개발비용을 대폭 증대시킬 뿐만 아니라 최종 DSP의 디자인을 복잡하게 한다.
따라서, 데이터 유지 모드를 이용하는 메모리에서의 전류 누설을 줄이기 위한 간단한 방법 및 장치가 필요하게 된다.
본 발명에 따른 프로세싱 시스템은 프로세서가 아이들 모드에 있는지의 여부를 나타내는 아이들 모드 신호를 발생시키는 아이들 모드 노드를 갖는 프로세서(20)와 데이터 유지 모드 신호를 수신하는 데이터 유지 노드를 갖는 메모리(22)를 구비한다. 메모리는 데이터 유지 모드 신호에 응답하여 메모리를 저전력 상태에 위치시키는 회로를 구비한다. 아이들 모드 신호는 프로세서가 아이들 모드에 있는 때에 메모리가 저전력 상태에 위치하도록 데이터 유지 노드를 구동한다.
본 발명은 종래기술에 비해 현저한 잇점을 제공한다. 첫째, 프로세서의 코드 변경없이 전력 유지 모드를 지원할 수 있다. 특히 모바일폰 기술에서 소프트웨어의 튜닝은 ASIC에 게이트를 추가하는 것보다 훨씬 어려운 것이므로 레거시 소프트웨어의 지원은 매우 중요하다. 둘째, 메모리의 유지 모드에 기인하는 전력 절감이 최적화되며, 프로세서가 아이들 모드에 있을 때마다 메모리가 전력 유지 모드에 위치하게 된다.
본 발명의 제2 실시예에서는 수개의 아이들 모드 중 어떤 아이들 모드가 선택되었는지에 따라서 메모리가 데이터 유지 모드에 위치된다. 그 결과, 메모리의 웨이크업 레이턴시를 조정할 수 있게 된다.
〈실시예〉
본 발명의 이해를 도모하기 위하여 첨부된 도면을 참조한 상세한 설명을 참조하여 본 발명을 상세히 설명하기로 한다.
이하, 동일한 구성요소에 대해 동일한 참조부호로써 지칭하고 있는 도 1 내지 도 3을 참조하여 본 발명을 설명하기로 한다.
도 1a는 프로세싱 코어(10) 및 관련 내부 메모리(12)를 갖는 종래의 프로세싱 시스템의 블록도를 간략히 나타낸 것이다. 로직(14)은 메모리(12)의 데이터 유지 모드를 제어한다. 프로세싱 코어(10)는 통상의 방식으로 데이터 및 어드레스 버스(13)를 통해 메모리(12)에 연결되어 있다. 로직(14)은 프로세싱 코어(10)의 동작을 모니터한다. 장시간의 아이들 모드가 검출되면, 로직(14)은 RAM(12)의 유지 노드에 신호를 출력하여, 메모리의 컨텐츠가 유지되는 상태인 저전압 상태에 RAM(12)을 진입시킨다. 저전압 상태에서는 RAM(12)에 대한 데이터의 기입/판독이 불가능하다. 로직(12)은 소프트웨어 또는 하드웨어를 이용하여 구현될 수 있다.
도 1b는 RAM(12)으로의 유지 제어신호와 함께 활성 및 비활성 기간을 나타낸 타이밍도이다. 도시된 바와 같이, 로직(14)은 프로세싱 코어의 동작이 충분히 시간동안 멈춰있을 때까지 대기한 후 RAM(12)을 데이터 유지 상태로 위치시킨다(도시된 실시예에서는 RAM 데이터 유지 노드가 로우 상태로 내려간 때에 유지 상태에 진입함).
데이터 유지 모드에 진입하는 때를 결정하는 방법은 간단할 수도 있고 복잡할 수도 있다. 간단한 방법은 프로세싱 코어의 마지막 동작 이후 미리 결정된 시간이 지난 후에 유지 모드로 진입하는 것이다. 보다 복잡한 방법은 이전의 동작 정도에 기초하여 프로세싱 코어의 마지막 동작으로부터의 시간을 변화시키는 것이다.
어떤 경우에서든, 유지 노드를 갖는 메모리를 이용하기 위해 DSP의 프로세싱 코어(10)를 적용하는 데에는 DSP의 재프로그래밍이 필요하다. 이는 설계비용을 상당히 증대시키게 된다.
도 2a 및 도 2b에 도시된 실시예에서, DSP(18)는 추가 코드 또는 하드웨어없이 메모리(20)의 유지 노드를 동작시키고 또한 종래에 비해 에너지 절감을 개선시킨 프로세싱 코어(20)를 구비한다. 도 2a에서 알 수 있는 바와 같이, 프로세싱 코어(20)는 통상의 방식으로 데이터 및 어드레스 버스(24)를 이용하여 RAM(22)에 연결되어 있다. 프로세싱 코어(20)의 아이들 모드 노드는 메모리(22)의 데이터 유지 모드 노드에 직접 연결되어 있다.
따라서, 도 2b에 도시된 바와 같이, 아이들 모드 노드()의 활성-로우 신호가 로우 상태로 내려갈 때마다 RAM의 데이터 유지 노드는 로우 상태로 내려간다. 주어진 설계에서 필요하다면 프로세싱 코어 아이들 모드 노드와 데이터 유지 모드 노드 사이에 인버터를 배치하여, 프로세싱 코어(20)가 아이들 모드에 있는 경우 RAM(22)이 데이터 유지 모드에 위치하도록 할 수도 있다.
TEXAS INSTRUMENTS 사의 TMS320C54x 패밀리 DSP 프로세서에서는, 실행할 작업이 없는 경우에 작업 스케줄러가 아이들 모드를 인에이블한다. 작업 스케줄러는 C54x의 수개의 "아이들 모드" 명령 중 하나를 실행한다. IDLE1, IDLE2, IDLE3 명령에 의해 활성화되는 3개의 아이들 모드가 존재한다. 이들 모드에서 TMS320C54x 장치는 휴면(dormant) 상태에 들어가며 통상의 동작에 비해 훨씬 적은 전력을 소비한다. IDLE1 명령은 프로세싱 코어(20)를 셧다운하는데 사용된다(즉, 프로세싱 코어의 클록 사이클을 정지시킴). IDLE2 명령은 프로세싱 코어(20) 및 온칩 주변회로(미도시됨)를 셧다운하는데 사용된다. IDLE3 명령은 DSP(18)를 완전히 셧다운하는데 사용된다. 이 명령은 프로세싱 코어(20) 및 주변회로 뿐만 아니라 PLL 회로도 정지시킨다.
각 아이들 모드 명령은 2비트 아이들 모드 코드가 프로세싱 코어의 2개 노드에 위치하도록 발생된다. 예시를 위해 IDLE1 명령에 대한 코드는 "01"이며, IDLE2 명령에 대한 코드는 "10"이며, IDLE3 명령에 대한 코드는 "11"이다. 도 2c에 도시된 디코더(28)의 실시예에서 임의의 또는 모든 아이들 모드 명령은 활성 아이들 모드 신호를 야기할 수 있다. 2비트 아이들 모드 코드는 "0" 또는 "1" 중 어느 하나가 RAM 데이터 유지핀에 전달되도록 선택한다.
작업 스케줄러는 도 2c의 "프로세싱 로드" 신호로 나타난 바와 같이 기대되는 작업 및 최대 허용 웨이크업 시간에 기초하여 올바른 아이들 모드 명령을 선택한다. 프로세싱 로드 신호는 어떤 아이들 모드가 를 로우 상태(액티브)로 떨어뜨리고 메모리(22)를 데이터 유지 모드에 위치시킬 것인지를 결정한다. 예를 들어, 프로세싱 로드 신호가 "11"이면 3개의 아이들 모드 중 어느 하나는 를 "0"로 세트되도록 할 것이다. 프로세싱 로드 신호가 "10"이면 단지 IDLE2 및 IDLE3 명령만이 를 "0"로 세트할 것이다. 프로세싱 로드 신호가 "01"이면 단지 IDLE3 명령만이 를 제로(0)로 세트할 것이다.
RAM의 웨이크업은 RAM 액세스에 다소 지연을 유발하므로 디코딩 로직(28)을 프로세싱 로드에 기초하여 데이터 유지 모드를 최적화시키도록 구성할 수 있다. 이는 모바일폰 애플리케이션에서 예를 들어 음성 통신 처리가 수행되는 동안에는 가장 빠른 웨이크업 모드(프로세싱 모드가 "01"임)로 설정하고, 모바일폰이 페이징 모드에 있는 동안에는 최대 전력 절감 모드(프로세싱 모드가 "11"임)로 설정하는데 이용될 수 있다.
이와 같은 본 발명의 태양은 수개의 아이들 모드 중 어느 것이 선택되었는지에 따라서 메모리를 데이터 유지 모드에 둘 수 있게 되는 잇점을 제공한다. 모든 아이들 모드가 선택된 때에는 최대 전력 절감을 실현할 수 있는 한편, 가장 깊은 아이들 모드가 선택된 때에만 RAM을 데이터 유지 모드에 둠으로써 보다 고속 응답을 실현할 수 있다.
작업 스케줄러가 프로레싱 코어를 아이들 모드로부터 웨이크업시킬 때마다 메모리는 통상의 동작으로 복귀한다.
도 1b 및 도 2b를 비교해 보면, 도 2a의 실시예에서는 RAM(10)이 유지 모드에 있는 시간을 대폭 증가시키고 있음을 알 수 있다. 또한, 기존의 소프트웨어에 대한 변경없이 유지 모드를 지원할 수 있게 된다.
특히 소규모의 회로에서는 아이들 모드에서의 시간 증가는 메모리(22)에서의 전력 누설을 대폭 줄인다. GSM DRX5 폰과 같이 모바일폰 애플리케이션에서는 DSP의 불활성율(inactivity)이 99.9%에 달한다. 폰이 스탠바이 상태에 있는 동안 네트워크 정보를 주기적으로 처리하는 프로세싱만 수행하는 경우가 종종 있다. 스탠바이 모드에 있는 GSM 폰의 경우 DSP는 네트워크로부터 개시될 호출이 존재하는지를 판정하기 위하여 5밀리초마다 웨이크 상태로 된다. 호출이 존재한다면 폰은 웨이크 상태로 된다(사용자가 키패드 또는 다른 인터페이스를 사용하고 있는 때에도 폰이 웨이크 상태로 된다). 그러나 호출이 존재하지 않는다면 DSP는 5밀리초 사이클의 작은 부분을 차지하는 프로세싱이 완료된 후 슬립 상태로 복귀한다. 이러한 애플리케이션에서 본 발명은 DSP에 의해 RAM이 데이터 유지 모드에 진입하도록 함으로써 메모리 누설을 대폭 절감시킨다.
도 2에 도시된 실시예는 프로세싱 코어(20)가 불활성 상태에 있는 대부분의 기간 동안 RAM(22)이 데이터 유지 모드에 있도록 한다. 따라서 모바일폰의 배터리 수명이 대폭 연장된다.
도 3은 본 발명을 이용한 모바일폰의 블록도를 나타낸 것이다. 입력/출력 장치(32)(예컨대 키패드, 마이크로폰 및 스피커 등)는 아날로그 기저대역 회로(34)에 연결되어 있다. 아날로그 기저대역 회로는 아이들 모드 출력 신호 노드(IM)를 갖는 프로세싱 코어(20) 또는 기타 프로세서와 데이터 유지 입력 신호 노드(DR)를 갖는 RAM(22)을 구비한다. 프로세싱 코어(20)의 아이들 모드 출력 신호 노드는 RAM(22)의 데이터 유지 입력 신호 노드에 연결되며 이들 2개의 장치는 데이터 및 어드레스 버스(24)에 의해 연결된다. 아날로그 기저대역 회로(34)는 오디오 코덱과 같은 기타의 하드웨어를 구비할 수도 있다. 아날로그 기저대역 회로는 무선 주파수(RF) 회로(36)에 연결되어 있다. 입력/출력 장치(32), 아날로그 기저대역 회로(34) 및 RF 회로(36)는 전력 관리 회로(38)에 의해 구동된다.
아날로그 기저대역 회로(34)의 RAM(22)은 동작시에 아이들 모드 출력 신호 노드가 액티브 상태에 있을 때마다 데이터 유지 모드에 위치된다. 따라서, 프로세싱 코어(20)의 코드 변경없이 장치의 전력 소비가 대폭 절감될 수 있다.
이상 본 발명을 DSP와 관련하여 설명하였지만 다른 타입의 프로세서에 대해서도 본 발명을 이용할 수 있다. 또한, RAM은 다이내믹 랜덤 액세스 메모리 및 정적 랜덤 액세스 메모리를 포함한 임의의 타입의 메모리일 수 있다.
이상 본 발명을 실시예를 중심으로 기술하였지만, 본 기술분야의 숙련자라면 이들 실시예들에 대한 대체 실시예 및 변형 실시예도 가능함을 인식할 것이다. 따라서, 본 발명은 특허청구범위에 포함되는 임의의 대체 실시예 또는 변형 실시예를 포함하는 것으로 이해되어야 한다.
전술한 바와 같이 본 발명에 따른 모바일 장치에서의 메모리 전류 누설을 줄이기 위한 방법 및 장치에 따르면, 프로세서의 코드 변경없이 전력 유지 모드를 지원할 수 있으며, 메모리의 유지 모드에 기인하는 전력 절감이 최적화되며, 메모리의 웨이크업 레이턴시를 조정할 수 있게 되는 효과가 있다.
도 1a는 데이터 유지 모드를 갖는 RAM을 통해 전력 소비를 절감하는 메모리와 프로세서를 이용하는 종래의 프로세싱 시스템의 블록도.
도 1b는 도 1a에 도시된 종래의 회로에서 데이터 유지 모드의 개시를 나타내는 타이밍도.
도 2a는 전력 절감이 강화된 메모리와 프로세서를 이용하는 프로세싱 시스템의 블록도.
도 2b는 도 2a에 도시된 종래의 회로에서 데이터 유지 모드의 개시를 나타내는 타이밍도.
도 2c는 멀티플 비트 아이들 모드 코드의 디코더를 나타낸 도면.
도 3은 도 2a에 도시된 프로세싱 시스템을 이용하는 모바일폰의 블록도.
〈도면의 주요 부분에 대한 부호의 설명〉
18: DSP(디지털 신호 프로세서)
20: 프로세싱 코어
22: RAM
24: 데이터 및 어드레스 버스

Claims (10)

  1. 아이들 모드에 있는지의 여부를 나타내는 아이들 모드 신호를 발생시키는 아이들 모드 노드를 갖는 프로세서; 및
    데이터 유지 모드 신호를 수신하는 데이터 유지 노드를 갖는 메모리 - 상기 메모리는 상기 데이터 유지 모드 신호에 응답하여 상기 메모리를 저전력 상태에 위치시키는 회로를 더 구비함 -;
    를 포함하며,
    상기 아이들 모드 신호가 상기 데이터 유지 노드를 구동하는 프로세싱 시스템.
  2. 제1항에 있어서,
    상기 프로세서는 복수의 아이들 모드 상태를 가지며 상기 아이들 모드 신호는 어떤 아이들 모드 상태가 액티브인지를 나타내는 프로세싱 시스템.
  3. 제2항에 있어서,
    상기 프로세서는 선택된 아이들 모드 상태에 응답하여 상기 메모리를 저전력 상태로 구동하는 디코딩 로직을 구비하는 프로세싱 시스템.
  4. 제1항에 있어서,
    상기 프로세서는 디지털 신호 프로세서의 프로세싱 코어이며 상기 메모리는 상기 디지털 신호 프로세서의 내부 메모리인 프로세싱 시스템.
  5. 아이들 모드에 있는지의 여부를 나타내는 아이들 모드 신호를 발생시키는 아이들 모드 노드를 갖는 프로세서; 및
    데이터 유지 모드 신호를 수신하는 데이터 유지 노드를 갖는 메모리 - 상기 메모리는 상기 데이터 유지 모드 신호에 응답하여 상기 메모리를 저전력 상태에 위치시키는 회로를 더 구비함 -;
    를 포함하며,
    상기 아이들 모드 신호는, 상기 프로세서가 아이들 모드에 있는 때에 상기 메모리가 저전력 상태에 위치하도록 상기 데이터 유지 노드를 구동하는 모바일 통신 장치.
  6. 제5항에 있어서,
    상기 프로세서는 복수의 아이들 모드 상태를 가지며 상기 아이들 모드 신호는 어떤 아이들 모드 상태가 액티브인지를 나타내는 모바일 통신 장치.
  7. 제6항에 있어서,
    상기 프로세서는 선택된 아이들 모드 상태에 응답하여 상기 메모리를 저전력 상태로 구동하는 디코딩 로직을 구비하는 모바일 통신 장치.
  8. 메모리에서 데이터 유지 모드를 제어하는 방법으로서,
    프로세서가 아이들 모드에 있는지의 여부를 나타내는 아이들 모드 신호를 프로세서에 발생시키는 단계; 및
    상기 아이들 모드 신호에 의해 상기 메모리 내의 데이터 유지 모드 노드를 구동하는 단계
    를 포함하는 데이터 유지 모드 제어 방법.
  9. 제8항에 있어서,
    상기 프로세서는 복수의 아이들 모드 상태를 가지며,
    상기 발생 단계는 어떤 아이들 모드 상태가 액티브인지를 나타내는 단계를 포함하는 데이터 유지 모드 제어 방법.
  10. 제9항에 있어서,
    상기 구동 단계는 선택된 아이들 모드 상태에 응답하여 상기 메모리를 저전력 상태로 구동하는 단계를 포함하는 데이터 유지 모드 제어 방법.
KR1020040111216A 2003-12-24 2004-12-23 모바일 장치에서의 메모리 전류 누설을 줄이기 위한 방법및 장치 KR20050065394A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
EP03293337.6 2003-12-24
EP03293337A EP1548547A1 (en) 2003-12-24 2003-12-24 Method and apparatus for reducing memory current leakage in a mobile device
US10/849,709 2004-05-19
US10/849,709 US7930572B2 (en) 2003-12-24 2004-05-19 Method and apparatus for reducing memory current leakage a mobile device

Publications (1)

Publication Number Publication Date
KR20050065394A true KR20050065394A (ko) 2005-06-29

Family

ID=34828564

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040111216A KR20050065394A (ko) 2003-12-24 2004-12-23 모바일 장치에서의 메모리 전류 누설을 줄이기 위한 방법및 장치

Country Status (5)

Country Link
US (1) US7930572B2 (ko)
JP (1) JP5063859B2 (ko)
KR (1) KR20050065394A (ko)
CN (1) CN1638512A (ko)
TW (1) TWI395099B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101158204B1 (ko) * 2008-12-31 2012-06-19 인텔 코오퍼레이션 전력 관리를 위한 유휴 기간 리포팅

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7669069B2 (en) * 2006-06-28 2010-02-23 Intel Corporation Control of link supply power based on link port mode
US20080184047A1 (en) * 2007-01-25 2008-07-31 Goeltzenleuchter Courtney D System and method for implementing a quiet operating mode in a computing system
US20090164818A1 (en) * 2007-12-19 2009-06-25 Kwa Seh W Activity window notification protocol
JP4960899B2 (ja) * 2008-02-01 2012-06-27 株式会社リコー 画像処理装置、シリアルバス制御方法、シリアルバス制御プログラム、及び記録媒体
CN101459905A (zh) * 2008-06-27 2009-06-17 中兴通讯股份有限公司 Isr去激活方法及isr去激活指示装置
US8589854B2 (en) * 2010-07-13 2013-11-19 Algotochip Corp. Application driven power gating
JP2013254512A (ja) * 2013-08-05 2013-12-19 Toshiba Corp 情報処理装置
CN103677213B (zh) * 2013-12-27 2017-05-24 龙芯中科技术有限公司 电源门控方法及装置
US20150355942A1 (en) * 2014-06-04 2015-12-10 Texas Instruments Incorporated Energy-efficient real-time task scheduler
TWI653527B (zh) * 2014-12-27 2019-03-11 美商英特爾公司 當計算元件運作時致能系統低電力狀態之技術

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5262998A (en) * 1991-08-14 1993-11-16 Micron Technology, Inc. Dynamic random access memory with operational sleep mode
TW347501B (en) * 1996-10-29 1998-12-11 Hitachi Ltd Memory and microcomputer
EP0855718A1 (en) * 1997-01-28 1998-07-29 Hewlett-Packard Company Memory low power mode control
JPH11282746A (ja) * 1998-03-03 1999-10-15 Internatl Business Mach Corp <Ibm> Ｄｒａｍアクセス方法およびｄｒａｍコントロ−ラ
JP2000132289A (ja) * 1998-08-21 2000-05-12 Matsushita Electric Ind Co Ltd バスを含むバスシステム、及び、非アクセス期間におけるバスの電位レベルの安定化に寄与するマスタ―装置
US6272642B2 (en) * 1998-12-03 2001-08-07 Intel Corporation Managing a system's performance state
US6886105B2 (en) * 2000-02-14 2005-04-26 Intel Corporation Method and apparatus for resuming memory operations from a low latency wake-up low power state
TWI282918B (en) * 2000-11-13 2007-06-21 Intel Corp Method, device, and system for placing a processor in an idle state
JP2002216471A (ja) * 2001-01-17 2002-08-02 Mitsubishi Electric Corp 半導体記憶装置
TW588235B (en) * 2001-04-02 2004-05-21 Via Tech Inc Motherboard with less power consumption
WO2003036722A1 (fr) * 2001-10-26 2003-05-01 Fujitsu Limited Circuit integre a semi-conducteur, dispositif electronique dans lequel ce circuit integre est incorpore et procede d'economie d'energie
US20030163745A1 (en) * 2002-02-27 2003-08-28 Kardach James P. Method to reduce power in a computer system with bus master devices
US6944435B2 (en) * 2002-06-03 2005-09-13 Broadcom, Corp. Unconditionally stable on-chip filter and applications thereof
TWI224728B (en) * 2002-10-03 2004-12-01 Via Tech Inc Method and related apparatus for maintaining stored data of a dynamic random access memory
US7093036B2 (en) * 2003-12-11 2006-08-15 International Business Machines Corporation Processor state aware interrupts from peripherals

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101158204B1 (ko) * 2008-12-31 2012-06-19 인텔 코오퍼레이션 전력 관리를 위한 유휴 기간 리포팅

Also Published As

Publication number Publication date
TWI395099B (zh) 2013-05-01
CN1638512A (zh) 2005-07-13
US7930572B2 (en) 2011-04-19
JP2005202948A (ja) 2005-07-28
US20050144494A1 (en) 2005-06-30
TW200540606A (en) 2005-12-16
JP5063859B2 (ja) 2012-10-31

Similar Documents

Publication Publication Date Title
US7529958B2 (en) Programmable power transition counter
US8924755B2 (en) Connected standby sleep state
KR100958044B1 (ko) Ｃｐｕ 파워 다운 방법 및 그 장치
US8423092B2 (en) Power management in a mobile device
US9081575B2 (en) Method and apparatus for a zero voltage processor sleep state
CN112131175B (zh) 一种SoC芯片、功耗控制方法及可读存储介质
US20080098245A1 (en) Power management system and method
US20130015904A1 (en) Power gating control module, integrated circuit device, signal processing system, electronic device, and method therefor
US20070223300A1 (en) Portable electronic apparatus with a power saving function and method
JP2004192350A (ja) コンピュータ装置、電力管理方法、およびプログラム
KR20050065394A (ko) 모바일 장치에서의 메모리 전류 누설을 줄이기 위한 방법및 장치
US7496774B2 (en) Method and system for generating clocks for standby mode operation in a mobile communication device
JPH10341199A (ja) 無線携帯端末
KR100498487B1 (ko) 고속제어회로 및 저속·저전력 제어회로를 구비하는프로세서
US20060200684A1 (en) Power mode change voltage control in computerized system
EP1548547A1 (en) Method and apparatus for reducing memory current leakage in a mobile device
CN117812682A (zh) 降低蓝牙芯片功耗的方法、低功耗蓝牙芯片
JP2000235432A (ja) 計算機システムと計算機のスタンバイ状態切替方法
CN114415821A (zh) 一种控制方法、装置及电子设备
KR20040062288A (ko) 휴대용 컴퓨터시스템 및 휴대용 컴퓨터시스템을ｓ３모드로부터 ｓ０모드로 웨이크－업 하는 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid