JP2000132289A

JP2000132289A - バスを含むバスシステム、及び、非アクセス期間におけるバスの電位レベルの安定化に寄与するマスタ―装置

Info

Publication number: JP2000132289A
Application number: JP11234645A
Authority: JP
Inventors: Ryo Kawamura; 領河村; Tomohiko Kitamura; 朋彦北村; Tsutomu Kanbe; 勉関部
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1998-08-21
Filing date: 1999-08-20
Publication date: 2000-05-12

Abstract

(57)【要約】【課題】アクセス期間における電力消費の増加を併発
させることなく、非アクセス期間におけるバスの電位レ
ベルを安定化することができるマスター装置及びバスシ
ステムを提供する。【解決手段】双方向バスを含むシステムにおいて、マ
スター装置は、アクセス期間であるか、非アクセス期間
であるかを管理している。アクセス期間において、双方
向バスを所定の駆動電流でドライブすることにより、双
方向バスに接続されているデバイスとの間でデータの入
出力を行うと共に、アクセス期間から非アクセス期間へ
と切り換わると、双方向バスの電位レベルを安定化させ
るよう、双方向バスに対するバスドライブを行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、バスを含むバスシ
ステム、及び、バスシステムにおいて用いられるマスタ
ー装置に関する

【０００２】

【従来の技術】情報機器や家電製品に内蔵されるマイコ
ンシステムは、バスシステムで構成されることが多い。
バスシステムは片方向バス或は双方向バスを有してお
り、それらのバスに、マスター装置及びスレーブの何れ
かが接続される。マスター装置とは、スレーブにバスを
介したアクセスを許可するか否かを決定する装置であ
り、CPU及びDMACがこれに当たる。一方、スレーブ（デ
バイス）とは、マスター装置からの許否信号に応じて、
アクセスされる装置であり、メモリ、入出力制御装置等
がこれに当たる。

【０００３】このシステムでは、バスを構成する導体が
回路基板上において多くの面積を占めることになる。こ
のようなバスを構成する導体は、装置内外からのノイズ
にさらされているので、バスは比較的大きな駆動電流で
ドライブされねばならない。そのため、バスに接続され
ていたマスター装置やデバイスは、比較的大きな駆動電
流を用いたバスドライブを行っている。

【０００４】このような比較的大きな駆動電流を用いた
バスドライブにより、アクセス期間におけるバスの電位
レベルは安定化されるが、何れのデバイス又は何れのマ
スタに対しても、バスを介したアクセスを許可していな
い期間（非アクセス期間）において、バスの電位レベル
が不定になることは避け得ない。非アクセス期間におい
て電位レベルが不定になれば、バスに接続されているプ
ロセッサやデバイスが、異常動作を起こしたり、破壊さ
れる恐れがある。このように非アクセス期間においてバ
スの電位レベルが不定になる様子を図１９を参照しなが
ら説明する。図１９は、非アクセス期間においてバスの
電位レベルが不定化することを示すタイミングチャート
である。

【０００５】第１段目は、アクセスを許可するため、マ
スター装置から出力されるアクセス許可信号であり、こ
れがハイレベルに設定されている期間は、アクセス期間
を意味する。本図の第２段目は、バスの電位レベルを示
すものであるが、アクセス期間１３２ではロウレベル、
アクセス期間１３４ではハイレベルになっていることが
わかる。これら以外の非アクセス期間１３１−非アクセ
ス期間１３３−非アクセス期間１３５において、バス上
の電位レベルは、ハイレベル及びロウレベルの何れにも
属さない不定レベルになっていることがわかる。

【０００６】このような、非アクセス期間における電位
レベルの不定化を避けるため、上記のようなバスシステ
ムでは、以下に示す方法で、バスの電位レベルを安定化
させていた。ここでのバス安定化方法とは、図２０に示
すようにバスにプルアップ抵抗R1を設けるというもので
ある。図２０は、中央処理装置と、３つのデバイスとが
双方向バス及び片方向バスに接続されたシステムにおい
て、非アクセス期間におけるバスの電位レベルの安定化
を図ったものである。このシステムにおいて、片方向バ
スはアドレスの伝送に用いられ、双方向バスはデータの
伝送に用いられるが、これらのバスのうち、双方向バス
には、プルアップ抵抗が設けられている。図２１は、こ
れらの双方向バスにプルアップ抵抗R1を設けた場合に、
バスにおける電位レベルがどう変化したかを示す図であ
る。本図の第１段目は、図１９と同様のアクセス許可信
号を示しているが、第２段目は、プルアップ抵抗R1を設
けた場合にバス上に現れる電位レベルを示す。図１９の
第２段目では、非アクセス期間の非アクセス期間１３
１、非アクセス期間１３３及び非アクセス期間１３５の
電位レベルは、不定レベルであったが、バスにプルアッ
プ抵抗が接続されているため、図２１では、非アクセス
期間１３１、非アクセス期間１３３及び非アクセス期間
１３５において、バス上の電位レベルがハイレベルにな
っているおり、非アクセス期間であっても、バスの電位
レベルが安定していることがわかる。

【０００７】

【発明が解決しようとする課題】ところで、上記従来技
術では、非アクセス期間における電位レベルの安定化が
実現されている反面、プルアップ抵抗がバスに接続され
ているため、アクセス期間においてバスの電位レベルが
ロウレベルになった場合に電源からグランドへと電流が
流れてしまい、アクセス期間における電力消費が併発す
るという問題点がある。尚、プルアップ抵抗の他に、双
方向バスとグランドとの間にプルダウン抵抗を接続し
て、非アクセス期間におけるバスの電位レベルを0Ｖに
維持するというプルダウン抵抗が設けられることもある
が、このプルダウン抵抗では、アクセス期間において、
バスの電位レベルがハイレベルになる場合に、このプル
ダウン抵抗に電流が流れるので、プルアップ抵抗と同
様、電力消費の併発は避け得ない。

【０００８】本発明の目的は、アクセス期間における電
力消費の増加を併発させることなく、非アクセス期間に
おけるバスの電位レベルを安定化することができるマス
ター装置及びバスシステムを提供することである。

【０００９】

【課題を解決するための手段】上記目的は、バスに接続
されている少なくとも1つ以上のデバイスに書き込むべ
きデータを保持する第１保持部と、バスの電位レベルを
安定化させておくためのデータを保持する第２保持部
と、バスに接続されている何れかのデバイスからの又は
何れのデバイスへのアクセスを許可しているアクセス状
態であるか、何れかのデバイスからの又は何れのデバイ
スへのアクセスを許可していない非アクセス状態である
かを管理している第１管理部と、システムがアクセス状
態であり、第１保持部が保持しているデータをデバイス
に書き込むべき場合、第１保持部が保持しているデータ
を出力し、システムが非アクセス状態である場合、第２
保持部が保持しているデータを出力する選択出力部と、
システムがアクセス状態であり、第１保持部が保持して
いるデータをデバイスに書き込むべき場合、及び、シス
テムが非アクセス状態である場合、選択出力部により出
力されたデータをバスに伝送させるよう、バスを所定の
駆動電流でドライブするドライブ部とを備えることを特
徴としているマスター装置により達成される。

【００１０】

【発明の実施の形態】以降、本発明に係るマスター装置
をセットトップボックスに組み込んで実施する場合の実
施形態について、図面を参照しながら説明する。図１
は、セットトップボックスの内部構成を示す図である。
セットトップボックスとは、衛星放送、地上波、有線の
何れかから伝送されてくる放送波を受信して、これに含
まれているトランスポートストリームの多重分離を行
い、更にこれを復号して映像信号、音声信号等を出力す
る装置であり、テレビジョン受像機やパーソナルコンピ
ュータ等と組み合わせて一般家庭内で用いられる。

【００１１】本図に示すように、セットトップボックス
は衛星放送アンテナ１が受信した放送波を復調して、MP
EG2規格に規定されたトランスポートストリームを得る
復調部２と、得られたトランスポートストリームを多重
分離して、MPEG2規格に規定されたビデオストリーム、
オーディオストリーム等を得るトランスポートデコーダ
３と、多重分離されたビデオストリーム−オーディオス
トリームを復号するAVデコーダ４と、フロントパネル部
９と、リモコン受信部１０と、モデム１１と、メモリ装
置１２と、ASIC１３と、DSP１４と、中央処理装置１０
０とを備えている。この中央処理装置は、高速処理が可
能なマスター装置であるので、本バスシステムにおける
マスタとしての機能は、この中央処理装置１００に集約
されている。そのため、本システムにおけるマスター装
置は、この中央処理装置１００唯一つである。

【００１２】図１において、枠W1で囲まれた部位は、図
２に示されているようなバスシステムで構成されてい
る。このバスシステムは、中央処理装置１００をマスタ
ー装置とし、メモリ装置１２−ASIC１３−DSP１４をデ
バイスとするものであり、以下、これらのマスター装置
−デバイスについて説明する。デバイス１２は、Static
-RAM(SRAM)等のメモリ装置であり、放送受信中にテレビ
モニタに表示されるデータや、リモコン操作に応じて表
示されるデータ等を記憶している。

【００１３】デバイス１３は、Application Specific I
ntegrated Circuit(ASIC)であり、セットトップボック
スのフロントパネル部９に設けられたボタン類の押下を
受け付けたり、或は、フロントパネル部９に時刻表示や
チャネル表示を行う。また、リモコン受信部１０が行う
べきリモコン信号受信処理を制御する。デバイス１４
は、Degital Signal Processer(DSP)であり、モデム１
１を介して通信回線と接続されており、課金情報等の送
受信を行う。

【００１４】中央処理装置１００は、図２に示すバスシ
ステムの制御を統括する装置であり、図３の内部構成を
有している。図２からも理解できるように、中央処理装
置１００は、各デバイスに対してチップセレクト信号(X
CS信号)、リードイネーブル信号(XRE信号)、ライトイネ
ーブル信号(XWE信号)を出力して、データDAT、アドレス
ADRの入出力を行う。尚、デバイスがROM、RAM等のメモ
リである場合、デバイスは複数のチップで構成され、マ
スター装置はそれぞれのチップに対してXCS信号を出力
せねばならないことがあるが、本実施形態では、このよ
うなメモリであっても、出力すべきXCS信号が1つである
ものとする。

【００１５】続いて、中央処理装置１００の内部構成に
ついて説明する。図３は、中央処理装置１００の内部を
示す図である。図１、図２においてバスシステムには、
メモリ装置１２、DSP１４、ASIC１３からなる3つのデバ
イスが記述されていたが、これでは説明が複雑になるの
で、図３では、デバイスを1つのみ図示しており、片方
向バス、双方向バス、接続線も単純化している。

【００１６】図３において一点鎖線の枠W2は、中央処理
装置１００のチップ内にパッケージングされるものを囲
んでいる。ここで中央処理装置１００のパッケージ内部
と外部との違いを以下に示しておく。中央処理装置１０
０のパッケージ外部における動作電圧は0〜3.3Vである
のに対して、中央処理装置１００のパッケージ内部にお
ける動作電圧は0〜2.5Vである。中央処理装置１００の
パッケージ外部では、配線基板からのノイズの影響を受
けるので、比較的大きな駆動電流でドライブされねばな
らないのに対して、中央処理装置１００のパッケージ内
部に実装されている回路は、ノイズの影響を受けない。
そのためハイインピーダンスな回路素子にて構成されて
おり、微小な駆動電流にてドライブされる。このように
小電圧、微小電流にて動作が行われる中央処理装置１０
０の内部にどのような構成要素が実装されているかを順
次説明してゆく。図３に示すように、中央処理装置１０
０は、アクセス制御部１５（プログラムコード格納部１
６、プロセッサコア部１７、デバイスインターフェイス
部２２）、アクセスデータ保持部２６、入出力制御部２
７、出力データ選択部２８、ダミーデータ保持部２９、
多重分離部３０（ドライブ回路３１、ドライブ回路３
２）からなるアクセス制御部１５は、XCS信号、XWE信
号、XRE信号の出力を行うことにより、デバイス１２〜
１４に対するアクセスを行う。アクセス制御部１５によ
りアクセスされる期間（アクセス期間）は、デバイス毎
に異なる期間となる。これはXCS信号、XWE信号、XRE信
号、アドレスの入出力タイミングが、デバイス毎にそれ
ぞれ異なるためであるが、同じデバイスをアクセスし続
ける限り、アクセス期間の長さは、同じになる。図６
は、リクエスト信号(REQ信号)、リード／ライト指示信
号(R/W信号)、セレクト信号(SEL信号)、アウトプットイ
ネーブル信号(XOE信号)、チップセレクト信号(XCS信
号)、リードイネーブル信号(XRE信号)、ライトイネーブ
ル信号(XWE信号)、アドレスADR、データDAT等の入出力
タイミングを示す図であり、以降、中央処理装置１００
の構成要素の説明は、このタイミングチャートを引用す
る。REQ信号はハイレベルがアクティブ状態であり、XOE
信号はロウレベルがアクティブ状態、XCS信号はロウレ
ベルがアクティブ状態、XRE信号はロウレベルがアクテ
ィブ状態、XWE信号はロウレベルがアクティブ状態であ
る。\uR/W信号は、ハイレベルでデバイスからのデータ
読み出しを示し、ロウレベルでデバイスへのデータ書き
込みを示す。SEL信号は、ハイレベルでダミーデータ保
持部２９の保持内容を出力する旨を示し、ロウレベルで
アクセスデータ保持部２６の保持内容を出力する旨を示
す。

【００１７】プログラムコード格納部１６は、セットト
ップボックスにおけるユーザインターフェイスに関する
プログラムコードを格納したメモリである。プロセッサ
コア部１７は、図４に示す通り、プログラムコード格納
部１６に格納された命令をフェッチする命令フェッチ部
１８、フェッチされた命令を解読する命令解読器１９、
解読器１９の解読結果に従って、汎用レジスタ２０に格
納された値を用いた演算を行う算術演算器２１を有す
る。図６のタイミングチャートにおいて、REQ信号、R/W
信号は第１段目、第２段目に図示されており、デバイス
から読み出したデータ、デバイスに書き込むべきデータ
は第１０段目にDATとして示されている。これらの命令
解読・実行の過程において、デバイスからのデータ読み
出しが必要となった場合、プロセッサコア部１７は、ア
クセスを要求する旨のREQ信号を矢印y1で指示されてい
るようにハイレベルに立ち上げる。また、矢印y2で指示
されているようにR/W信号をハイレベルに立ち上げて、
矢印y3で指示されているように、読出先アドレス(READ
ADDRESS)を出力する。読出先アドレスが出力されて、デ
バイスから読み出されたデータが多重分離部３０を介し
てアクセスデータ保持部２６に出力されれば、プロセッ
サコア部１７はこのデータ(図中のREAD DATA)を矢印y4
で指示されているように、プロセッサコア部１７の内部
に取り込む。

【００１８】一方、デバイスへのデータ書き込みが必要
となった場合、データ読み出しの場合と同様、アクセス
を要求する旨のREQ信号を矢印y5で指示されているよう
に、ハイレベルに立ち上げる。ここでのアクセスは、デ
バイスへの書き込みなので、R/W信号はロウレベルに維
持しておく。その後、矢印y51で指示されているよう
に、書込先アドレス(WRITE ADDRESS)、デバイスに書き
込むべきデータ(図中のWRITE DATA)を出力する。

【００１９】デバイスインターフェイス部２２は、図５
に示すように構成されており、プロセッサコア部１７か
ら出力されたREQ信号及びR/W信号に基づいて、デバイス
に対する制御を行うデバイス制御部２３と、プロセッサ
コア部１７が出力したアドレスを保持するアドレス保持
部２４と、アドレス保持部２４が保持しているアドレス
を片方向バスに伝送されるよう、所定の駆動電流にて片
方向バスをドライブするドライブ回路２５とを備える。

【００２０】このうちデバイス制御部２３は、プロセッ
サコア部１７が発したREQ信号、R/W信号及びアドレスの
内容に従って、XCS信号、XWE信号及びXRE信号の出力制
御を行う。図６のタイミングチャートにおいて、XCS信
号は、第６段目に示され、XRE信号は第７段目、XWE信号
は第８段目に示されている。以下、これらの信号の出力
制御について具体的に説明する。これらXCS信号、XWE信
号及びXRE信号は通常ハイレベルに設定されているが、
プロセッサコア部１７からアドレスが出力され、矢印y1
に示すようにREQ信号がハイレベルに立ち上げられる
と、デバイス制御部２３は出力されたアドレスに基づい
てアクセス先となるデバイスを求めて、該当するデバイ
スに対するXCS信号を、矢印y6に示すようにロウレベル
に立ち下げる。このように、XCS信号をロウレベルに設
定すれば、それと同時に自身に内蔵されているタイマに
て、矢印y7に示すようにカウント処理を開始して、所定
期間をカウントする（第６のタイミングチャートにおい
て、このタイマがカウントするカウント値は、第３段目
において"1","2","3","4"・・・"n"のように示されてい
る。）。この所定期間は、固定長のアクセス期間を意味
するものであり、このタイマが所定期間をカウントして
いる場合、デバイス制御部２３は、矢印y8に示すように
XCS信号を継続してロウレベルに設定し続ける。カウン
トが継続して行われ、XCS信号の出力タイミングから所
定の期間を経過すれば、矢印y9に示すようにXCS信号を
ハイレベルに立ち上げる。XCS信号と共にロウレベルに
設定されたXRE信号は、XCS信号同様、矢印y6から矢印y9
に示す期間において、ロウレベルに設定される。

【００２１】矢印y5に示すようにREQ信号がハイレベル
に立ち上げられたが、R/W信号がロウレベルのままであ
り、デバイスに対する書き込みが指示されている場合、
矢印y6の場合と同様、矢印y10に示すようにXCS信号をロ
ウレベルに立ち下げ、矢印y7の場合と同様、矢印y11に
示すようにタイマのカウントを開始する。そして、デバ
イスに対してデータ書き込みを指示するXWE信号を矢印y
12に示すようにロウレベルに立ち下げ、XCS信号の場合
と同様、アクセス期間が終了すれば、このXWE信号をハ
イレベルに立ち上げる。尚、本実施形態ではデバイス制
御部２３はアクセス期間をタイマにてカウントしたが、
アクセス制御部１５は、デバイスがアクセス終了をマス
ター装置に通知するために発するACK信号をアクセス制
御部１５が受け取った時点までをアクセス期間としても
よい。

【００２２】アクセスデータ保持部２６は、デバイス１
２、１３、１４に書き込むべきデータ、及び、デバイス
１２、１３、１４から読み出されたデータを保持するた
めのバッファからなる。入出力制御部２７は、アクセス
制御部１５が発したREQ信号、R/W信号を入力して、XOE
信号及びSEL信号の出力制御を行う。図６のタイミング
チャートにおいて、SEL信号及びXOE信号は、第４段目、
第５段目に示されている。ここでプロセッサコア部１７
により、矢印y1に示すようにREQ信号がハイレベルに設
定され、且つ、矢印y2に示すようにR/W信号がハイレベ
ルに設定された場合、矢印y13に示すようにXOE信号をハ
イレベル（非アクティブ状態）に立ち上げる。以降、ア
クセス期間が継続している間、XOE信号を継続してハイ
レベルに設定しておき、アクセス期間が経過すれば、矢
印y14に示すようにXOE信号をロウレベルに立ち下げる。

【００２３】また、矢印y5に示すようにREQ信号がハイ
レベルに設定され、且つ、R/W信号がロウレベルのまま
である場合、矢印y15に示すように、SEL信号をロウレベ
ルに立ち下げる。以降、アクセス期間が継続している
間、SEL信号を継続してロウレベルに設定しておき、ア
クセス期間が経過すれば、矢印y16に示すようにSEL信号
をハイレベルに立ち上げる。

【００２４】出力データ選択部２８は、アクセスデータ
保持部２６、ダミーデータ保持部２９と接続された2つ
の入力端子と、ドライブ回路３２と接続された1つの出
力端子とを有しており、アクセス期間である場合、アク
セスデータ保持部２６が保持しているデータを多重分離
部３０内のドライブ回路３２の入力端子に向けて出力さ
せ、非アクセス期間である場合、ダミーデータ保持部２
９が保持しているデータを多重分離部３０内のドライブ
回路３２の入力端子に向けて選択的に出力させる。この
ような選択出力は、図６に示されている通りである。即
ち、矢印y15から矢印y16までの期間のようにSEL信号が
ロウレベルである場合、アクセスデータ保持部２６が保
持しているデータを多重分離部３０内のドライブ回路３
２の入力端子に選択的に出力させ、この期間以外、即
ち、SEL信号がハイレベルになっている全ての期間にお
いて、ダミーデータ保持部２９が保持しているダミーデ
ータをドライブ回路の入力端子に出力させる。SEL信号
がロウレベルになるのは、アクセス期間であってXRE信
号がロウレベル（アクティブ状態）になっているリード
イネーブル期間及び非アクセス期間なので、出力データ
選択部２８はこれらの期間において、継続してダミーデ
ータ保持部２９が保持しているダミーデータを出力し続
けることになる。

【００２５】ダミーデータ保持部２９は、非アクセス期
間においてバスに供給すべきダミーデータを保持してい
る。ここで、中央処理装置外部においてプルアップ抵抗
にて双方向バスの電位をハイレベルにするには、バスを
構成する全ての導線の電位を3.3Vに維持せねばならない
が、ダミーデータ保持部２９は、プロセッサ内部に備え
られており、電荷を充放電させることにより、ダミーデ
ータの保持しているので、プルアップ抵抗を用いる場合
と比べて、電力消費が少ない。ここでダミーデータとし
ては、全てのビットが"1"、又は、全てのビットが"0"で
あるデータが望ましい。これは、ダミーデータ保持部２
９の回路規模を小さく抑えるためである。

【００２６】多重分離部３０は、双方向バスに接続され
たドライブ回路３１、ドライブ回路３２からなり、双方
向バスから、デバイスより読み出されたデータを取り込
むと共に、双方向バスに書き込むべきデータをバスに転
送させる。ドライブ回路３１は、出力端子、入力端子を
有していて、入力端子が双方向バスと接続されており、
入力端子から入力されてくる双方向バスのデータを出力
端子に接続されたアクセスデータ保持部２６に出力させ
る。

【００２７】ドライブ回路３２は、イネーブル端子、出
力端子、入力端子を有していて、出力端子が双方向バス
と接続されており、イネーブル端子に入力されるXOE信
号がロウレベルになっている期間において、入力端子に
入力されてくるデータを出力端子に接続された双方向バ
スに伝送させるよう、双方向バスを所定の駆動電流でド
ライブする。本実施形態においてXOE信号は、XRE信号が
ロウレベルになっている期間を除き、ロウレベル、即
ち、アクティブ状態に設定される。つまり、ドライブ回
路３２によるバスドライブは、XWE信号がロウレベルに
なっている期間と、非アクセス期間とに行われるのであ
る。また出力データ選択部２８は、非アクセス期間にお
いて、ドライブ回路３２にダミーデータを出力するの
で、ドライブ回路３２は、非アクセス期間においてダミ
ーデータ保持部２９が保持しているダミーデータを継続
して双方向バスに出力し続けることになる。非アクセス
期間において、ダミーデータの出力が継続されるので、
非アクセス期間における双方向バスの電位レベルは、安
定化していることがわかる。

【００２８】以上のように本実施形態によれば、出力デ
ータ選択部２８がダミーデータを出力して非アクセス期
間においてバスの電位レベルを安定化させるので、プル
アップ抵抗が不要となる。ここで双方向バスにプルアッ
プ抵抗を接続する場合と、本実施形態とを比較すれば、
プルアップ抵抗により、非アクセス期間、及び、アクセ
ス期間の双方においてバスの電位レベルが上げられてい
たため、アクセス期間にてバスの電位レベルがロウレベ
ルになった場合に、プルアップ抵抗に電流が流れて電力
消費が発生したが、本実施形態の出力データ選択部２８
は、マスター装置が非アクセス状態であるときのみ、ダ
ミーデータ保持部２９が保持しているデータ又はアドレ
スをドライブ部の入力端子に向けて選択的に出力させる
ので、プルアップ抵抗を用いる場合のように、アクセス
期間のロウ期間に電流が流れることはない。そのため、
アクセス期間にてバスの電位レベルがロウレベルになっ
た場合に、電流が流れることは有り得ず、電力を軽減す
ることができる。

【００２９】尚本実施形態において出力データ選択部２
８は、アクセス期間であり、XRE信号がロウレベルにな
っている期間において、ダミーデータを出力させていた
が、このようにXRE信号がロウレベルになっている期間
にダミーデータを出力させなくても良い。（第２実施形態）第２実施形態は、アクセスデータ保持
部２６がデバイスに書き込むべきデータを双方向バスに
出力した場合、当該データをラッチするラッチ回路をダ
ミーデータ保持部２９に設けて、非アクセス期間では、
ラッチ回路が保持しているデータを双方向バスに出力さ
せる実施形態である。図７は、第２実施形態において、
どのようにラッチ回路が設けられたかを示す図である。
本図においてラッチ回路３３は、アクセスデータ保持部
２６と出力データ選択部２８との接続線h1に接続されて
おり、XWE信号がロウレベルに立ち下がったタイミング
において、この接続線h1に伝送されるデータをラッチす
る。

【００３０】ここでアクセスデータ保持部２６により保
持されたデータ（ライトイネーブル期間において出力さ
れたデータ、リードイネーブル期間において入力された
データ）が、次にライトイネーブル期間又はリードイネ
ーブル期間が到来されるまでの間、上書きされることな
く保たれていることが明らかな場合、アクセスデータ保
持部２６が保持しているデータを用いて、非アクセス期
間においてバスの電位レベルを維持しても構わないが、
アクセスデータ保持部２６の保持内容は、非アクセス期
間において、プロセッサコア部により書き換えられたり
することが考えられる。このように、アクセスデータ保
持部２６の保持内容は、非アクセス期間において変化す
る可能性があるので、これを用いてバスドライブを行う
ことは望ましく無い。そのため、本実施形態では、ダミ
ーデータ保持部２９内にラッチ回路３３を設けて、ライ
トイネーブル期間の最終時点における出力データの内容
を非アクセス期間にてバスに出力させている。

【００３１】図８は、第２実施形態においてラッチ回路
３３がバスドライブを行う様子を示すタイミングチャー
トである。本図において、第１段目から第６段目は、図
６の第４段目から第９段目と同一内容であるが、第６段
目におけるアドレスADRと、第８段目におけるデータDAT
との間の第７段目に、ラッチ回路３３のラッチ内容が示
されている。本図において、ラッチ回路３３は、矢印y2
1に示されているタイミングにおいて、WRITE DATA(1)を
ラッチしており、矢印y22に示されているタイミングに
おいて、WRITE DATA(2)をラッチしていることがわか
る。

【００３２】また、非アクセス期間m1,m2では、矢印y2
3,y24に示すようにWRITE DATA(1)が出力されていること
がわかる。非アクセス期間においてWRITE DATA(1)が出
力されるので、矢印y25に示すようにアクセス期間から
非アクセス期間への切り換え時において、バスの電位レ
ベルは変化せず、電力消費が低減されることがわかる。

【００３３】以上のように本実施形態によれば、非アク
セス期間において双方向バスは、ラッチ回路３３におい
てアクセスデータ保持部２６が最後に出力したデータを
バスに出力しているので、ライトイネーブル期間から非
アクセス期間への遷移時において、バスの電位レベルが
変化することは無い。よって第１実施形態と比較して、
電力消費を更に低減することができる。

【００３４】尚、ライトイネーブル期間において出力さ
れたデータがアクセスデータ保持部２６内のバッファに
保持されており、次にライトイネーブル期間が到来する
までの間、上書きされることなく保たれていることが明
らかな場合、ダミーデータ保持部２９にラッチ回路３３
を設けずに、アクセスデータ保持部２６が保持している
データを用いて、非アクセス期間においてバスの電位レ
ベルを維持するようなバスドライブを行っても良い。

【００３５】（第３実施形態）第３実施形態は、ドライ
ブ回路３１とアクセスデータ保持部２６との接続線h2に
現れるデータをラッチするラッチ回路３４をダミーデー
タ保持部２９内に設けた実施形態である。図９は、第３
実施形態において、どのようにラッチ回路３４が設けら
れたかを示す図である。本図においてラッチ回路３４
は、アクセスデータ保持部２６と多重分離部３０との接
続線h2に接続されており、XWE信号又はXRE信号がロウレ
ベルに立ち下がったタイミングにおいて、この接続線h2
に伝送されるデータをラッチする。一方、出力データ選
択部２８は、非アクセス期間において、ダミーデータ保
持部２９のデータをドライブ回路３２に出力させる。ま
た、ライトイネーブル期間において、アクセスデータ保
持部２６に格納されているデータを出力する。

【００３６】リードイネーブル期間において双方向バス
には、デバイスから読み出されたデータが転送され、当
該データは、ドライブ回路３１を介して接続線h2に出力
されるので、ダミーデータ保持部２９に設けられたラッ
チ回路３４は、このデバイスから読み出されたデータを
ラッチすることになる。一方、ライトイネーブル期間に
おいて双方向バスには、デバイスに書き込むべきデータ
が転送され、ドライブ回路３１は、リードイネーブル期
間の場合と同様、当該データを接続線h2に出力するの
で、ダミーデータ保持部２９に設けられたラッチ回路３
４は、デバイスに書き込むべきデータをラッチすること
になる。

【００３７】図１０は、第３実施形態においてラッチ回
路３４がバスドライブを行う様子を示すタイミングチャ
ートである。本図において、第１段目から第６段目は、
図６の第４段目から第９段目と同一内容であるが、第６
段目におけるアドレスと、第８段目におけるWRITE DAT
A、READ DATAとの間に、ラッチ回路３３のラッチ内容が
示されている。本図において、ラッチ回路３４は、矢印
y31に示されているタイミングにおいて、READ DATAをラ
ッチしており、矢印y32に示されているタイミングにお
いて、WRITE DATAをラッチしていることがわかる。

【００３８】また、非アクセス期間m3では、矢印y33に
示すようにこのラッチ回路３４のラッチ内容がダミーデ
ータとして出力されており、非アクセス期間m4では、矢
印y34に示すように、WRITE DATAが出力されていること
がわかる。このように非アクセス期間においてREAD DAT
A又はWRITE DATAが出力されるので、アクセス期間から
非アクセス期間への切り換え時において、バスの電位レ
ベルは変化せず、電力消費が低減されることがわかる。

【００３９】以上のように本実施形態によれば、非アク
セス期間において双方向バスは、リードイネーブル期間
・ライトイネーブル期間の双方においてラッチ回路３４
によりラッチされたデータが出力されるので、リードイ
ネーブル期間から非アクセス期間への遷移時と、ライト
イネーブル期間から非アクセス期間への遷移時とにおい
て、バスの電位レベルが変化することは無い。これらの
遷移時の双方向バスの電位レベルの変化がなくなるの
で、第１実施形態と比較して、電力消費を更に低減する
ことができる。

【００４０】（第４実施形態）第４実施形態は、第１実
施形態に示したようなダミーデータ保持部２９、出力デ
ータ選択部２８による出力データの切り換えを図５に示
したアクセス制御部１５の内部において、行おうとする
実施形態である。図１１は、第４実施形態におけるデバ
イスインターフェイス部２２の内部構成を示す図であ
り、本図では第４実施形態特有の構成要素として、ダミ
ーデータ保持部２９に相当するダミーデータ保持部３
５、出力データ選択部２８に相当するアドレス選択部３
６が設けられている。第１実施形態におけるダミーデー
タ保持部２９−出力データ選択部２８が双方向バスの電
位レベルを安定化させるためのダミーデータを保持・選
択していたのに対して、第４実施形態におけるダミーデ
ータ保持部３５−アドレス選択部３６は、片方向バスの
電位レベルを安定化させるためのダミーデータの保持・
選択を行っている。つまり、図１１において、ダミーデ
ータ保持部３５は、ダミーデータA_DUMMYを保持してお
り、アドレス選択部３６は、ダミーデータ保持部３５が
保持しているダミーデータA_DUMMYと、アドレス保持部
２４が保持しているアドレスとを選択的に出力する。第
１実施形態においてデータを出力するか、ダミーデータ
を出力するかは、入出力制御部２７が発するA_SEL信号
により定められていたが、第４実施形態において、アド
レス選択部３６がダミーデータA_DUMMYを出力するか、
アドレスを出力するかは、デバイス制御部２３が出力す
るA_SEL信号により定められている。

【００４１】図１２は、第４実施形態におけるマスター
装置内部におけるタイミングチャートである。本図と、
第１実施形態に示したタイミングチャートとの違いは、
以下の通りである。先ず第１に、XRE信号がロウレベル
になっている期間において、SEL信号がロウレベルにな
っており、XOE信号がロウレベルになっている点が異な
る。第２に図６のタイミングチャートでは、第９段目が
無効データ(INVALID DATA)が出力されていたが図１２の
第９段目では、非アクセス期間においてダミーデータA_
DUMMYが出力されており、このダミーデータにより片方
向バスの電位レベルが安定化している点である。

【００４２】以上のように本実施形態によれば、非アク
セス期間が到来すると、アドレス選択部３６は、アドレ
ス保持部２４が保持しているアドレスに代えて、ダミー
データ保持部３５が保持しているダミーデータをドライ
ブ回路２５に出力するので、アドレス保持部２４により
保持されているアドレスがたとえ非アクセス時において
変化したとしても、片方向バスは、そのアドレスの変化
の影響を受けず、片方向バスにおける電力消費は発生し
ない。

【００４３】この片方向バスのバスドライブには、専用
のドライブ回路を追加させる必要がないので、回路規模
の増大を伴わないで、非アクセス期間における電位レベ
ルを安定化させることができる。尚、本実施形態におい
ても、第２実施形態、第３実施形態に示したように、ダ
ミーデータ保持部３５にラッチ回路を設けて、デバイス
から読み出されたデータ、デバイスに書き込むべきデー
タをこのダミーデータ保持部３５にラッチさせ、非アク
セス期間においてこれらのデータを片方向バスに出力さ
せても良い。

【００４４】（第５実施形態）第５実施形態は、第１実
施形態〜第３実施形態では、バスシステムにおいて何れ
のデバイスに対してもアクセスがなされていない期間を
非アクセス期間として検出したが、第５実施形態では、
個々のデバイスについて、アクセスがなされていない期
間を検出して、デバイス毎の消費電力の軽減を図った実
施形態である。図１３に第５実施形態におけるバスシス
テムの構成を示す。図１では、バスシステムに、メモリ
装置、ASIC、DSPといった3つのデバイスが備えられてい
たが、この図１３は、図２に示した第１実施形態のバス
システムと比較して、3つのデバイスが3つのSRAM３８、
３９、４０に置き換えられており、第１実施形態に存在
しない新規な構成要素としてモード設定部４１、モード
設定部４２、モード設定部４３、アクセス監視部４４、
可変電圧供給部４５、可変電圧供給部４６、可変電圧供
給部４７を備えている。

【００４５】これらSRAM３８〜SRAM４０は、消費電力の
低減が可能なデバイスである。何故なら、SRAM３８〜SR
AM４０は、アクセス可能な通常モードと、アクセスは不
可能であるがSRAMが記憶内容を維持することができる低
電圧モードという2つの動作モードを有しており、この
うち低電圧モードに設定されれば、SRAM３８〜SRAM４０
における電力消費は軽減されるからである。

【００４６】アクセス監視部４４は、通常モードに設定
されたメモリ装置のそれぞれに対するメモリアクセスを
監視しており、何れかのメモリ装置についてのメモリア
クセスが終了すれば、そのメモリ装置における非アクセ
ス期間が開始したものとして、メモリアクセスが終了し
た旨を、モード設定部４１〜モード設定部４３のうち、
そのメモリ装置に対応づけられているものに通知する。
アクセス監視部４４によるアクセス終了の検出は、各SR
AMに対して出力されるXCS信号が、ロウレベルからハイ
レベルに切り換わるタイミングを検出することにより行
われる。図１３においてSRAM３８〜SRAM４０に出力され
るべき3つのXCS信号がアクセス監視部４４に入力されて
いるのは、アクセス監視部４４がメモリアクセスの終了
をSRAM毎に検出するためである。

【００４７】モード設定部４１、モード設定部４２、モ
ード設定部４３は、SRAM３８、SRAM３９、SRAM４０のそ
れぞれについて対応づけられており、メモリアクセスの
終了が検出されたメモリ装置がアクセス監視部４４から
通知されると、そのメモリ装置を低電圧モードに設定す
る。可変電圧供給部４５、可変電圧供給部４６、可変電
圧供給部４７は、低電圧モードに設定されたSRAMに対し
て、低電圧モードに応じた電圧を供給する。

【００４８】以上の動作により、XCS信号がロウレベル
に設定されたが、XCS信号がハイレベルに設定されてい
ないSRAMは通常モードに設定され、XCS信号がハイレベ
ルに設定されれば、SRAMは低電圧モードに設定されるこ
とになる。図１４は、第５実施形態におけるマスター装
置についてのタイミングチャートである。本図において
第１段目は、SRAM３８に対するXCS信号を示しており、
第２段目はSRAM３８に対するXRE信号、第３段目はSRAM
３８に対するXWE信号、第４段目は、SRAM３８における
動作モード、第５段目は、SRAM３８への供給電圧を示
す。

【００４９】図１４のアクセス期間t12において、SRAM
３８の動作モードは、通常モードに設定されているが、
矢印y71に示すように、XCS信号が立ち上がれば、SRAM３
８に対応づけられたモード設定部４１は、第４段目に示
すように、SRAM３８を低電圧モードに設定する。この低
電圧モードは、第５段目に示すように電圧V_lowにてSRA
M３８の記憶内容を維持するものである。

【００５０】以上のように本実施形態によれば、XCS信
号が未だ一度もロウレベルに設定されていないSRAM、及
び、XCS信号がロウレベルに設定されたが、XCS信号がハ
イレベルに設定されていないSRAMを通常モードに設定し
ておき、XCS信号がロウレベルからハイレベルに切り換
えられたSRAMは、低電圧モードに設定するので、デバイ
ス毎の電力消費を軽減することができる。

【００５１】（第６実施形態）第５実施形態では、デバ
イスとしてセットトップボックスに設けられたSRAMが、
通常モードと、省電力モードといった2つのモードを有
していたが、第６実施形態では、デバイスとしてのSRAM
が複数の低電力モードを持つようなメモリがデバイスと
して双方向バスに接続されている場合の改良に関する。
これら複数の低電力モードは、それぞれ異なる電圧で記
憶内容を維持するものであり、複数の低電力モードは、
電圧が低いもの程、通常動作モードへの復帰に時間がか
かるという特性を有する。

【００５２】アクセス監視部４４は、第５実施形態同
様、SRAM３８〜SRAM４０のそれぞれについてのアクセス
終了を検出するが、低電圧モードに移行したメモリ装置
において、非アクセス状態がどれだけ継続しているか
を、各メモリ装置の非アクセス期間として測定する。モ
ード設定部４１、モード設定部４２、モード設定部４３
は第５実施形態同様、SRAM３８〜SRAM４０のそれぞれに
ついてのアクセスが終了したものを低電圧モードに移行
させるが、アクセス監視部４４により測定された非アク
セス期間の長さに応じて、記憶内容の維持電圧がより低
い低電圧モードに変更してゆく。

【００５３】図１５は、XCS信号の切り換えが検出され
て、通常モードから低電圧モードへの切り換えが行われ
る様子を示すタイミングチャートである。本図において
第１段目は、SRAM３８に対するXCS信号を示しており、
第２段目はSRAM３８に対するXRE信号、第３段目はSRAM
３８に対するXWE信号、第４段目は、SRAM３８における
動作モード、第５段目は、SRAM３８への供給電圧を示
す。

【００５４】本図の矢印y72に示すように、XCS信号が立
ち上がれば、SRAM３８に対応づけられた可変電圧供給部
４１は、SRAM３８を低電圧モードm11に設定する。この
低電圧モードm11は、複数の低電圧モードm11,m12,m13,m
14・・・のうち、記憶内容の維持電圧が最も高い電圧V_low
1をSRAM３８に供給するものである。この低電圧モードm
11に設定された後、時間t51が経過すると、モード設定
部４１は低電圧モードm12に移行させる。この低電圧モ
ードm12は、複数の低電圧モードのうち、記憶内容の維
持電圧が次に高い電圧V_low2にて、SRAM３８の記憶内容
の維持を行うものである。以降、時間t52,t53,t54・・・・
だけ非アクセス期間が経過すると、モード設定部４１は
順次低電圧モードm13,m14・・・に移行させてゆき、SRAM３
８への供給電圧を、V_low3,V_low4・・・というように低下
させてゆく。

【００５５】以上のように本実施形態によれば、非アク
セス期間が長く継続しているSRAMを段階的に記憶内容の
維持電圧が低い低電圧モードに移行させてゆくので、第
５実施形態と比較してデバイスにおける電力消費を低減
させることができる。本実施形態における低電圧モード
への設定は、データ読み出しが一回限り行われるSRAMに
対して行うのが望ましい。ここで『データ読み出しが一
回限りであるSRAM』とは、文字フォントを格納したもの
である。具体的にいうと、そのようなSRAMに格納された
フォントを中央処理装置が利用する場合、中央処理装置
は、このような文字フォントを一旦キャッシュメモリ等
に読み出す。キャッシュメモリへの読み出し後、中央処
理装置はこのキャッシュメモリに格納されたアクセスし
て、文字表示を高速に行う。文字フォントがこのように
利用された場合、SRAMは、最初のアクセスが完了するま
での間は通常モードに設定しておく必要があるが、最初
のアクセスが完了すれば、低電圧モードに設定しておい
ても支障は無い。特に、上記のような段階的な低電圧モ
ードの移行は、システムの異常時に画面表示されるフォ
ントデータ、グラフィックデータ等、アクセスされる頻
度が低いデータを記憶しているSRAMに対して行うことが
望ましい。

【００５６】（第７実施形態）第５実施形態では、SRAM
における動作モードを通常モードから省電力モードに移
行させることにより、デバイスにおける電力消費を低減
させたが、第７実施形態は、比較的高い周波数の同期ク
ロック信号を入力する通常動作モードと、比較的低速の
クロック入力で動作する省電力モードとを備えたASICが
デバイスとしてシステムに複数備られている場合に、こ
のASICに対するアクセス終了にともなって、省電力モー
ドに移行させることにより、デバイスにおける電力消費
の軽減を図る実施形態である。

【００５７】図１６に第７実施形態におけるバスシステ
ムの構成を示す。図１３では、バスシステムに、3つのS
RAMが備えられていたが、これら3つのSRAMが図１６では
3つのASIC５２、５３、５４に置き換えられている。図
１３に示した可変電圧供給部４５〜可変電圧供給部４７
が周波数変換部５６、周波数変換部５７、周波数変換部
５８に置き換えられており、図１３に示したモード設定
部４１〜モード設定部４３がモード設定部６１、モード
設定部６２、モード設定部６３に置き換えられているこ
とがわかる。

【００５８】第７実施形態におけるアクセス監視部４４
は、第５実施形態同様、通常モードに設定されたコント
ローラに対するアクセスを監視しており、何れかのコン
トローラに対するアクセスが終了すれば、そのアクセス
が終了したコントローラを検出する。モード設定部６
１、モード設定部６２、モード設定部６３は、アクセス
が終了したASICがアクセス監視部４４より通知される
と、アクセスが終了したASICを省電力モードに移行させ
る。

【００５９】周波数変換部５６、周波数変換部５７、周
波数変換部５８は、各ASICに対応づけられており、ASIC
５２〜ASIC５３のうち何れかが省電力モードに設定され
ると、同期クロック信号発生部５５が発生した通常周波
数の同期クロック信号を分周することにより、その通常
周波数より低い周波数の同期クロック信号に変換して、
省電力モードに設定されたASICに供給する。

【００６０】図１７は、第７実施形態におけるマスター
装置についてのタイミングチャートである。本図におい
て第１段目は、ASIC５２に対するXCS信号を示してお
り、第２段目はASIC５２に対するXRE信号、第３段目はA
SIC５２に対するXWE信号、第４段目は、ASIC５２におけ
る動作モード、第５段目は、ASIC５２に供給される同期
クロック信号の周波数を示す。

【００６１】図１７の非アクセス期間t13及びアクセス
期間t14において、ASIC５２の動作モードは、通常モー
ドに設定されているが、矢印y73に示すように、XCS信号
が立ち上がれば、ASIC５２に対応づけられたモード設定
部６１は、第４段目に示すように、ASIC５２を省電力モ
ードに設定する。この省電力モードは、第５段目に示す
ように周波数f_lowの同期クロック信号をASIC５２に供
給するものである。

【００６２】以上のように本実施形態によれば、アクセ
スが終了したASICを省電力モードに設定するので、電力
消費を軽減することができる。（第８実施形態）第６実施形態では、非アクセス期間の
経過に応じて、記憶内容の維持電圧がより低い省電力モ
ードに移行させていったが、第８実施形態は、非アクセ
ス期間の経過に応じて、ASIC５２〜ASIC５４の動作モー
ドを省電力モードから動作停止モードに移行する実施形
態である。

【００６３】第８実施形態におけるアクセス監視部４４
は、第６実施形態同様、ASIC５２〜ASIC５４のそれぞれ
についてのアクセス終了を検出すると共に、省電力モー
ドに移行したASICにおいて、非アクセス状態がどれだけ
継続しているかを、各メモリ装置の非アクセス期間とし
て測定する。第８実施形態におけるモード設定部６１、
モード設定部６２、モード設定部６３は、第６実施形態
同様、ASIC５２〜ASIC５４のそれぞれについてのアクセ
スが終了したものを省電力モードに移行させるが、アク
セス監視部４４により測定された非アクセス期間が所定
の閾値を上回る場合、動作停止モードに設定させる。

【００６４】第８実施形態における周波数変換部５６、
周波数変換部５７、周波数変換部５８は、ASIC５２〜AS
IC５４のそれぞれ対応づけられており、ASIC５２〜ASIC
５４のうち対応づけられたものが動作停止モードに設定
されれば、同期クロック信号の供給を停止する。図１８
は、XCS信号の切り換えが検出されて、通常モードから
省電力モードへの切り換えが行われる様子を示すタイミ
ングチャートである。本図において第１段目は、ASIC５
２に対するXCS信号を示しており、第２段目はASIC５２
に対するXRE信号、第３段目はASIC５２に対するXWE信
号、第４段目は、ASIC５２における動作モード、第５段
目は、ASIC５２に供給される同期クロック信号の周波数
を示す。本図において、矢印y75に示すように、XCS信号
が立ち上がれば、ASIC５２に対応づけられたモード設定
部６１は、ASIC５２を省電力モードに設定する。この省
電力モードに設定された後、時間t61が経過すると、モ
ード設定部６１はASIC５２を動作停止モードに移行させ
る。

【００６５】以上のように本実施形態によれば、非アク
セス期間が所定時間以上継続しているASICに対する同期
クロック信号の供給を停止するので、電力消費を軽減す
ることができる。

【００６６】

【発明の効果】以上説明したように本発明に係るマスタ
ー装置は、バスに接続されている少なくとも1つ以上の
デバイスに書き込むべきデータを保持する第１保持部
と、バスの電位レベルを安定化させておくためのデータ
を保持する第２保持部と、バスに接続されている何れか
のデバイスからの又は何れのデバイスへのアクセスを許
可しているアクセス状態であるか、何れかのデバイスか
らの又は何れのデバイスへのアクセスを許可していない
非アクセス状態であるかを管理している第１管理部と、
システムがアクセス状態であり、第１保持部が保持して
いるデータをデバイスに書き込むべき場合、第１保持部
が保持しているデータを出力し、システムが非アクセス
状態である場合、第２保持部が保持しているデータを出
力する選択出力部と、システムがアクセス状態であり、
第１保持部が保持しているデータをデバイスに書き込む
べき場合、及び、システムが非アクセス状態である場
合、選択出力部により出力されたデータをバスに伝送さ
せるよう、バスを所定の駆動電流でドライブするドライ
ブ部とを備えることを特徴としている。このうち選択出
力部は、非アクセス期間バスの電位レベルを安定化させ
るので、プルアップ抵抗が不要となる。ここで双方向バ
スにプルアップ抵抗を接続する場合と、マスター装置と
を比較すれば、双方向バスに接続されたプルアップ抵抗
により、非アクセス期間、及び、アクセス期間の双方に
おいてバスの電位レベルが上げられていたため、アクセ
ス期間にてバスの電位レベルがロウレベルになった場合
に、プルアップ抵抗に電流が流れて電力消費が発生した
が、本発明の選択出力部は、マスター装置が非アクセス
状態であるときのみ、第２保持部が保持しているデータ
又はアドレスを選択的に出力させるので、プルアップ抵
抗を用いる場合のように、アクセス期間のロウ期間に電
流が流れることはない。そのため、アクセス期間にてバ
スの電位レベルがロウレベルになった場合に、電力消費
が発生することは有り得ず、電力を軽減することができ
る。

【００６７】ここで前記第２保持部は、第１保持部がド
ライブ部の入力端子に直前に出力したデータを、バスの
電位レベルを安定化させておくためのデータとしてラッ
チするラッチ部を有していてもよい。非アクセス期間に
おいて双方向バスは、ライトイネーブル期間においてア
クセスデータ保持部が最後に出力したデータを出力する
ことにより、ライトイネーブル期間から非アクセス期間
への遷移時において、バスの電位レベルが変化すること
は無いので、電力消費を更に低減することができる。

【００６８】ここで前記マスター装置は、リードイネー
ブル状態である場合、バスに転送されているデータよ
り、デバイスから直前に読み出されたデータを分離する
分離部を備え、第２保持部は、分離部が分離したデータ
を、バスの電位レベルを安定化させておくためのデータ
として保持するラッチ部を有していてもよい。非アクセ
ス期間において双方向バスは、リードイネーブル期間に
おいてラッチ回路によりラッチされたデータを用いてド
ライブされるので、リードイネーブル期間から非アクセ
ス期間への遷移時において、バスの電位レベルが変化す
ることは無い。この遷移時の双方向バスの電位レベル変
化がなくなるので、電力消費を更に低減することができ
る。

【図面の簡単な説明】

【図１】セットトップボックスの内部構成を示す図であ
る。

【図２】図１において枠W1で囲まれた部位に相当するバ
スシステムを示す図である。

【図３】中央処理装置１００の内部を示す図である。

【図４】プロセッサコア部１７の内部構成を示す図であ
る。

【図５】デバイスインターフェイス部２２の内部構成を
示す図である。

【図６】リード／ライト指示信号(R/W信号)、セレクト
信号(SEL信号)、アウトプットイネーブル信号(XOE信
号)、XCS信号、XRE信号、XWE信号、アドレスADR、デー
タDAT等の入出力タイミングを示す図である。

【図７】第２実施形態において、どのようにラッチ回路
が設けられたかを示す図である。

【図８】第２実施形態においてラッチ回路３３がバスド
ライブを行う様子を示すタイミングチャートである。

【図９】第３実施形態において、どのようにラッチ回路
３４が設けられたかを示す図である。

【図１０】第３実施形態においてラッチ回路３４がバス
ドライブを行う様子を示すタイミングチャートである。

【図１１】第４実施形態におけるデバイスインターフェ
イス部２２の内部構成を示す図である。

【図１２】第４実施形態におけるマスター装置内部にお
けるタイミングチャートである。

【図１３】第５実施形態におけるバスシステムの構成を
示す。

【図１４】第５実施形態において、通常モードから低電
圧モードへの切り換えが行われる様子を示すタイミング
チャートである。

【図１５】第６実施形態において、通常モードから低電
圧モードへの切り換えが行われる様子を示すタイミング
チャートである。

【図１６】第７実施形態におけるバスシステムの構成を
示す図である。

【図１７】第７実施形態におけるマスター装置について
のタイミングチャートである。

【図１８】第８実施形態におけるモード切り換えを示す
タイミングチャートである。

【図１９】非アクセス期間においてバスの電位レベルが
不定化することを示すタイミングチャートである。

【図２０】中央処理装置と、３つのデバイスとが双方向
バス及び片方向バスに接続されたシステムであり、非ア
クセス期間におけるバスの電位レベルの安定化が図られ
たものを示す図である。

【図２１】これらの片方向バス、双方向バスにプルアッ
プ抵抗R1を設けた場合に、バスにおける電位レベルがど
う変化したかを示す図である。

【符号の説明】

１１モデム１２〜１４デバイス１５アクセス制御部１６プログラムコード格納部１７プロセッサコア部１８命令フェッチ部１９解読器１９命令解読器２０汎用レジスタ２１算術演算器２２デバイスインターフェィス部２３デバイス制御部２４アドレス保持部２５ドライブ回路２６アクセスデータ保持部２７入出力制御部２８出力データ選択部２９ダミーデータ保持部３０多重分離部３１ドライブ回路３２ドライブ回路３３ラッチ回路３４ラッチ回路３５ダミーデータ保持部３６アドレス選択部４１モード設定部４２モード設定部４３モード設定部４４アクセス監視部４５可変電圧供給部４６可変電圧供給部４７可変電圧供給部５５同期クロック信号発生部５６周波数変換部５７周波数変換部５８周波数変換部６１モード設定部６２モード設定部６３モード設定部

Claims

【特許請求の範囲】

【請求項１】バスと、少なくとも1つ以上のデバイス
と、マスター装置とからなるシステムにおけるマスター
装置であって、前記マスター装置はバスに接続されている少なくとも1
つ以上のデバイスに書き込むべきデータを保持する第１
保持部と、バスの電位レベルを安定化させておくためのデータを保
持する第２保持部と、バスに接続されている何れかのデバイスからのアクセス
又は何れのデバイスへのアクセスを許可しているアクセ
ス状態であるか、何れのアクセスも許可していない非ア
クセス状態であるかを管理している第１管理部と、システムがアクセス状態であり、第１保持部が保持して
いるデータをデバイスに書き込むべき場合、第１保持部
が保持しているデータを出力し、システムが非アクセス
状態である場合、第２保持部が保持しているデータを出
力する選択出力部と、システムがアクセス状態であり、第１保持部が保持して
いるデータをデバイスに書き込むべき場合、及び、シス
テムが非アクセス状態である場合、選択出力部により出
力されたデータをバスに伝送させるよう、バスを所定の
駆動電流でドライブするドライブ部とを備えることを特
徴とするマスター装置。
【請求項２】前記マスター装置はバスに接続されてい
るデバイスに対してのデータ書き込みが可能なライトイ
ネーブル状態であるか、バスに接続されているデバイス
からのデータ読み出しが可能なリードイネーブル状態で
あるかを管理している第２管理部と、前記マスター装置は、ライトイネーブル状態である場合、及び、システムが非
アクセス状態である場合の双方において、ドライブ部の
イネーブル端子にイネーブル信号を出力する入出力制御
部を備え、前記ドライブ部は、選択出力部と接続された入力端子と、バスと接続された
出力端子と、イネーブル端子とを有していて、イネーブ
ル端子にイネーブル信号が出力されている期間におい
て、選択出力部から出力されたデータが入力端子に入力
されれば、当該データを出力端子に接続されたバスに伝
送させることを特徴とする請求項１記載のマスター装
置。
【請求項３】前記第２保持部は、第１保持部がドライブ部の入力端子に直前に出力したデ
ータを、バスの電位レベルを安定化させておくためのデ
ータとしてラッチするラッチ部を有することを特徴とす
る請求項２記載のマスター装置。
【請求項４】前記マスター装置は、リードイネーブル状態である場合、バスに転送されてい
るデータより、デバイスから直前に読み出されたデータ
を分離する分離部を備え、第２保持部は、分離部が分離したデータを、バスの電位レベルを安定化
させておくためのデータとして保持するラッチ部を有す
る。を備えることを特徴とする請求項２又は３記載のマ
スター装置。
【請求項５】前記マスター装置は、命令を解読する解読部と、解読された内容に従った演算
を行う演算部とを備え、命令解読結果又は演算結果に従
って、アクセス先アドレスと、アクセスを要求するアク
セス要求信号と、当該アクセスがデバイスへの書き込み
であるか、デバイスからの読み出しであるかを示す指示
信号とを出力するプロセッサコア部を備え、前記第１管理部は、プロセッサコア部がアクセス要求信
号を出力すると、システムの状態をアクセス状態に設定
し、前記第２管理部は、アクセス要求信号と共に出力された
指示信号がデバイスへの書き込みを示している場合、シ
ステムの状態をライトイネーブル状態に設定し、アクセ
ス要求信号と共に出力された指示信号がデバイスからの
読み出しを示している場合、システムの状態をリードイ
ネーブル状態に設定することを特徴とする請求項１〜４
の何れかに記載のマスター装置。
【請求項６】前記第１管理部は、プロセッサコア部がアクセス要求信号を出力すると、ア
クセス要求信号の出力先デバイスのアクセス期間に対応
する値のカウントを開始するタイマと、カウントを開始すれば、システムの状態をアクセス状態
に設定し、カウンタのカウント値が所定の値になれば、
システムの状態を非アクセス状態に設定する設定部とを
備えることを特徴とする請求項５記載のマスター装置。
【請求項７】前記入出力制御部はカウンタがカウント
を開始し、そのカウント値が所定の値になるまでの間、
アクセスが許可されているデバイスに対するチップセレ
クト信号を出力するチップセレクト信号出力部と、アクセス要求信号により要求されたアクセスがデバイス
への書き込みである場合、当該デバイスに対するライト
イネーブル信号を出力し、アクセス要求信号により要求
されたアクセスがデバイスからのデータ読み出しである
場合、当該デバイスに対するリードイネーブル信号を出
力するイネーブル信号出力部と、を備えることを特徴とする請求項６記載のマスター装
置。
【請求項８】前記入出力制御部はプロセッサコア部が
アクセス要求信号を出力すると、アクセス先デバイスに
対するチップセレクト信号を出力するチップセレクト信
号出力部と、アクセス要求信号により要求されたアクセスがデバイス
への書き込みである場合、当該デバイスに対するライト
イネーブル信号を出力し、アクセス要求信号により要求
されたアクセスがデバイスからのデータ読み出しである
場合、当該デバイスに対するリードイネーブル信号を出
力するイネーブル信号出力部とを備え、第１管理部は、プロセッサコア部がアクセス要求信号を出力すると、シ
ステムの状態をアクセス状態に設定し、デバイスからア
クノレッジ信号が出力されれば、システムの状態を非ア
クセス状態に設定する設定部を備えることを特徴とする
請求項５記載のマスター装置。
【請求項９】少なくとも1つ以上のデバイスは、少な
くとも1以上のメモリ装置を含み、各メモリ装置は、アクセス可能な通常モード、アクセス
は不可能であるが記憶内容の維持を行うことが可能な低
電圧モードの何れかに設定され、前記第１管理部は更に、前記チップセレクト信号出力部が、通常モードに設定さ
れたメモリ装置のうち何れかのものにチップセレクト信
号を出力すれば、チップセレクト信号の出力先となるメ
モリ装置をアクセス中のメモリ装置として検出する検出
部を備え、前記マスター装置は更に検出されたメモリ装置に対する
アクセスが終了すれば、当該メモリ装置を低電圧モード
に設定するモード設定部を備えることを特徴とする請求
項７又は８に記載のマスター装置。
【請求項１０】前記少なくとも1つ以上のデバイス
は、少なくとも1以上のメモリ装置を含み、各メモリ装置は、アクセス可能な通常モードと、アクセ
スは不可能であるが、記憶内容の維持を行うことができ
る複数の低電圧モードとを有しており、複数の低電圧モードは、記憶内容の維持のための電圧が
互いに異なり、記憶内容の維持のための電圧が低いもの
程、通常モードへの復帰に時間がかかり、前記第１管理部は、更に前記チップセレクト信号出力部
が、通常モードに設定されたメモリ装置のうち何れかの
ものにチップセレクト信号を出力すれば、チップセレク
ト信号の出力先となるメモリ装置をアクセス中のメモリ
装置として検出し、マスター装置は更に検出されたメモリ装置に対するアク
セスが終了すれば、当該メモリ装置を低電圧モードに設
定するモード設定部と、低電圧モードに設定されたメモリ装置において、非アク
セス状態がどれだけ継続しているかを、各メモリ装置毎
の非アクセス期間として測定する測定部とを備え、マスター装置は測定部により測定した非アクセス期間の
長さに応じて、記憶内容の維持電圧がより低い低電圧モ
ードに変更してゆくモード変更部を備えることを特徴と
する請求項７又は８に記載のマスター装置。
【請求項１１】前記少なくとも1つ以上のデバイス
は、複数のコントローラを含み、コントローラは、通常周波数の動作基準クロックにて動
作を行う通常モードと、より低い周波数の動作基準クロ
ックにて動作を行う省電力モードとを有しており、前記第１管理部は更に前記チップセレクト信号出力部
が、通常モードに設定されたコントローラのうち何れか
のものにチップセレクト信号を出力すれば、チップセレ
クト信号の出力先となるコントローラをアクセス中のコ
ントローラとして検出する検出部を備え、前記マスター装置は更に、検出されたコントローラに対するアクセスが終了すれ
ば、当該コントローラを省電力モードに設定するモード
設定部を備えることを特徴とする請求項７又は８に記載
のマスター装置。
【請求項１２】前記少なくとも1つ以上のデバイス
は、少なくとも1以上のコントローラを含み、コントローラは、通常周波数の動作基準クロックにて動
作を行う通常モードと、より低い周波数の動作基準クロ
ックにて動作を行う省電力モードと、自身の動作が停止
する動作停止モードを備えており、動作停止モードは、省電力モードと比較して通常モード
への復帰に時間がかかり、前記第１管理部は更に前記チップセレクト信号出力部
が、通常モードに設定されたコントローラのうち何れか
のものにチップセレクト信号を出力すれば、チップセレ
クト信号の出力先となるコントローラをアクセス中のコ
ントローラとして検出する検出部と、前記マスター装置は更に検出されたコントローラに対す
るアクセスが終了すれば、当該コントローラを省電力モ
ードに設定するモード設定部と、省電力モードに設定された各コントローラにおいてアク
セスがなされていない状態がどれだけ継続しているか
を、各コントローラ毎の非アクセス期間として測定する
測定部と、コントローラについて測定された非アクセス期間が所定
の期間を上回っているか否かを判定する判定部と、非アクセス期間が所定の期間を上回った場合、このコン
トローラの動作状態を動作停止モードに設定するモード
設定部とを備えることを特徴とする請求項７又は８に記
載のマスター装置。
【請求項１３】バスと、少なくとも1つ以上のデバイ
スと、マスター装置とからなるシステムにおけるマスタ
ー装置であって、バスに接続されている少なくとも1つ以上のデバイスに
ついてのアクセス先アドレスを保持する第１保持部と、バスの電位レベルを安定化させておくためのデータ又は
アドレスを保持する第２保持部と、バスに接続されている何れのデバイスへのアクセスを許
可しているアクセス状態であるか、何れのデバイスへの
アクセスを許可していない非アクセス状態であるかを管
理している第１管理部と、システムがアクセス状態である場合、第１保持部が保持
しているデータ又はアドレスを出力し、システムが非ア
クセス状態である場合、第２保持部が保持しているデー
タ又はアドレスを出力する選択出力部と、第１保持部又は第２保持部により保持されているデータ
又はアドレスを選択出力部が出力すれば、データ又はア
ドレスをバスに伝送させるよう、バスを所定の駆動電流
でドライブするドライブ部とを備えることを特徴とする
マスタ装置。
【請求項１４】バスと、デバイスと、アクセス状態において、バスを所定の駆動電流でドライ
ブすることにより、バスに接続されているデバイスとの
間でデータの入出力を行い、非アクセス状態において、
バスの電位レベルを安定化させるよう、バスに対してバ
スドライブを行うマスタ装置とを備えることを特徴とす
るバスシステム。