JP4622848B2

JP4622848B2 - デジタル放送受信機

Info

Publication number: JP4622848B2
Application number: JP2005371295A
Authority: JP
Inventors: 拓中村; 藤井　　由紀夫; 賢治勝又; 浩行是枝
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1999-11-08
Filing date: 2005-12-26
Publication date: 2011-02-02
Anticipated expiration: 2020-06-12
Also published as: JP2006109525A

Description

本発明は圧縮ビデオ信号、圧縮オーディオ信号、およびそれに付随するデータ信号が多重されたデジタル放送信号を受信するデジタル放送受信機とこれに用いるＣＰＵ及びデコーダに関する。

図９は、ISO/IEC 13818規格で定義され通常 MPEG2と略記されているデジタル圧縮されたデジタル放送を受信する従来のデジタル放送受信機の一般的な構成を示す図である。
同図に示すデジタル放送受信機は、チューナ／ＦＥＣ(Forward Error Correctioner：誤り訂正器)１０と、アンテナ１１と、デマルチプレクサ２０と，ＣＰＵ３０と、メモリ４０と、デコーダバッファ５０と、ビデオデコーダ６０と、データセレクタ７０、９０と、オーディオデコーダ８０と、ＣＰＵインタフェース１００と、ディスプレイ１１０と、スピーカ１２０と、データバス１３０とを備える。
アンテナ１１で受信したデジタル放送の電波は、チューナ／ＦＥＣ１０において、チューナで増幅、検波されたあとＦＥＣ（誤り訂正）を行いデジタル信号となり、デマルチプレクサ２０に送られる。デマルチプレクサ２０はチューナ／ＦＥＣ１０から得られる圧縮ビデオ信号、圧縮オーディオ信号、データ信号が多重されたデジタル放送信号を分離し、圧縮ビデオ信号、圧縮オーディオ信号をデコーダバッファ５０に供給し、データ信号をデータバス１３０を経由してメモリ４０に供給する。
デコーダバッファ５０は圧縮ビデオ信号、圧縮オーディオ信号を保持するバッファである。ビデオデコーダ６０はデコーダバッファ５０から前記圧縮ビデオ信号を読み出し、ＰＴＳ(Presentation Time Stamp：プレゼンテイションタイムスタンプ)に従いデコードを行い、デコード結果をセレクタ７０へ送る。オーディオデコーダ８０はデコーダバッファ５０から前記圧縮オーディオ信号を読み出し、ＰＴＳに従いデコードを行い、デコード結果をセレクタ９０へ送る。メモリ４０は前記データ信号を蓄積するとともに、後述するＣＰＵ３０で実行されるプログラムを記憶する。ＣＰＵ３０はメモリ４０の実行プログラム領域４１に展開されたデータデコーダ４２、ＯＳＤ(On Screen Display：オンスクリーンディスプレイ)４３、システムコントロール４４など，複数のプログラムを時分割で実行し、後述するデータバス１３０にデータ信号を供給する。データデコーダ４２はデータ信号のヘッダ部分を解析し、そこに示されるデータの種類に従ってデータ信号のデコードを行う。ＯＳＤ４３はＯＳＤを表示するために必要な描画のための計算を行う。システムコントロール４４はデジタル放送受信機全体の制御を行う。
ＣＰＵインタフェース１００はＣＰＵ３０で実行されるプログラムのデータデコーダ４２によってデコードされたビデオ信号およびオーディオ信号をデータバス１３０から得て信号の種類に応じセレクタ７０、あるいはセレクタ９０に供給し、セレクタ７０、あるいはセレクタ９０へ制御信号を送る。セレクタ７０はＣＰＵ３０の制御に従い、主となる放送を出力する場合はビデオデコーダ６０の出力を選択し、データ信号に含まれるビデオ信号を出力する場合はＣＰＵインタフェース１００から供給されるビデオ信号を選択し、後述するディスプレイ１１０に供給する。セレクタ９０はＣＰＵ３０の制御に従い、主となる放送を出力する場合はオーディオデコーダ８０の出力を選択し、データ信号に含まれるオーディオ信号を出力する場合はＣＰＵインタフェース１００から供給されるオーディオ信号を選択し、後述するスピーカ１２０に供給する。ディスプレイ１１０はセレクタ７０から供給されたビデオ信号を表示する。スピーカ１２０はセレクタ９０から供給されたオーディオ信号を出力する。データバス１３０はデジタル放送受信機においてＣＰＵ３０が処理したデータ信号を各部に伝達する経路である。
上記のような構成とすることで、デジタル放送信号にデータ信号が多重されている場合はデータ信号をデータデコーダ４２でソフトウェアデコードして表示や音声出力が得られる。

なお、圧縮ビデオ信号、圧縮オーディオ信号、およびそれに付随するデータ信号が多重されたデジタル放送信号をデコードするデジタル放送受信機の一例として特開平０７−２６４５６２号公報に開示されたものがあげられる。

特開平０７−２６４５６２号公報

デジタル圧縮技術の向上に伴い、デジタル放送の伝送路において圧縮ビデオ／オーディオ信号の占める割合は減り、より多くのデータ信号の伝送が可能になる。

このため、従来の文字データを中心とするデータだけでなく、ビデオクリップや効果音など、映像や音声によるデータの伝送も可能となり、より多彩なデータを送信できる。

このときデータ放送による映像や音声のデータは圧縮せずに伝送することも可能であるが、デジタル放送のビデオ・オーディオ信号と同様に圧縮をかけてからデータ信号として伝送したほうがより多くのデータを伝送できる。

ところが図９に示した従来のデジタル放送受信機においては、データ信号のデコードはすべてデータデコーダ４２で処理する。このため、データデコーダ４２はデータ信号の解析後、伝送されたデータがデジタル放送で多重されている圧縮ビデオ信号あるいは圧縮オーディオ信号と同じ圧縮方法が用いられている場合でも、データデコーダ４２はビデオデコーダ６０、オーディオデコーダ８０と同様のデコード処理を行う必要がある。また、圧縮された静止画が送られてきた場合も圧縮されたビデオ信号としてビデオデコーダでデコード処理をする方が効率が良い。

またデジタル圧縮技術の向上に伴い、圧縮ビデオ信号や圧縮オーディオ信号のデコード処理は複雑になり、ＣＰＵ３０におけるデータデコーダ４２の処理負荷が重くなる。ＣＰＵ３０はＯＳＤ４３、システムコントロール４４など，他プログラムも時分割で実行するため、データデコーダ４２の処理負荷増加はデジタル放送受信機全体の動作に影響を与える。影響を与える具体的な例としては、ＯＳＤの描画があげられる。データ信号のデコードを開始するとＯＳＤの描画処理の優先度が低下するため、ＯＳＤ画面の切替には以前より時間がかかるようになる。例えば、データ放送をＯＳＤで示されたメニューから選択した場合、データ信号のデコードの開始とともにＯＳＤの動作が緩慢になる。このようにユーザに与える影響は大きい。

一方、データ信号のデコード時にビデオデコーダ６０とオーディオデコーダ８０はデコード結果がそれぞれセレクタ７０、９０において選択されないため、デコードは行うが、出力は行われない。

このようにデータ信号に含まれる圧縮ビデオ信号あるいは圧縮オーディオ信号をデコードして出力するとき、ＣＰＵ３０における負荷が重くなる一方で，ビデオデコーダ６０、オーディオデコーダ８０におけるデコード処理は出力されず、デジタル放送受信機における装置全体の利用効率が悪い。

本発明の目的は、ＣＰＵの処理負荷の増加を軽減するデジタル放送受信機を提供することにある。

上記課題を解決するために、例えば、特許請求の範囲に開示された発明を実施すればよい。

本発明によれば、処理負荷を軽減することができる。

以下、本発明の実施の形態について図面を参照しながら詳細に説明する。

まず、本発明の第一の実施形態について説明する。

図１は、本発明の第一のデジタル放送受信機を示す図である。

同図に示すように、このデジタル放送受信機はチューナ／ＦＥＣ１０と、アンテナ１１と、デマルチプレクサ２１と、ＣＰＵ３０と、メモリ４０と、デコーダバッファ５１と、ビデオデコーダ６１と、セレクタ７０、７１、９０、９１と、オーディオデコーダ８１と、ＣＰＵインタフェース１０１と、ディスプレイ１１０と、スピーカ１２０と、データバス１３０とを備える。これらの構成要素のうち、チューナ／ＦＥＣ１０と、アンテナ１１と、ＣＰＵ３０と、メモリ４０と、セレクタ７０，９０とデータバス１３０に関しては、図９に示したデジタル放送受信機と同様であるので、説明を省略する。

デマルチプレクサ２１はチューナ／ＦＥＣ１０から得られる圧縮ビデオ信号、圧縮オーディオ信号、データ信号が多重されたデジタル信号を分離し、圧縮ビデオ信号はセレクタ７１、圧縮オーディオ信号はセレクタ９１に供給する。データ信号はデータバス１３０を経由してメモリ４０に供給される。ＣＰＵ３０で実行されるデータデコーダ４５はデータ信号を解析し、含まれるデータ信号の種類を判別する。

データ信号の内容がビデオ信号の場合は、その圧縮の有無や種類を調べ、デジタル放送信号に多重された圧縮ビデオ信号と同じ圧縮方法のビデオ信号の場合はデコーダバッファ５１に書き込むため、データバス１３０、ＣＰＵインタフェース１０１を経由してセレクタ７１に送り、それ以外のデータの場合はデータデコーダ４５によるソフトウェアデコードを行い、ディスプレイ１１０で表示するためビデオ信号をデータバス１３０、ＣＰＵインタフェース１０１を経由してセレクタ７０へ送る。

データ信号の内容がオーディオ信号の場合は、その圧縮の有無や種類を調べ、デジタル放送信号に多重された圧縮オーディオ信号と同じ圧縮方法のオーディオ信号の場合はデコーダバッファ５１に書き込むためデータバス１３０、ＣＰＵインタフェース１０１を経由してセレクタ９１に送り、それ以外のデータの場合はデータデコーダ４５によるソフトウェアデコードを行い、スピーカ１２０で出力するためオーディオ信号をデータバス１３０、ＣＰＵインタフェース１０１を経由してセレクタ９０へ送る。

データ信号の内容が文字データのようにオーディオ信号、ビデオ信号のいずれでもない場合はデータデコーダ４５でソフトウェアデコードを行い、デコードしたビデオ信号をデータバス１３０、ＣＰＵインタフェース１０１を経由してセレクタ７０に出力する。ＣＰＵインタフェース１０１はＣＰＵ３０で実行されるプログラムのデータデコーダ４５によって処理されたビデオ、あるいはオーディオ信号をデータバス１３０から得てＣＰＵ３０の制御に従いセレクタ７０、７１、９０、９１のいずれかに供給し、ＣＰＵ３０により主となる放送かデータ放送のどちらかを出力するように選択し、セレクタ７０、７１、９０、９１に制御信号を送る。また、データ信号には複数の圧縮されたビデオ信号もしくは圧縮されたオーディオ信号が多重される場合がある。この場合、データデコーダ４５は圧縮されたビデオ信号をセレクタ７１に供給するとともに自らもＣＰＵ３０で圧縮されたビデオ信号のデコード処理を行うことにより複数のチャネルのデコード処理が可能になる。例えば、データ信号にＭＰＥＧ４によるデータとＭＰＥＧ２によるデータが多重される場合、データデコーダ４５はＭＰＥＧ２によるデータをセレクタ７１に供給するとともに自らもＣＰＵ３０でＭＰＥＧ４によるデータのデコード処理を行う。このように、本発明のＣＰＵとデコーダによって、パラレルのデコード処理をすることができる。

セレクタ７１はＣＰＵ３０の制御により、主となる放送をデコードする場合はデマルチプレクサ２１から送られるデジタル放送信号に多重された圧縮ビデオ信号を、データ信号に含まれる圧縮ビデオ信号をデコードする場合はＣＰＵインタフェース１０１が供給する圧縮ビデオ信号をデコーダバッファ５１に出力する。セレクタ９１はＣＰＵ３０の制御により、主となる放送をデコードする場合はデマルチプレクサ２１から送られるデジタル放送信号に多重された圧縮オーディオ信号を，データ信号に含まれる圧縮オーディオ信号をデコードする場合はＣＰＵインタフェース１０１が供給する圧縮オーディオ信号を、デコーダバッファ５１に出力する。

デコーダバッファ５１はセレクタ７１、９１から入力されたビデオ、あるいはオーディオ信号を保持するバッファである。ビデオデコーダ６１はデコーダバッファ５１から前記圧縮ビデオ信号を読み出し、ＰＴＳに従いデコード処理を行い、デコード結果をセレクタ７０に出力する。オーディオデコーダ８１はデコーダバッファ５１から前記圧縮オーディオ信号を読み出し、ＰＴＳに従いデコード処理を行い、デコード結果をセレクタ９０に出力する。

本発明は上記のような構成とすることで、従来データデコーダ４５でデコード処理を行っていた圧縮ビデオ信号および圧縮オーディオ信号のデコード処理に、ビデオデコーダ６１、オーディオデコーダ８１を利用することにより、ＣＰＵ３０の処理負荷を軽減することができる。

次に本発明の第二の実施形態について説明する。

図２は、本発明の第二のデジタル放送受信機を示す図であり、図１のうち、特にデコーダバッファ５１の利用方法に着目した図である。

同図において、図１と同一部分については、同一符号を付して説明を省略する。

同図において、デコーダバッファ５１は、バッファ内部に、圧縮ビデオ信号を格納する領域であるビデオデコーダバッファ５２、圧縮オーディオ信号を格納する領域であるオーディオデコーダバッファ５３を含む。ここでビデオデコーダバッファ５２はデジタル放送に多重される圧縮ビデオ信号と、データ信号に含まれる圧縮ビデオ信号とのいずれかを時分割で占有する。オーディオデコーダバッファ５３についても同様にデジタル放送に多重される圧縮オーディオ信号と、データ信号に含まれる圧縮オーディオ信号とのいずれかを時分割で占有する。

ビデオデコーダ６１はデコーダバッファ５１内の圧縮ビデオ信号が蓄積されているビデオデコーダバッファ５２からデータを読み出し、デコードを行う。同様にオーディオデコーダ８１はデコーダバッファ５１内の圧縮オーディオ信号が蓄積されているオーディオデコーダバッファ５３からデータを読み出し、デコードを行う。

本実施形態ではデジタル放送に多重される圧縮ビデオ信号と，データ信号に含まれる圧縮ビデオ信号を排他的に同じ領域に置くため、データ信号デコード処理によるメモリ容量の増加をせずにすむ。

またビデオデコーダ６１、オーディオデコーダ８１は主となる放送のデータとデータ放送のデータのデコーダバッファ５１内における区別をつけずに済むため、既存の主となる放送のみのデコードを行うビデオデコーダ、オーディオデコーダを利用してデータ放送のデコードが可能なデジタル放送受信機を構成できる。

次に本発明の第三の実施形態について説明する。

図３は、本発明の第三のデジタル放送受信機を示す図である。

同図に示すように、本デジタル放送受信機が図２に示したデジタル放送受信機と異なるのは、ＣＰＵインタフェース１０２と、ＶＤ１４１(Video Data；ビデオデータライン上で伝達されるビデオデータの略記)と、ＶＲＡ１４２(Video Read Address：ビデオリードアドレスライン上で伝達されるビデオリードアドレスデータの略記)と、ＶＷＡ１４３(Video Write Address：ビデオライトアドレスライン上で伝達されるビデオライトアドレスデータの略記)と、ＶＳ１４４(Video Start：ビデオスタートライン上で伝達されるビデオスタートデータの略記)と、ＡＤ１５１(Audio data：オーディオデータライン上で伝達されるオーディオデータの略記)と、ＡＲＡ１５２(Audio Read Address：オーディオリードアドレスデータライン上で伝達されるオーディオリードアドレスデータの略記)と、ＡＷＡ１５３(Audio Write Address：オーディオライトアドレスデータライン上で伝達されるオーディオライトアドレスデータの略記)と、ＡＳ１５４(Audio Start：オーディオスタートライン上で伝達されるオーディオスタートデータの略記)と、ビデオバッファインタフェース６２と、ビデオデコード部６３と、オーディオバッファインタフェース８２と、オーディオデコード部８３であり、その他は同じである。そこで、同一部分については同一符号を付して説明を省略する。

ＣＰＵインタフェース１０２は、デコーダバッファ５１内のビデオデコーダバッファ５２にデータ信号に含まれる圧縮ビデオ信号を書き込む際、書き込みアドレスをＶＷＡ１４３を用いて後述するビデオバッファインタフェース６２に送る。

ビデオバッファインタフェース６２はＶＲＡ１４２で指定したアドレスのデータをビデオデコーダバッファ５２からＶＤ１４１を用いてビデオデコーダ６１に読み込む。またＶＷＡ１４３から送られたＣＰＵ３０のデコーダバッファ５１に対する書き込みアドレスを保持する。

オーディオデータの場合も同様の方法でオーディオデコーダ８１にデータを読み込む。
つまり、ＣＰＵインタフェース１０２は、デコーダバッファ５１内のオーディオデコーダバッファ５３にデータ信号に含まれる圧縮オーディオ信号を書き込む際、書き込みアドレスをＡＷＡ１５３を用いて後述するオーディオバッファインタフェース８２に送る。
オーディオバッファインタフェース８２はＡＲＡ１５２で指定したアドレスのデータをオーディオデコーダバッファ５３からＡＤ１５１を用いてオーディオデコーダ８１に読み込む。またＡＷＡ１５３から送られたＣＰＵ３０のデコーダバッファ５１に対する書き込みアドレスを保持する。

ここで、ビデオデコーダ・オーディオデコーダともにバッファに対する書き込み，読み出しのアドレスを調べることでバッファ内に蓄積されたデータが枯渇したかどうかを判断することができる。ここではオーディオ信号の場合を例にとり説明を行う。

図４はバッファ内のデータ量の推移を示す図である。グラフ横軸は時間の経過を示し、縦軸はＡＷＡ１５３からＡＲＡ１５２の差を示す。またグラフ下段に同時刻におけるＣＰＵ３０と、オーディオデコード部８３の処理を示す。ここで縦軸にあたるＡＷＡ１５３からＡＲＡ１５２の差はオーディオデコーダバッファ５３内の残りデータ量に対応する。

ＣＰＵ３０はデータ信号をメモリ４０に受信後、データ信号の解析を行い、主となる放送と同じ圧縮形式の場合はデコードをオーディオデコーダ８１で行う。

ここで圧縮オーディオ信号のデコード処理を(a)、(b)、(c)の3つの部分に分け、その各部分について説明を行う。

(a)の部分：オーディオデコーダバッファ５３に、ＣＰＵ３０からＣＰＵインタフェース１０２を介して、データ信号に含まれる圧縮オーディオ信号を書き込む。ＣＰＵ３０は、データデコード以外にもＯＳＤやシステム全体のコントロールなど、他のプログラムを実行しているため、ＤＭＡ(Direct Memory Access：ダイレクトメモリアクセス)等の転送方法でデータバス１３０を介して断続的に圧縮オーディオ信号を転送する。このときオーディオバッファインタフェース８２では読み出しを行っていないため、デコーダバッファ５１内の圧縮オーディオ信号は単調増加する。

(b)の部分：オーディオデコーダバッファ５３内に所定の量の圧縮オーディオ信号が蓄積され、デコード開始を待っている状態である。

(c)の部分：ＣＰＵ３０からＡＳ１５４を介してオーディオデコーダ８１に対しデコード開始を指示するとデコードが開始され、バッファ内の圧縮オーディオ信号をデコードすることで圧縮オーディオ信号を消費している状態である。オーディオデコーダ８１がデコードを行うことによりＡＷＡ１５３とＡＲＡ１５２の差は小さくなる。オーディオデコーダ８１は両者の差分が０になったときデータが枯渇したと判断してデコード処理を停止する。あるいはＡＲＡ１５２を０にリセットして、デコーダバッファ５１内の圧縮オーディオ信号の読み出しを再開することにより繰り返しデコードを行える。あるいはデコーダバッファ５１に書き込む際に保持した所定のアドレスにＡＲＡ１５２をリセットすることでデコードを途中から再開することもできる。

いずれの場合においてもＣＰＵ３０はオーディオデコーダ８１に対するＡＳ１５４を用いたスタート処理のみですむため，圧縮オーディオ信号のデコード制御が容易である。
圧縮ビデオ信号のデコードの場合も同様である。

データ放送において１度にデコードするデータ量は主となる放送に比べると短く、デコードしたデータを繰り返しデコードする場合は、同じデータを頻繁にデコーダバッファ５１に転送しなければならない。

本実施形態では、デコーダバッファ５１内にデータ信号に含まれる圧縮ビデオ／オーディオ信号がすべて格納できる場合は、最初にデコーダバッファ５１に圧縮ビデオ／オーディオ信号を格納する処理を行うだけで、その後はデコーダバッファ５１に対し断続的に圧縮ビデオ／オーディオ信号を供給する必要はない。このためデータバス１３０においてデータデコーダのデコード結果以外のデータ、たとえばＯＳＤデータの転送などで有効に活用できる。これはデータ放送でバックグラウンド音楽の繰り返しなどのアプリケーションにおいて特に有効である。

次に本発明の第四の実施形態について説明する。

図５は、本発明の第四のデジタル放送受信機を示す図である。

同図に示すように、本デジタル放送受信機が図３に示したデジタル放送受信機と異なるのは、ビデオバッファ経過割り込み１６０と、オーディオバッファ経過割り込み１７０であり、その他は同じである。そこで、同一部分については同一符号を付して説明を省略する。以下に変更部分の説明を行う。

ビデオバッファ経過割り込み１６０はＶＷＡ１４３を通じてビデオバッファインタフェース６２に保持されたアドレスと、ＶＲＡ１４２が等しくなったときに発生し、同様にオーディオバッファ経過割り込み１７０はＡＷＡ１５３を通じてオーディオバッファインタフェース８２に保持されたアドレスと、ＡＲＡ１５２が等しくなったときに発生する。

図６は本デジタル放送受信機の繰り返しデコード時におけるデータ量と各部の処理を示す図である。データ信号に含まれる圧縮オーディオ信号のデコードを例にして説明を行う。

(d)の部分：デコーダバッファ５１に圧縮オーディオ信号が蓄積され、デコード開始を待っている状態である。

(e)の部分：ＣＰＵ３０によりＡＳ１５４を介してオーディオデコーダ８１に対しデコード開始を指示すると、デコードを開始し、ＡＷＡ１５３を通じてオーディオバッファインタフェース８２に保持されたアドレスの１つとＡＲＡ１５２が一致したときオーディオバッファ経過割り込み１７０を通じて割り込みをＣＰＵ３０に供給し、オーディオデコーダ８１はデコードを停止する。

オーディオバッファ経過割り込み１７０によりＣＰＵ３０はオーディオデコーダ８１がデコーダバッファ５１内の圧縮オーディオ信号のデコードを停止したことがわかるので、ＣＰＵ３０は任意の時間(f)の部分のあと、(g)の部分において再びＡＳ１５４によりデコードを開始する。

図６では、オーディオバッファインタフェース８２が保持しているアドレスは、ＣＰＵ３０が最後にデコーダバッファ５１に書き込んだアドレスであるため、データが枯渇したときのみ割り込みが発生するが、書き込み途中のアドレスを複数保持することにより任意の点でデコード停止、再開も可能である。

本実施例ではＣＰＵ３０がデコード再開タイミングおよび繰り返し回数を自由に設定できるので主となる放送との同期を要求されるアプリケーションに対しても対応が可能となる。

次に本発明の第五の実施形態について説明する。

図７は、本発明の第五のデジタル放送受信機を示す図である。

同図に示すように、本デジタル放送受信機が図５に示したデジタル放送受信機と異なるのはＶＳＳ(Video start/stop：ビデオスタート・ストップ)１４５と、ＡＳＳ(Audio start/stop：オーディオスタート・ストップ)１５５と，ビデオフレームパルス割り込み１６１と、オーディオフレームパルス割り込み１７１であり、その他は同じである。そこで、同一部分については同一符号を付して説明を省略する。以下に変更部分の説明を行う。ＶＳＳ１４５はＣＰＵ３０の制御信号によりビデオデコーダ６１のデコード処理を開始・停止させる。同様にＡＳＳ１５５はＣＰＵ３０の制御信号によりオーディオデコーダ８１のデコード処理を開始・停止させる。ビデオフレームパルス割り込み１６１は圧縮ビデオ信号の１フレームのデコードが終了したときに発生し、ＣＰＵ３０に通知する。同様にオーディオフレームパルス割り込み１７１は圧縮オーディオ信号の１フレームのデコードが終了したときに発生し、ＣＰＵ３０に通知する。

図８は本実施形態におけるデコード制御を示す図である。

データ信号に含まれる圧縮オーディオ信号のデコードを例として説明を行う。

ＣＰＵ３０は、(h)の点でＡＳＳ１５５に制御信号を送りデコードを開始し、１フレームのデータが終了するたびにオーディオデコーダ８１から割り込みを受ける。

そしてデータデコーダ４５のプログラムで定められた(i)の点でＡＳＳ１５５に制御信号を送りデコーダを停止する。

そして再び(j)の点でＡＳＳ１５５に制御信号を送ることでオーディオデコーダ８１のデコード処理を再開する。

本実施形態ではＣＰＵ３０が転送する圧縮オーディオ信号のフレーム数を事前に掌握している場合にフレームパルスを用いてバッファの残量を測定できる方法を示した。効果は第４の実施形態に準ずる。

次に本発明の第六の実施形態について説明する。

図１０は、本発明の第六のデジタル放送受信機を示す図である。

同図に示すように、本デジタル放送受信機が図１に示したデジタル放送受信機と異なるのはビデオデータ線２１０、オーディオデータ線２２０、ＣＰＵデータ線２３０であり、その他は同じである。そこで、同一部分については同一符号を付して説明を省略する。

なお、本実施形態ではビデオデコーダ、オーディオデコーダ、ＣＰＵがパッケージ２００で一体化されている。

ビデオデータ線２１０は、データバス１３０を用いてメモリ４０から圧縮ビデオ信号を読み出す。同様にオーディオデータ線２２０はデータバス１３０を用いてメモリ４０から圧縮オーディオ信号を読み出す。ＣＰＵデータ線２３０はＣＰＵがメモリ内のデータを読み書きするための線である。

デマルチプレクサ２１により分離されたデータ信号はＣＰＵ３０に供給される。ＣＰＵ３０で実行されるデータデコーダ４５はデータ信号を解析し、含まれるデータ信号の種類を判別してからメモリ４０に格納する。データ信号の内容がビデオ信号であり、ビデオデコーダでデコード可能である場合はＣＰＵ３０はデータ信号をビデオデータ線２１０を経由してビデオデコーダ６１に供給しデコード処理を行う。同様に、データ信号の内容がオーディオ信号であり、オーディオデコーダでデコード可能である場合はＣＰＵ３０はデータ信号をオーディオデータ線２２０を経由してオーディオデコーダ８１に供給しデコード処理を行う。

本実施形態では、ビデオデコーダ、オーディオデコーダ、ＣＰＵが一体化されている回路でデータ信号のデコードを行う際にビデオデコーダ、オーディオデコーダを利用する方法を示した。

上記明細書に書かれた実施例によれば、データ信号に含まれる圧縮ビデオ信号、圧縮オーディオ信号のデコードをソフトウェアによるものではなく、あらかじめ具備された主となる放送のデコードを行うためのビデオデコーダ・オーディオデコーダを用いるためにＣＰＵの処理が軽減されることにより、従来機能の処理速度向上や、ＣＰＵの低コスト化だけでなく、新たな処理を追加することもできる。

また、例えば、受信機に通信機能を持たせ、データ信号をデマルチプレクサだけでなくインターネットなどのネットワークから得る場合、通信機能をＣＰＵでソフトウェアで処理することにより外部の部品点数削減等の効果が得られる。

本発明の第一の実施形態を示すブロック図である。本発明の第二の実施形態を示すブロック図である。本発明の第三の実施形態を示すブロック図である。デコード時におけるデコーダバッファ内の総データ量の推移を表した図である。本発明の第四の実施形態を示すブロック図である。オーディオバッファ経過割り込みを用いてくり返し再生を行うときのデコーダバッファ内の総データ量の推移を表した図である。本発明の第五の実施形態を示すブロック図である。オーディオフレームパルス割り込みを用いてデコード停止、再開を行うときのデコーダバッファ内の総データ量の推移を表した図である。従来のデジタル放送受信機の構成を示すブロック図である。本発明の第六の実施形態を示すブロック図である。

符号の説明

１０…チューナ／ＦＥＣ
１１…アンテナ
２１…デマルチプレクサ
３０…ＣＰＵ
４０…メモリ
５１…デコーダバッファ
５２…ビデオデコーダバッファ
５３…オーディオデコーダバッファ
６１…ビデオデコーダ
７１…セレクタ
８１…オーディオデコーダ
９１…セレクタ
１０１…ＣＰＵインタフェース

Claims

主放送の圧縮ビデオ信号並びに圧縮オーディオ信号、およびデータ放送の信号が多重されたデジタル放送信号をそれぞれ分離するデマルチプレクサと、
前記デマルチプレクサにより分離された主放送の圧縮ビデオ信号、および圧縮オーディオ信号を格納するデコーダバッファと、
前記デコーダバッファ内の前記圧縮ビデオ信号をデコードするビデオデコーダと、
前記デコーダバッファ内の前記圧縮オーディオ信号をデコードするオーディオデコーダと、
前記デマルチプレクサにより分離された前記データ放送の信号を格納するメモリと、
前記メモリに格納されたデータ放送の信号の解析を行うＣＰＵとを備え、
前記ＣＰＵは、解析したデータ放送の信号に圧縮ビデオ信号あるいは圧縮オーディオ信号が含まれており且つそれらの圧縮形式がデジタル放送信号に多重された前記圧縮ビデオ信号あるいは前記圧縮オーディオ信号と等しい圧縮形式である場合に、前記ＣＰＵが解析したデータ放送の信号に含まれる圧縮ビデオ信号あるいは圧縮オーディオ信号を前記デコーダバッファに格納し、
前記ビデオデコーダまたは前記オーディオデコーダは、前記ＣＰＵに対しフレームパルス割り込み信号を発生し、前記ＣＰＵは前記フレームパルス割り込み信号を受けて前記圧縮ビデオ信号または前記圧縮オーディオ信号のフレーム数をカウントし、当該カウントした圧縮ビデオ信号または圧縮オーディオ信号のフレーム数と前記データ放送の信号に含まれる圧縮ビデオ信号または圧縮オーディオ信号のフレーム数とに基づいて前記デコーダバッファ内に格納されたデータの残量を測定することを特徴とするデジタル放送受信機。
前記ＣＰＵは、解析したデータ放送の信号に含まれる信号がデジタル放送信号に多重された主放送の圧縮ビデオ信号あるいは圧縮オーディオ信号と等しい圧縮形式ではない場合に、解析したデータ放送の信号のデコード処理を行うことを特徴とする請求項１記載のデジタル放送受信機。
前記デコーダバッファは、前記デマルチプレクサにより分離された主放送の圧縮ビデオ信号および圧縮オーディオ信号と、前記データ放送の信号に含まれる圧縮ビデオ信号および圧縮オーディオ信号とを時分割で占有し、排他的に利用することを特徴とする請求項１または２記載のデジタル放送受信機。
主放送の圧縮ビデオ信号並びに圧縮オーディオ信号、およびデータ放送の信号が多重されたデジタル放送信号をそれぞれ分離するデマルチプレクサと、
前記デマルチプレクサにより分離された主放送の圧縮ビデオ信号、および圧縮オーディオ信号を格納するデコーダバッファと、
前記デコーダバッファ内の前記圧縮ビデオ信号をデコードするビデオデコーダと、
前記ビデオデコーダでデコードされたビデオ信号を表示するディスプレイと、
前記デコーダバッファ内の前記圧縮オーディオ信号をデコードするオーディオデコーダと、
前記オーディオデコーダでデコードされたオーディオ信号を出力するスピーカと、
前記デマルチプレクサにより分離された前記データ放送の信号を格納するメモリと、
前記メモリに格納されたデータ放送の信号の解析を行うＣＰＵとを備え、
前記ＣＰＵは、解析したデータ放送の信号に圧縮ビデオ信号あるいは圧縮オーディオ信号が含まれており且つそれらの圧縮形式がデジタル放送信号に多重された主放送の圧縮ビデオ信号あるいは前記圧縮オーディオ信号と等しい圧縮形式である場合に、前記ＣＰＵが解析したデータ放送の信号に含まれる圧縮ビデオ信号あるいは圧縮オーディオ信号を前記デコーダバッファに格納し、
前記ビデオデコーダまたは前記オーディオデコーダは、前記ＣＰＵに対しフレームパルス割り込み信号を発生し、前記ＣＰＵは前記フレームパルス割り込み信号を受けて前記圧縮ビデオ信号または前記圧縮オーディオ信号のフレーム数をカウントし、当該カウントした圧縮ビデオ信号または圧縮オーディオ信号のフレーム数と前記データ放送の信号に含まれる圧縮ビデオ信号または圧縮オーディオ信号のフレーム数とに基づいて前記デコーダバッファ内に格納されたデータの残量を測定することを特徴とするデジタル放送受信機。