CN105487638A

CN105487638A - 电子电路系统及其降低功耗的方法

Info

Publication number: CN105487638A
Application number: CN201510856616.3A
Authority: CN
Inventors: 贾天亮
Original assignee: Beijing Techshino Technology Co Ltd
Current assignee: Beijing Techshino Technology Co Ltd
Priority date: 2015-11-30
Filing date: 2015-11-30
Publication date: 2016-04-13
Anticipated expiration: 2035-11-30
Also published as: CN105487638B

Abstract

本发明公开了一种电子电路系统及其降低功耗的方法，属于电路领域，所述电子电路系统包括主CPU和与主CPU连接的外围工作模块，主CPU还连接有辅助CPU，主CPU、外围工作模块和辅助CPU还连接有用于供电的电源模块，主CPU、外围工作模块与电源模块之间设置有开关，开关的控制端与辅助CPU连接。本发明中，当主CPU处于空闲状态时，辅助CPU切断主CPU和外围工作模块的电源，使主CPU和外围工作模块都处于断电状态，克服了现有技术中主CPU即使进入了休眠或低功耗状态，耗电仍然较大的情况，而且不受主CPU自身设计的影响。与现有技术相比，本发明能够最大程度的降低系统功耗。

Description

电子电路系统及其降低功耗的方法

技术领域

本发明涉及电路领域，特别是指一种电子电路系统及其降低功耗的方法。

背景技术

近几十年来，随着集成电路规模的不断增大，功耗逐渐成为衡量一个电路设计好坏与否的重要标准。便携式设备数量的急剧增加直接导致了对高度复杂度、低功耗集成电路的大量需求。低功耗集成电路的使用可以显著延长便携式设备两次充电之间的时间间隔，提高其使用效率和便携程度。此外，功耗较高的集成电路会出现一系列的问题，如早期失效，从而增加系统的实现成本。然而随着芯片和系统尺寸的持续增加，要提供充分的散热能力就必须付出昂贵的代价，对于便携式设备，复杂且庞大的散热系统的集成是很困难的，因此需要更多的低功耗技术来克服这些矛盾。近年来，人们对低功耗设计的兴趣越来越浓厚。

如何降低系统功耗是现在电子电路系统设计所面临的巨大挑战。SoC(片上系统，即信息系统核心的芯片集成)技术的发展使得单个芯片(下面统称“CPU”)集成所有的处理部件成为可能，集成了如此多的部件，SoC的功耗就不可避免的会增大。现有技术降低系统功耗的方式为，当系统在正常运行的时候，功能全部启动，当系统一段时间没有任何操作的时候，CPU自动或通过特定的外部信号，使CPU进入休眠状态或低功耗状态，如图1所示，通过CPU进入休眠状态或低功耗状态来降低系统的功耗，而CPU之外的外围工作模块仍然处于通电状态，仍然在耗电。如果当前系统设计所采用的CPU都是高性能的，即使进入休眠状态或低功耗状态，其耗电仍然是很大的，无法达到预期的低功耗要求。如以S5PV210为例，其在休眠时能达到的最低功耗为5-6mA，当系统要求最低功耗小于2mA或更低的uA级别的时候，现有技术的设计方法就无法达到要求了。

发明内容

本发明要解决的技术问题是提供一种电子电路系统及其降低功耗的方法，以最大程度的降低系统的功耗。

为解决上述技术问题，本发明提供技术方案如下：

一种电子电路系统，包括主CPU和与所述主CPU连接的外围工作模块，所述主CPU还连接有辅助CPU，所述主CPU、外围工作模块和辅助CPU还连接有用于供电的电源模块，所述主CPU、外围工作模块与所述电源模块之间设置有开关，所述开关的控制端与所述辅助CPU连接。

上述的电子电路系统降低功耗的方法，包括：

所述辅助CPU获取所述主CPU的工作状态；

当所述主CPU的工作状态为空闲状态时，所述辅助CPU切断所述电源模块通向所述主CPU和外围工作模块的电源。

本发明的实施例具有以下有益效果：

本发明中，当主CPU处于空闲状态时，辅助CPU切断主CPU和外围工作模块的电源，使主CPU和外围工作模块都处于断电状态，克服了现有技术中主CPU即使进入了休眠或低功耗状态，耗电仍然较大的情况，而且不受主CPU自身设计的影响。与现有技术中只依靠主CPU进入休眠状态或低功耗状态来降低整个系统的功耗相比，本发明能够使系统功耗降低的更加彻底，最大程度的降低系统功耗。

附图说明

图1为现有技术的电子电路系统的结构示意图；

图2为本发明的电子电路系统的一种实施例的结构示意图；

图3为本发明的电子电路系统的另一种实施例的结构示意图；

图4为本发明的降低功耗的方法的一种实施例的流程图；

图5为本发明的降低功耗的方法的另一种实施例的流程图。

具体实施方式

为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。

本发明实施例提供一种电子电路系统，如图2所示，包括主CPU11和与主CPU11连接的外围工作模块12，主CPU11还连接有辅助CPU14，主CPU11、外围工作模块12和辅助CPU14还连接有用于供电的电源模块13，主CPU11、外围工作模块12与电源模块13之间设置有开关18，开关18的控制端与辅助CPU14连接。

本实施例中，当主CPU11处于空闲状态时，辅助CPU14切断主CPU11和外围工作模块12的电源，使主CPU11和外围工作模块12都处于断电状态，克服了现有技术中主CPU11即使进入了休眠或低功耗状态，耗电仍然较大的情况，而且不受主CPU11自身设计的影响。与现有技术中只依靠主CPU11进入休眠状态或低功耗状态来降低整个系统的功耗相比，本实施例能够使系统功耗降低的更加彻底，最大程度的降低系统功耗。

优选的，辅助CPU14的进入休眠或低功耗状态时的功耗小于主CPU11进入休眠或低功耗状态时的功耗，此时，主CPU11和外围工作模块12断电后，辅助CPU14也进入休眠或低功耗状态，本实施例能够最大程度的降低系统功耗。进一步优选的，辅助CPU14的正常工作时的功耗小于主CPU11进入休眠或低功耗状态时的功耗，此时，辅助CPU14无需进入休眠或低功耗状态，本实施例就能够最大程度的降低系统功耗。

作为本实施例的一种改进，主CPU11通过第一状态信号线16连接辅助CPU14；

或者，主CPU11通过第一状态信号线16和第二状态信号线17连接辅助CPU14。

本实施例中，当主CPU11通过第一状态信号线16连接辅助CPU14时，可以分为如下两种情况：

第一种情况：当需要立即降低系统功耗时，如果第一状态信号线16为的预先约定好的高电平或低电平，辅助CPU14可以使系统立即进入低功耗状态；

第二种情况：当不需要立即降低系统功耗，同时为了避免主CPU11和外围工作模块12在低功耗状态和工作状态之间切换过于频繁，如果所述第一状态信号线16在一段时间内均为预先约定的高电平或低电平，辅助CPU14再使系统进入低功耗状态；

当主CPU11通过第一状态信号线16和第二状态信号线17连接辅助CPU14时，可以将第一种情况和第二种情况合并使用，使本实施例的功能更全面，此外，本实施例还可以根据功能的需要，使主CPU11通过多根状态信号线连接辅助CPU14，均不影响降低系统功耗的效果。本实施例中，还可以通过预先约定的高低电平变化(上升沿、下降沿)来反应主CPU11的工作状态。

作为第一种情况和第二种情况的实施例的一种改进，辅助CPU14连接有外部唤醒按键15，主CPU11连接有外部休眠按键19。

本实施例中，为了能够最大程度的降低系统功耗，当辅助CPU14切断电源模块13通向主CPU11和外围工作模块12的电源后，辅助CPU14自身也需要进入休眠状态，当需要唤醒主CPU11和外围工作模块12时，需要预先唤醒辅助CPU14，本实施例中，触发外部唤醒按键15唤醒辅助CPU14后，辅助CPU14就会恢复主CPU11和外围工作模块12的供电；本实施例中，如果辅助CPU14不进入休眠或低功耗状态就能够达到系统低功耗要求，也可以不使辅助CPU14进入休眠或低功耗状态，那么，当需要唤醒主CPU11和外围工作模块12时，辅助CPU14直接唤醒主CPU11和外围工作模块12即可。本实施例中，当主CPU11接收到外部休眠按键19的指令，或检测到外部休眠按键19动作后，主CPU11可以将第一状态信号线16或第二状态信号线17设为有效信号，辅助CPU14接收到第二状态信号线17的有效信号后，可以立即降低系统功耗。

作为上述实施例的改进，如图3所示，电源模块13包括为辅助CPU14供电的第一电源模块131和为主CPU11和外围工作模块12供电的第二电源模块132，电子电路系统还包括用于将第一电源模块131和第二电源模块132连接至外部电源的外部电源接口20，开关18设置在第二电源模块132与外部电源接口20之间。

本实施例中，当主CPU11处于空闲状态时，辅助CPU14可以通过切断第二电源模块132的电源，来关闭第二电源模块132通向主CPU11和外围工作模块12的电源，只保留第一电源模块131供电，这样第二电源模块132也不再耗电，本实施例能够最大限度的降低系统的功耗。本实施例中，为辅助CPU14供电的第一电源模块131采用功耗较低的电源模块。

上述实施例中，辅助CPU14需要选择功耗小于或等于2mA的低功耗CPU，优选的，辅助CPU14可以为MKL25、MKL26或MKL27系列芯片，或MSP430系列芯片等，这些芯片在休眠状态下所消耗的电流是uA级，功耗非常低，而且这些芯片在休眠状态下都能通过外部唤醒按键15唤醒；

上述实施例中，开关18可以采用本领域技术人员常用的多种电子元器件或电子电路，如继电器、三极管电路、MOSFET电路等。

本发明实施例还提供一种上述的电子电路系统降低功耗的方法，如图4所示，包括：

步骤S101：辅助CPU14获取主CPU11的工作状态；

本步骤中，辅助CPU14可以通过有线传输和无线传输的方式获取主CPU11目前的工作状态，具体的，当辅助CPU14与主CPU11在同一块PCB板上或走线方便时，可以采用PCB布线或导线等有线传输的方式实现通信，而当辅助CPU14与主CPU11由于布线不便，无法进行有线传输时，可以通过辅助CPU14与主CPU11内部的无线通信模块或外置的无线通信模块等无线传输的方式实现通信。本步骤中，辅助CPU14可以通过轮询或中断的方式获取主CPU11的工作状态，其中，轮询的方式是辅助CPU14以一定的周期获取主CPU11工作状态，该方式可以对主CPU11的工作状态进行实时监控，以便主CPU11进入空闲状态后，辅助CPU14能够及时地进行控制操作，以便降低系统功耗；中断的方式是系统正常工作的时候，辅助CPU14可以进入休眠或低功耗状态，当获取的主CPU11的工作状态发生变化时，会对辅助CPU14进行触发，唤醒处于休眠或低功耗状态的辅助CPU14，使辅助CPU14进入正常工作状态，进而对主CPU11和外围工作模块12做出相应处理，该方式，当系统正常工作时，可以使辅助CPU14进入休眠或低功耗状态，一定程度上减小辅助CPU14的功耗。

步骤S102：当主CPU11的工作状态为空闲状态时，辅助CPU14切断电源模块13通向主CPU11和外围工作模块12的电源。

本步骤中，主CPU11有任务时为工作状态，而主CPU11无任务时则为空闲状态。当主CPU11为空闲状态时，辅助CPU14可以切断电源模块13与主CPU11和外围工作模块12之间的开关18，使主CPU11和外围工作模块12断电，来降低系统功耗。

作为图4实施例的一种改进，如图5所示，步骤S102之后包括：

步骤S103：辅助CPU14自身进入休眠或低功耗状态。

本实施例中，辅助CPU14自身也进入休眠或低功耗状态，进一步降低了系统功耗。

作为图5实施例的一种改进，步骤S102进一步为：

当第一状态信号线16为预先约定的高电平或低电平时，辅助CPU14直接切断电源模块13通向主CPU11和外围工作模块12的电源；

和/或，当第一状态信号线16在一段时间内均为预先约定的高电平或低电平时，辅助CPU14切断电源模块13通向主CPU11和外围工作模块12的电源。

本实施例中，辅助CPU14仅仅通过第一状态信号线16的高、低电平作就能够获取主CPU11目前的工作状态，设计简便。

作为图5实施例的另一种改进，步骤S102进一步为：

当第一状态信号线16和第二状态信号线17为预先约定的高低电平值时，辅助CPU14直接切断电源模块13通向主CPU11和外围工作模块12的电源；

和/或，当第一状态信号线16和第二状态信号线17在一段时间内均为预先约定的高低电平值时，辅助CPU14切断电源模块13通向主CPU11和外围工作模块12的电源。

本实施例中，假设高电平为有效信号，低电平为非有效信号，第二状态信号线17为主信号，第一状态信号线16为辅信号。所谓的有效信号是指，当辅助CPU14收到这个信号后，必须做出相应的处理，而非有效信号指，当辅助CPU14收到这个信号后，不需要做任何处理；所谓主信号是指，当第二状态信号线17为有效信号(即高电平)的时候，不管第一状态信号线16是否有效(即不管第一状态信号线16是高电平或低电平)，辅助CPU14都必须立刻做出相应的处理，而当第二状态信号线17为无效信号(即低电平)的时候，CPU只有在第一状态信号线16为有效信号(即高电平)的时候，才做出相应的处理。

本实施例的具体工作流程可以为：在上电后，系统处于正常工作状态，所有功能全部打开，此时主CPU11将第二状态信号线17和第一状态信号线16均设为无效信号，表示主CPU11处于工作状态，当主CPU11处于空闲状态的时候，将第一状态信号线16设为有效信号，此时第二状态信号线17仍然为无效信号，表示主CPU11处于空闲状态；而如果主CPU11收到外部的特定操作或指令，指示主CPU11立刻进行休眠状态或低功耗状态，主CPU11将第二状态信号线17设为有效信号。

辅助CPU14可以通过轮询的方式实时检测第一状态信号线16和第二状态信号线17的状态。当检测到第二状态信号线17为有效信号的时候，立刻切断通向主CPU11和外围工作模块12的电源，同时辅助CPU14自身也进入休眠状态或低功耗状态。

当辅助CPU14检测到第二状态信号线17为无效信号，第一状态信号线16为有效信号时，启动定时器，这个定时时间Time可以根据实际应用进行配置，本实施例取30S或60S。在定时期间实时检测第一状态信号线16和第二状态信号线17。如果在定时时间内，第二状态信号线17一直为无效信号，而第一状态信号线16一直为有效信号，当定时时间到，辅助CPU14切断通向主CPU11和外围工作模块12的电源，同时辅助CPU14自身也进入休眠状态或低功耗状态；如果在定时时间内，第二状态信号线17变为了有效信号，那么辅助CPU14切断通向主CPU11和外围工作模块12的电源，同时辅助CPU14自身也进入休眠状态或低功耗状态；而如果在定时期间，在第二状态信号线17为无效信号的同时，第一状态信号线16变为了无效信号，那么辅助CPU14退出定时，回到实时检测第一状态信号线16和第二状态信号线17状态。

当辅助CPU14检测外部唤醒按键15动作后，立刻退出低功耗状态，同时恢复主CPU11和外围工作模块12的供电，使整个系统恢复正常工作状态。

本实施例中，辅助CPU14在检测第一状态信号线16和第二状态信号线17的时候可以采用中断的方式，如此，在系统正常工作的时候，辅助CPU14即可进入休眠状态或低功耗状态。第一状态信号线16和第二状态信号线17的信号变化，将会唤醒休眠或处于低功耗状态下的辅助CPU14，使辅助CPU14进入正常工作状态。与现有技术相比，这种处理方式，当系统正常工作时，可以使辅助CPU14进入休眠或低功耗状态，一定程度上减小辅助CPU14的功耗。

作为图5实施例的又一种改进，辅助CPU14切断电源模块13通向主CPU11和外围工作模块12的电源进一步为：

辅助CPU14通过切断第二电源模块132的电源，来关闭第二电源模块132通向主CPU11和外围工作模块12的电源。

以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims

1.一种电子电路系统，其特征在于，包括主CPU和与所述主CPU连接的外围工作模块，所述主CPU还连接有辅助CPU，所述主CPU、外围工作模块和辅助CPU还连接有用于供电的电源模块，所述主CPU、外围工作模块与所述电源模块之间设置有开关，所述开关的控制端与所述辅助CPU连接。

2.根据权利要求1所述的电子电路系统，其特征在于，所述主CPU通过第一状态信号线连接所述辅助CPU；

或者，所述主CPU通过第一状态信号线和第二状态信号线连接所述辅助CPU。

3.根据权利要求2所述的电子电路系统，其特征在于，所述辅助CPU连接有外部唤醒按键，所述主CPU连接有外部休眠按键。

4.根据权利要求1-3中任一所述的电子电路系统，其特征在于，所述电源模块包括为所述辅助CPU供电的第一电源模块和为所述主CPU和外围工作模块供电的第二电源模块，所述电子电路系统还包括用于将所述第一电源模块和第二电源模块连接至外部电源的外部电源接口，所述开关设置在所述第二电源模块与所述外部电源接口之间。

5.根据权利要求4所述的电子电路系统，其特征在于，所述辅助CPU的功耗小于或等于2mA。

6.权利要求1-5中任一所述的电子电路系统降低功耗的方法，其特征在于，包括：

所述辅助CPU获取所述主CPU的工作状态；

7.根据权利要求6所述的降低功耗的方法，其特征在于，所述当所述主CPU的工作状态为空闲状态时，所述辅助CPU切断所述电源模块通向所述主CPU和外围工作模块的电源之后包括：

所述辅助CPU自身进入休眠或低功耗状态。

8.根据权利要求7所述的降低功耗的方法，其特征在于，所述当所述主CPU的工作状态为空闲状态时，所述辅助CPU切断所述电源模块通向所述主CPU和外围工作模块的电源进一步为：

当所述第一状态信号线为预先约定的高电平或低电平时，所述辅助CPU直接切断所述电源模块通向所述主CPU和外围工作模块的电源；

和/或，当所述第一状态信号线在一段时间内均为预先约定的高电平或低电平时，所述辅助CPU切断所述电源模块通向所述主CPU和外围工作模块的电源。

9.根据权利要求7所述的降低功耗的方法，其特征在于，所述当所述主CPU的工作状态为空闲状态时，所述辅助CPU切断所述电源模块通向所述主CPU和外围工作模块的电源进一步为：

当所述第一状态信号线和第二状态信号线为预先约定的高低电平值时，所述辅助CPU直接切断所述电源模块通向所述主CPU和外围工作模块的电源；

和/或，当所述第一状态信号线和第二状态信号线在一段时间内均为预先约定的高低电平值时，所述辅助CPU切断所述电源模块通向所述主CPU和外围工作模块的电源。

10.根据权利要求7所述的降低功耗的方法，其特征在于，所述辅助CPU切断所述电源模块通向所述主CPU和外围工作模块的电源进一步为：

所述辅助CPU通过切断所述第二电源模块的电源，来关闭所述第二电源模块通向所述主CPU和外围工作模块的电源。