CN116088667B - 一种系统级soc芯片控制电路、方法及电子设备 - Google Patents

Abstract

本申请提出一种系统级SOC芯片控制电路、方法及电子设备，包括：SOC时钟控制器、n个功能模块以及n个低功耗控制模块，SOC时钟控制器包括n个门控时钟单元；低功耗控制模块的第一接口与对应的功能模块的第一接口连接，低功耗控制模块的第二接口与对应的功能模块的第二接口连接，低功耗控制模块的时钟控制接口连接于对应的门控时钟单元的控制端，门控时钟单元的输出端连接于功能模块的时钟信号输入端。低功耗控制模块可以通过时钟控制接口控制门控时钟单元的关断与开启，进而控制功能模块的关断与开启。例如当功能模块处于休眠或不工作状态时，可以关断时钟，从而降低功耗，起到低功耗控制的目的。

Description

一种系统级SOC芯片控制电路、方法及电子设备

技术领域

本申请涉及芯片领域，具体而言，涉及一种系统级SOC芯片控制电路、方法及电子设备。

背景技术

在现代SOC设计中，芯片内核的超高功耗密度以及移动应用市场对低功耗的需求，使低功耗控制变得日益重要。芯片的低功耗控制不仅可以延长产品使用时间，还可以降低芯片成本。因此在系统、架构、前端设计、后端实现、生产、工艺以及量产的各个阶段都采用相应的低功耗设计技术。

在前端设计阶段，如何满足低功耗控制的需求，成为了本领域技术人员所关注的难题。

发明内容

本申请的目的在于提供一种系统级SOC芯片控制电路、方法及电子设备，以至少部分改善上述问题。

为了实现上述目的，本申请实施例采用的技术方案如下：

第一方面，本申请实施例提供一种系统级SOC芯片控制电路，所述控制电路包括：SOC时钟控制器、n个功能模块以及n个低功耗控制模块，所述SOC时钟控制器包括n个门控时钟单元；

所述低功耗控制模块的第一接口与对应的所述功能模块的第一接口连接，所述低功耗控制模块的第二接口与对应的所述功能模块的第二接口连接，所述低功耗控制模块的时钟控制接口连接于对应的门控时钟单元的控制端，所述门控时钟单元的输出端连接于所述功能模块的时钟信号输入端。

第二方面，本申请实施例提供一种系统级SOC芯片控制方法，应用于系统级SOC芯片控制电路，所述控制电路包括：SOC时钟控制器、n个功能模块以及n个低功耗控制模块，所述SOC时钟控制器包括n个门控时钟单元，所述门控时钟单元的输出端连接于所述功能模块的时钟信号输入端，所述低功耗控制模块包括时钟控制单元和电源控制单元；所述时钟控制单元的第一接口作为所述低功耗控制模块的第一接口与对应的所述功能模块的第一接口连接；所述电源控制单元的第一接口连接于所述时钟控制单元的第二接口；所述电源控制单元的第二接口作为所述低功耗控制模块的第二接口与对应的所述功能模块的第二接口连接；所述时钟控制单元的第三接口作为所述低功耗控制模块的时钟控制接口连接于对应的门控时钟单元的控制端；当所述门控时钟单元的处于开启状态时，所述方法包括：

所述时钟控制单元在接收到下电指令时，通过第一通道与对应的所述功能模块进行时钟下电握手；

其中，所述第一通道为所述时钟控制单元的第一接口与对应的所述功能模块的第一接口之间的通道；

所述电源控制单元在接收到下电指令时，通过第二通道与对应的所述功能模块进行电源下电握手；

其中，所述第二通道为所述电源控制单元的第二接口与对应的所述功能模块的第二接口之间的通道；

所述电源控制单元将电源下电握手执行结果反馈给所述时钟控制单元；

所述时钟控制单元基于所述电源下电握手执行结果和时钟下电握手执行结果控制所述门控时钟单元的工作状态。

第三方面，本申请实施例提供一种电子设备，所述电子设备包括：上述的系统级SOC芯片控制电路。

相对于现有技术，本申请实施例所提供的一种系统级SOC芯片控制电路、方法及电子设备，包括：SOC时钟控制器、n个功能模块以及n个低功耗控制模块，SOC时钟控制器包括n个门控时钟单元；低功耗控制模块的第一接口与对应的功能模块的第一接口连接，低功耗控制模块的第二接口与对应的功能模块的第二接口连接，低功耗控制模块的时钟控制接口连接于对应的门控时钟单元的控制端，门控时钟单元的输出端连接于功能模块的时钟信号输入端。低功耗控制模块可以通过时钟控制接口控制门控时钟单元的关断与开启，进而控制功能模块的关断与开启。例如当功能模块处于休眠或不工作状态时，可以关断时钟，从而降低功耗，起到低功耗控制的目的。

为使本申请的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它相关的附图。

图1为本申请实施例提供的控制电路示意图之一；

图2为本申请实施例提供的控制电路示意图之二；

图3为本申请实施例提供的系统级SOC芯片控制方法的流程示意图之一；

图4为本申请实施例提供的系统级SOC芯片控制方法的流程示意图之二。

图中：10-低功耗控制模块；20-功能模块；30-SOC时钟控制器；101-时钟控制单元；102-电源控制单元；301-门控时钟单元。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

在本申请的描述中，需要说明的是，术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该申请产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

在本申请的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。

下面结合附图，对本申请的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。

低功耗控制可以但不限定于通过门控时钟（clock gating）和电源门控（powergating）实现，为了满足复杂的低功耗控制的需求，ARM提供了Q-Channel和P-channel的标准低功耗接口，来满足低功耗应用场景。功能模块（简称，IP）根据自身需求定义不同的Q-channel和P-channel实现，系统级SOC芯片利用标准低功耗接口来完成对IP的低功耗控制。

在一种可能的场景下，在SOC设计中，通过一个电源控制器和一个时钟控制器来实现和IP的握手，从而实现对IP的clockgating（时钟关断）和powergating（电源关断）。

请参考图1，图1为本申请实施例提供的控制电路示意图之一。如图1所示，通过集中的电源控制器（SOC power controller）和时钟控制器(SOC clock controller)来实现对所有功能模块（IP）的低功耗控制。

具体地，所有IP的时钟控制接口（clockcontrolinterface）和集中的时钟控制器连在一起，由时钟控制器统一管理所有IP的clockgating，管理所有IP的时钟关断与开启。时钟控制接口可以但不限定于采用Q-channel。所有IP的电源控制接口（power controlinterface）和集中的电源控制器连在一起，由电源控制器统一管理所有IP的powergating，管理所有IP的电源关断与开启。电源控制接口可以但不限定于采用P-channel或者Q-channel。在进行电源关断和开启时，SOC电源控制器也会对时钟进行控制，所以SOC电源控制器也需要输出时钟控制信号给IP对应的时钟路径上的逻辑控制单元，逻辑控制单元例如图1中并未示出的门控时钟单元（clockgate），其可与图1中示出的门控时钟单元（clockgate）串联在IP的时钟路径上。

图1所示的方案存在三个比较大的问题：1）会造成所有控制接口都需要连接到统一的时钟控制器，带来物理走线上的问题，对于物理实现不友好；2）SOC的更新换代速度快，需要增加或者减少IP，当增加或者减少IP时，不同IP的时钟控制接口和电源控制接口实现方式不同，需要修改统一的时钟控制器和电源控制器，不利于维护设计；3）电源控制和时钟控制会在对时钟的控制上产生冲突，不利于解决冲突问题。由于电源控制和时钟控制接口不同，可能会导致时钟关断控制的握手还未完成，电源控制接口就已经完成关断握手并且将IP的clock关掉，这样SOC时钟控制器中的状态机处于中间状态，会导致下次IP上电时无法正常完成时钟开启控制的握手。如果要解决这个冲突问题，需要SOC电源控制器产生额外的信号给SOC时钟控制器来完成SOC时钟控制器中状态机的复位，使得下次IP上电时能正常完成时钟开启控制的握手。

为了克服以上问题，本申请实施例提供了一种系统级SOC芯片控制电路。请参考图2，图2为本申请实施例提供的系统级SOC芯片控制电路之二。如图2所示，系统级SOC芯片控制电路包括：SOC时钟控制器30、n个功能模块20以及n个低功耗控制模块10，SOC时钟控制器30包括n个门控时钟单元301。

可选地，n大于或等于1。图2中的功能模块i（IPi）表示第i个功能模块20，低功耗控制模块i（Low power Control uniti）表示第i个低功耗控制模块10，门控时钟单元i（clockgatei）表示第i个门控时钟单元301。应理解，第i个功能模块20与第i个低功耗控制模块10、第i个门控时钟单元301对应。功能模块20可以但不限定为USB模块、PCIE模块、CPU模块以及GPU模块等等。

每一个功能模块20分别对应一个低功耗控制模块10和一个门控时钟单元301。可选地，功能模块20和低功耗控制模块10临近设置，二者之间的物理距离小于预设的距离阈值，从而便于走线部署。

低功耗控制模块10的第一接口与对应的功能模块20的第一接口连接，低功耗控制模块10的第二接口与对应的功能模块20的第二接口连接，低功耗控制模块10的时钟控制接口连接于对应的门控时钟单元301的控制端，门控时钟单元301的输出端连接于功能模块20的时钟信号输入端。

应理解，低功耗控制模块10可以通过时钟控制接口控制门控时钟单元301的关断与开启，进而控制功能模块20的关断与开启。例如当功能模块20处于休眠或不工作状态时，可以关断时钟，从而降低功耗，起到低功耗控制的目的。

综上所述，本申请实施例提供了一种系统级SOC芯片控制电路，包括：SOC时钟控制器、n个功能模块以及n个低功耗控制模块，SOC时钟控制器包括n个门控时钟单元；低功耗控制模块的第一接口与对应的功能模块的第一接口连接，低功耗控制模块的第二接口与对应的功能模块的第二接口连接，低功耗控制模块的时钟控制接口连接于对应的门控时钟单元的控制端，门控时钟单元的输出端连接于功能模块的时钟信号输入端。低功耗控制模块可以通过时钟控制接口控制门控时钟单元的关断与开启，进而控制功能模块的关断与开启。例如当功能模块处于休眠或不工作状态时，可以关断时钟，从而降低功耗，起到低功耗控制的目的。

请继续参考图2，关于低功耗控制模块10的具体结构，本申请实施例还提供了一种可选的实现方式，如图2所示，低功耗控制模块10包括时钟控制单元101（clock controlunit）和电源控制单元102（power control unit）。

时钟控制单元101的第一接口作为低功耗控制模块10的第一接口与对应的功能模块20的第一接口连接。

电源控制单元102的第一接口连接于时钟控制单元101的第二接口。

电源控制单元102的第二接口作为低功耗控制模块10的第二接口与对应的功能模块20的第二接口连接。

时钟控制单元101的第三接口作为低功耗控制模块10的时钟控制接口连接于对应的门控时钟单元301的控制端。

可选地，当门控时钟单元301的处于开启状态时；

时钟控制单元101用于在接收到下电指令时，通过第一通道与对应的功能模块20进行时钟下电握手；

其中，第一通道为时钟控制单元101的第一接口与对应的功能模块20的第一接口之间的通道；

电源控制单元102用于在接收到下电指令时，通过第二通道与对应的功能模块20进行电源下电握手；

其中，第二通道为电源控制单元102的第二接口与对应的功能模块20的第二接口之间的通道；

电源控制单元102还用于将电源下电握手执行结果反馈给时钟控制单元101；

时钟控制单元101还用于基于电源下电握手执行结果和时钟下电握手执行结果控制门控时钟单元301的工作状态。

可选地，时钟控制单元101还用于在电源下电握手执行结果和时钟下电握手执行结果均为已完成时，向门控时钟单元301的输出第一类触发信号，以使门控时钟单元301的处于关断状态；时钟控制单元101还用于在电源下电握手执行结果和时钟下电握手执行结果中任意一个为未完成时，向门控时钟单元301的输出第二类触发信号，以使门控时钟单元301的处于开启状态。

从而避免电源控制和时钟控制会在对时钟的控制上产生冲突。

可选地，当门控时钟单元301的处于关断状态时；

时钟控制单元101用于在接收到上电指令时，通过第一通道与对应的功能模块20进行时钟上电握手；

电源控制单元102用于在接收到上电指令时，通过第二通道与对应的功能模块20进行电源上电握手；

电源控制单元102还用于将电源上电握手执行结果反馈给时钟控制单元101；

时钟控制单元101还用于基于电源上电握手执行结果和时钟上电握手执行结果控制门控时钟单元301的工作状态。

可选地，时钟控制单元101还用于在电源上电握手执行结果和时钟上电握手执行结果均为已完成时，向门控时钟单元301的输出第二类触发信号，以使门控时钟单元301的处于开启状态；时钟控制单元101还用于在电源上电握手执行结果和时钟上电握手执行结果中任意一个为未完成时，向门控时钟单元301的输出第一类触发信号，以使门控时钟单元301的处于关断状态。

需要说明的是，本申请中的第一通道和第二通道可以为上文中的Q-Channel或P-channel。本申请提供了一种优化的、灵活的低功耗控制实现方案，硬件部分主要包括一些本地低功耗控制模块10（locallowPowercontrol Unit），每个IP都有一个低功耗控制模块10，低功耗控制模块10分散放在对应IP的附近，由低功耗控制模块10与IP完成与对应接口的握手协议，并产生对应的时钟控制信号和电源控制信号。SOC时钟控制器30包含时钟门控单元（clockgatecell)，由低功耗控制模块10输出时钟控制信号给SOC时钟控制器30产生clock给对应的IP。电源控制单元102用于管理IP的电源关掉和开启，时钟控制单元101用于管理IP的时钟关断与开启，电源控制单元102产生的时钟控制信号直接在低功耗控制模块10内部送给时钟控制单元101，由时钟控制单元101统一输出一根时钟控制信号给SOC时钟控制器30。

可选地，控制电路还包括时钟源，时钟源分别与每一个门控时钟单元301的输入端连接。

时钟源用于产生时钟信号，并将时钟信号通过门控时钟单元301传输给对应的功能模块20（IP）。

在一种可选的实现方式中，控制电路还包括状态监测模块，状态监测模块与每一个功能模块20和每一个低功耗控制模块10连接。状态监测模块用于对功能模块20的状态进行监测，当功能模块20处于上电状态时，若状态监测模块监测到功能模块20在预设时长内没有执行任何指令，则状态监测模块生成下电指令，并将下电指令传输给低功耗控制模块10。当功能模块20处于下电状态时，若状态监测模块监测到功能模块20存在待执行指令时，则状态监测模块生成上电指令，并将上电指令传输给低功耗控制模块10。

图2所示的方案相对于图1所示的方案具有以下优点：

第一，低功耗控制模块10和功能模块20（IP）在物理实现上可以临近摆放在一起，和SOC时钟控制器30之间只有一根时钟控制信号，对于物理实现不会带来走线多的问题，对时序收敛（timing）比较友好，物理实现容易达成。

第二，当增加或者减少一个IP时，只需要增加低功耗控制模块10，可以很方便地进行设计上地维护，不会带来额外的开销。而且针对不同IP，时钟控制接口和电源控制接口实现方式不同，可以灵活实现相应的控制单元。

第三，可以方便地解决时钟控制和功耗控制之间的冲突问题。当发生前述冲突时，低功耗控制模块10内部的时钟控制单元根据功耗控制单元输出的时钟控制信号，来完成内部状态机的复位，即可在再次上电时正常完成时钟开启控制的握手，不会带来额外的硬件开销。

应当理解的是，图2所示的结构仅为系统级SOC芯片控制电路的部分的结构示意图，系统级SOC芯片控制电路还可包括比图2中所示更多或者更少的组件，或者具有与图2所示不同的配置。图2中所示的各组件可以采用硬件、软件或其组合实现。

本申请实施例提供的一种系统级SOC芯片控制方法，可以但不限于应用于图2所示的系统级SOC芯片控制电路，具体的流程，请参考图3，当门控时钟单元的处于开启状态时，系统级SOC芯片控制方法包括：S401、S402、S403以及S404，具体阐述如下。

S401，时钟控制单元101在接收到下电指令时，通过第一通道与对应的功能模块20进行时钟下电握手；

其中，第一通道为时钟控制单元101的第一接口与对应的功能模块20的第一接口之间的通道。

S402，电源控制单元102在接收到下电指令时，通过第二通道与对应的功能模块20进行电源下电握手；

其中，第二通道为电源控制单元102的第二接口与对应的功能模块20的第二接口之间的通道。

S403，电源控制单元102将电源下电握手执行结果反馈给时钟控制单元101；

S404，时钟控制单元101基于电源下电握手执行结果和时钟下电握手执行结果控制门控时钟单元301的工作状态。

请参考图4，当门控时钟单元的处于关断状态时，系统级SOC芯片控制方法包括：S501、S502、S503以及S504，具体阐述如下。

S501，时钟控制单元101在接收到上电指令时，通过第一通道与对应的功能模块20进行时钟上电握手；

S502，电源控制单元102在接收到上电指令时，通过第二通道与对应的功能模块20进行电源上电握手；

S503，电源控制单元102将电源上电握手执行结果反馈给时钟控制单元101；

S504，时钟控制单元101基于电源上电握手执行结果和时钟上电握手执行结果控制门控时钟单元301的工作状态。

需要说明的是，本实施例所提供的系统级SOC芯片控制方法，其可以执行上述方系统级SOC芯片控制电路实施例所示的功能用途，以实现对应的技术效果。为简要描述，本实施例部分未提及之处，可参考上述的实施例中相应内容。

本申请实施例还提供了一种电子设备，包括：上述的系统级SOC芯片控制电路。电子设备可以但不限定是电脑、手机、智能穿戴设备等等。

以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

对于本领域技术人员而言，显然本申请不限于上述示范性实施例的细节，而且在不背离本申请的精神或基本特征的情况下，能够以其它的具体形式实现本申请。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本申请的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本申请内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。

Claims (7)

1.一种系统级SOC芯片控制电路，其特征在于，所述控制电路包括：SOC时钟控制器、n个功能模块以及n个低功耗控制模块，所述SOC时钟控制器包括n个门控时钟单元；

所述低功耗控制模块的第一接口与对应的所述功能模块的第一接口连接，所述低功耗控制模块的第二接口与对应的所述功能模块的第二接口连接，所述低功耗控制模块的时钟控制接口连接于对应的门控时钟单元的控制端，所述门控时钟单元的输出端连接于所述功能模块的时钟信号输入端；

所述低功耗控制模块包括时钟控制单元和电源控制单元；

所述时钟控制单元的第一接口作为所述低功耗控制模块的第一接口与对应的所述功能模块的第一接口连接；

所述电源控制单元的第一接口连接于所述时钟控制单元的第二接口；

所述电源控制单元的第二接口作为所述低功耗控制模块的第二接口与对应的所述功能模块的第二接口连接；

所述时钟控制单元的第三接口作为所述低功耗控制模块的时钟控制接口连接于对应的门控时钟单元的控制端；

当所述门控时钟单元处于开启状态时；

所述时钟控制单元用于在接收到下电指令时，通过第一通道与对应的所述功能模块进行时钟下电握手；

其中，所述第一通道为所述时钟控制单元的第一接口与对应的所述功能模块的第一接口之间的通道；

所述电源控制单元用于在接收到下电指令时，通过第二通道与对应的所述功能模块进行电源下电握手；

其中，所述第二通道为所述电源控制单元的第二接口与对应的所述功能模块的第二接口之间的通道；

所述电源控制单元还用于将电源下电握手执行结果反馈给所述时钟控制单元；

所述时钟控制单元还用于基于所述电源下电握手执行结果和时钟下电握手执行结果控制所述门控时钟单元的工作状态；

所述时钟控制单元还用于在所述电源下电握手执行结果和所述时钟下电握手执行结果均为已完成时，向所述门控时钟单元输出第一类触发信号，以使所述门控时钟单元处于关断状态；

所述时钟控制单元还用于在所述电源下电握手执行结果和所述时钟下电握手执行结果中任意一个为未完成时，向所述门控时钟单元输出第二类触发信号，以使所述门控时钟单元处于开启状态。

2.如权利要求1所述的系统级SOC芯片控制电路，其特征在于，当所述门控时钟单元处于关断状态时；

所述时钟控制单元用于在接收到上电指令时，通过第一通道与对应的所述功能模块进行时钟上电握手；

所述电源控制单元用于在接收到上电指令时，通过第二通道与对应的所述功能模块进行电源上电握手；

所述电源控制单元还用于将电源上电握手执行结果反馈给所述时钟控制单元；

所述时钟控制单元还用于基于所述电源上电握手执行结果和时钟上电握手执行结果控制所述门控时钟单元的工作状态。

3.如权利要求2所述的系统级SOC芯片控制电路，其特征在于，

所述时钟控制单元还用于在所述电源上电握手执行结果和所述时钟上电握手执行结果均为已完成时，向所述门控时钟单元输出第二类触发信号，以使所述门控时钟单元处于开启状态；

所述时钟控制单元还用于在所述电源上电握手执行结果和所述时钟上电握手执行结果中任意一个为未完成时，向所述门控时钟单元输出第一类触发信号，以使所述门控时钟单元处于关断状态。

4.如权利要求1所述的系统级SOC芯片控制电路，其特征在于，所述控制电路还包括时钟源，所述时钟源分别与每一个门控时钟单元的输入端连接。

5.一种系统级SOC芯片控制方法，其特征在于，应用于系统级SOC芯片控制电路，所述控制电路包括：SOC时钟控制器、n个功能模块以及n个低功耗控制模块，所述SOC时钟控制器包括n个门控时钟单元，所述门控时钟单元的输出端连接于所述功能模块的时钟信号输入端，所述低功耗控制模块包括时钟控制单元和电源控制单元；所述时钟控制单元的第一接口作为所述低功耗控制模块的第一接口与对应的所述功能模块的第一接口连接；所述电源控制单元的第一接口连接于所述时钟控制单元的第二接口；所述电源控制单元的第二接口作为所述低功耗控制模块的第二接口与对应的所述功能模块的第二接口连接；所述时钟控制单元的第三接口作为所述低功耗控制模块的时钟控制接口连接于对应的门控时钟单元的控制端；当所述门控时钟单元处于开启状态时，所述方法包括：

所述时钟控制单元在接收到下电指令时，通过第一通道与对应的所述功能模块进行时钟下电握手；

其中，所述第一通道为所述时钟控制单元的第一接口与对应的所述功能模块的第一接口之间的通道；

所述电源控制单元在接收到下电指令时，通过第二通道与对应的所述功能模块进行电源下电握手；

其中，所述第二通道为所述电源控制单元的第二接口与对应的所述功能模块的第二接口之间的通道；

所述电源控制单元将电源下电握手执行结果反馈给所述时钟控制单元；

所述时钟控制单元基于所述电源下电握手执行结果和时钟下电握手执行结果控制所述门控时钟单元的工作状态，其中，所述时钟控制单元在所述电源下电握手执行结果和所述时钟下电握手执行结果均为已完成时，向所述门控时钟单元输出第一类触发信号，以使所述门控时钟单元处于关断状态；在所述电源下电握手执行结果和所述时钟下电握手执行结果中任意一个为未完成时，向所述门控时钟单元输出第二类触发信号，以使所述门控时钟单元处于开启状态。

6.如权利要求5所述的系统级SOC芯片控制方法，其特征在于，当所述门控时钟单元处于关断状态时，所述方法还包括：

所述时钟控制单元在接收到上电指令时，通过第一通道与对应的所述功能模块进行时钟上电握手；

所述电源控制单元在接收到上电指令时，通过第二通道与对应的所述功能模块进行电源上电握手；

所述电源控制单元将电源上电握手执行结果反馈给所述时钟控制单元；

所述时钟控制单元基于所述电源上电握手执行结果和时钟上电握手执行结果控制所述门控时钟单元的工作状态。

7.一种电子设备，其特征在于，包括：权利要求1-4中任意一项所述的系统级SOC芯片控制电路。

Images