CN112987903A - SOC芯片内Flash存储器的低功耗控制装置及方法 - Google Patents

SOC芯片内Flash存储器的低功耗控制装置及方法 Download PDF

Info

Publication number
CN112987903A
CN112987903A CN202110327800.4A CN202110327800A CN112987903A CN 112987903 A CN112987903 A CN 112987903A CN 202110327800 A CN202110327800 A CN 202110327800A CN 112987903 A CN112987903 A CN 112987903A
Authority
CN
China
Prior art keywords
signal
control
clock gating
control unit
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110327800.4A
Other languages
English (en)
Inventor
胡建国
曾宪光
王德明
吴劲
丁颜玉
段志奎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Intelligent City Development Institute
Guangdong Yaoxin Technology Co ltd
Original Assignee
Guangzhou Intelligent City Development Institute
Guangdong Yaoxin Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Intelligent City Development Institute, Guangdong Yaoxin Technology Co ltd filed Critical Guangzhou Intelligent City Development Institute
Priority to CN202110327800.4A priority Critical patent/CN112987903A/zh
Publication of CN112987903A publication Critical patent/CN112987903A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3225—Monitoring of peripheral devices of memory devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

本发明提供一种SOC芯片内Flash存储器的低功耗控制装置及方法，该装置包括控制逻辑模块，用于根据预先设定的控制逻辑生成时钟门控使能信号，并将其发送至时钟门控模块；还用于根据接收的控制模块反馈的操作结束信号，生成相应新的时钟门控使能信号以使时钟门控模块控制控制模块的时钟输入；时钟门控模块，用于根据标准时钟信号和时钟门控使能信号进行开启或关闭，还在开启时生成控制模块的时钟输入；控制模块，用于根据时钟输入对Flash存储器进行相应控制操作，并在操作结束后即时反馈操作结束信号至控制逻辑模块。该装置可使用NOR‑Flash直接运行程序，还能大大降低控制模块对Flash存储器进行控制操作的功耗。

Description

SOC芯片内Flash存储器的低功耗控制装置及方法
技术领域
本发明涉及SOC芯片内存储器的控制技术领域，具体涉及一种SOC芯片内Flash存储器的低功耗控制装置及方法。
背景技术
SOC芯片作为一种集成电路的芯片，因其开发成本低、开发周期短等优势，已经逐渐成为工业界需采用的最主要产品开发方式。而在当前的SOC芯片的设计中，为了提高SOC芯片内处理器的运行速度，已经逐渐地将芯片外部的存储器集成到芯片内，即现有的SOC芯片通常包括处理器、内置存储器和逻辑控制器/模拟控制器等等，其中，所述内置存储器可以采用RAM/ROM存储器，还可以采用Flash程序存储器(可简称Flash存储器)，而由于具体结构和控制逻辑的不同，导致对Flash存储器的控制要比RAM/ROM存储器复杂得多，并且复杂的控制还易导致更大的功耗，影响SOC芯片的整体工作效率。
历来芯片设计中，都有着低功耗等的一般设计要求。而若所设计芯片具有更低的功耗，则能够为该芯片在同类芯片市场中赢得绝对的优势地位。因此，低功耗设计是整个芯片设计过程中的重中之重。
现有SOC芯片数字电路设计中，绝大部分功耗在于时钟翻转所带来的动态功耗，所以理论上：在相应数字电路不被使用时，直接关闭该相应数字电路的输入时钟，即可有效降低其时钟翻转所带来的动态功耗。但是针对于SOC芯片中的Flash程序存储器的控制极其复杂，其各项工控制工作均具有严格的控制时序，因此对Flash程序存储器的控制会消耗非常多的硬件电路资源，从而导致功耗增加。有一种方法是：设置将Flash程序存储器中的Flash程序拷贝到SRAM/RAM中再运行和控制，从而对Flash程序存储器的控制的各项控制工作通常所占据的运行时间非常短，尤其读数据控制工作也会是运行时间非常短的过程。在此情况下，在将Flash程序存储器中的Flash程序拷贝到SRAM/RAM的拷贝操作结束后，直接关闭整个Flash程序存储器的外设时钟和电源，即可达到功耗降低的目的。
但是，在有些情况下，Flash程序存储器中的Flash程序，是不能被拷贝到SRAM/RAM中的，而且必须使用NOR-Flash直接运行程序(直接运行装载在NOR-Flash里面的程序代码)。此时，Flash程序存储器的控制复杂度更为增加，且在此复杂情况下，为了保证系统整体性能，还不能轻易对外设电源进行任何操作(如关闭操作)，故而亟需发明一种针对用NOR-Flash直接运行程序情况的Flash程序存储器的低功耗控制技术。
发明内容
本发明提供一种SOC芯片内Flash存储器的低功耗控制装置及方法，用以克服现有技术中需要将Flash程序拷贝至SRAM/RAM中运行、需要关闭整个外设时钟和外设电源的缺陷，实现使用NOR-Flash直接运行程序时的低功耗控制的效果。
本发明提供一种SOC芯片内Flash存储器的低功耗控制装置，包括：
控制逻辑模块，用于根据预先设定的控制逻辑生成时钟门控使能信号，并将所述时钟门控使能信号发送至时钟门控模块；还用于根据接收的控制模块反馈的操作结束信号，生成相应新的时钟门控使能信号以使时钟门控模块控制所述控制模块的时钟输入；
时钟门控模块，用于根据标准时钟信号和时钟门控使能信号进行开启或关闭，还在开启时生成控制模块的时钟输入；
控制模块，用于根据所述时钟输入对Flash存储器进行相应控制操作，并在操作结束后即时反馈操作结束信号至所述控制逻辑模块。
根据本发明提供的SOC芯片内Flash存储器的低功耗控制装置，所述控制模块，包括上电控制单元、擦除控制单元、编程控制单元、读数据控制单元和待机/唤醒控制单元中的至少两种，其中，
所述上电控制单元，用于根据外部上电复位指令和所述时钟输入，对所述Flash存储器执行上电操作，并在操作结束后即时反馈上电结束信号至所述控制逻辑模块；
所述擦除控制单元，用于根据所述时钟输入，对所述Flash存储器执行扇区擦除和/或片擦除，并在操作结束后即时反馈擦除结束信号至所述控制逻辑模块；
所述编程控制单元，用于根据所述时钟输入，控制所述Flash存储器执行程序编程，并在操作结束后即时反馈编程结束信号至所述控制逻辑模块；
所述读数据控制单元，用于根据所述时钟输入，控制所述Flash存储器执行处理器指令数据读取操作，并在操作结束或检测到处理器进入低功耗状态后，即时反馈读数据结束信号至所述控制逻辑模块；
所述待机/唤醒控制单元，用于根据所述时钟输入，在待机处理阶段/唤醒处理阶段控制所述Flash存储器执行待机操作/唤醒操作，并在待机/唤醒操作结束后即时反馈待机/唤醒结束信号至所述控制逻辑模块。
根据本发明提供的SOC芯片内Flash存储器的低功耗控制装置，所述上电控制单元、擦除控制单元、编程控制单元和读数据控制单元的控制操作的优先级顺序依次为：上电控制单元＞擦除控制单元＞编程控制单元＞读数据控制单元。
根据本发明提供的SOC芯片内Flash存储器的低功耗控制装置，所述时钟门控模块包括第一时钟门控单元、第二时钟门控单元、第三时钟门控单元、第四时钟门控单元和第五时钟门控单元中的至少两种，且分别依次与上电控制单元、擦除控制单元、编程控制单元、读数据控制单元和待机/唤醒控制单元一一对应，以根据各自相应新的时钟门控使能信号向各控制单元分别提供相应的所述时钟输入。
根据本发明提供的SOC芯片内Flash存储器的低功耗控制装置，所述各自相应新的时钟门控使能信号，由所述控制逻辑模块按照所述控制逻辑并根据控制模块反馈的操作结束信号和/或外部输入的操作使能信号来确定，具体地，
所述第一时钟门控单元相应的第一时钟门控使能信号，由所述控制逻辑模块根据所述上电控制单元在上电操作结束后即时反馈的上电结束信号确定；
和，所述第二时钟门控单元相应的第二时钟门控使能信号，由所述控制逻辑模块根据外部输入的擦除使能信号和所述上电结束信号相与再取反的输出结果确定；
和，所述第三时钟门控单元相应的第三时钟门控使能信号，由所述控制逻辑模块根据外部输入的编程使能信号和所述擦除使能信号的取反信号再和所述上电结束信号相与后再取反的输出结果确定；
和，所述第四时钟门控单元相应的第四时钟门控使能信号，由所述控制逻辑模块根据外部输入的处理器睡眠信号和深度睡眠信号相或后，再和上电结束信号的取反信号以及擦除使能信号和编程使能信号相或的结果相与的输出结果确定；
和，所述第五时钟门控单元相应的第五时钟门控使能信号，由所述控制逻辑模块根据处理器睡眠信号和深度睡眠信号相或后再和外部输入的待机使能信号相与的结果，再和处理器睡眠信号和深度睡眠信号相或再取反后再和外部输入的唤醒结束信号相与的结果再相或的输出结果确定。
本发明还提供一种SOC芯片内Flash存储器的低功耗控制方法，包括：
接收控制逻辑模块根据预先设定的控制逻辑生成的时钟门控使能信号；
根据标准时钟信号和所述时钟门控使能信号进行开启，以在开启时生成控制模块的时钟输入；
将所述时钟输入发送至所述控制模块，以使控制模块根据所述时钟输入对Flash存储器进行相应控制操作，并在操作结束后即时反馈操作结束信号至所述控制逻辑模块；
接收所述控制逻辑模块根据所述操作结束信号生成相应新的时钟门控使能信号；
根据所述相应新的时钟门控使能信号进行关闭，以关断所述控制模块的时钟输入。
根据本发明提供的SOC芯片内Flash存储器的低功耗控制方法，所述控制模块包括上电控制单元、擦除控制单元、编程控制单元、读数据控制单元和待机/唤醒控制单元中的至少两种，且其分别用于对Flash存储器进行上电操作、擦除操作、编程操作、读数据操作和待机/唤醒操作后即时反馈上电操作结束信号、擦除操作结束信号、编程操作结束信号、读数据操作结束信号和待机/唤醒操作结束信号至所述控制逻辑模块。
根据本发明提供的SOC芯片内Flash存储器的低功耗控制方法，所述接收所述控制逻辑模块根据所述操作结束信号生成相应新的时钟门控使能信号，和所述根据所述相应新的时钟门控使能信号进行关闭，以关断所述控制模块的时钟输入，具体包括：
接收由所述控制逻辑模块根据所述上电控制单元在上电操作结束后即时反馈的上电结束信号确定的相应新的时钟门控使能信号；
根据该相应新的时钟门控使能信号进行关闭，以关断所述上电控制单元的时钟输入；
和，接收由所述控制逻辑模块根据外部输入的擦除使能信号和所述上电结束信号相与再取反的输出结果确定的相应新的时钟门控使能信号；
根据该相应新的时钟门控使能信号进行关闭，以关断所述擦除控制单元的时钟输入；
和，接收由所述控制逻辑模块根据外部输入的编程使能信号和所述擦除使能信号的取反信号再和所述上电结束信号相与后再取反的输出结果确定的相应新的时钟门控使能信号；
根据该相应新的时钟门控使能信号进行关闭，以关断所述编程控制单元的时钟输入；
和，接收由所述控制逻辑模块根据外部输入的处理器睡眠信号和深度睡眠信号相或后，再和上电结束信号的取反信号以及擦除使能信号和编程使能信号相或的结果相与的输出结果确定的相应新的时钟门控使能信号；
根据该相应新的时钟门控使能信号进行关闭，以关断所述读数据控制单元的时钟输入；
和，接收由所述控制逻辑模块根据处理器睡眠信号和深度睡眠信号相或后再和外部输入的待机使能信号相与的结果，再和处理器睡眠信号和深度睡眠信号相或再取反后再和外部输入的唤醒结束信号相与的结果再相或的输出结果确定；
根据该相应新的时钟门控使能信号进行关闭，以关断所述待机/唤醒控制单元的时钟输入。
本发明还提供一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时，实现根据如上任一项所述SOC芯片内Flash存储器的低功耗控制方法的步骤。
本发明还提供一种计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现根据如上任一项所述SOC芯片内Flash存储器的低功耗控制方法的步骤。
本发明提供一种SOC芯片内Flash存储器的低功耗控制装置及方法，所述装置包括控制逻辑模块、时钟门控模块和控制模块，所述控制模块又与Flash存储器相连用于传递相应控制操作的控制信号，各模块相互配合工作，从而使得本装置无需将Flash程序拷贝至SRAM/RAM中，即可使用NOR-Flash直接运行程序，并且还能在不对外设电源进行任何操作的情景下，大大降低控制模块对Flash存储器进行控制操作时的功耗。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些图获得其他的附图。
图1是本发明提供的SOC芯片内Flash存储器的低功耗控制装置的结构示意图之一；
图2是本发明提供的SOC芯片内Flash存储器的低功耗控制装置的结构示意图之二；
图3是本发明提供的SOC芯片内Flash存储器的低功耗控制装置的结构示意图之三；
图4是本发明提供的SOC芯片内Flash存储器的低功耗控制装置实际工作原理的逻辑分析图；
图5是本发明提供的SOC芯片内Flash存储器的低功耗控制方法的流程示意图；
图6是本发明提供的电子设备的结构示意图。
附图标记：
110：控制逻辑模块；120：时钟门控模块；130：控制模块；1201：第一时钟门控单元；1202：第二时钟门控单元；1203：第三时钟门控单元；1204：第四时钟门控单元；1205：第五时钟门控单元；1301：上电控制单元；1302：擦除控制单元；1303：编程控制单元；1304：读数据控制单元；1305：待机/唤醒控制单元；610：处理器；620：通信接口；630：存储器；640通信总线。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明中的附图，对本发明的技术方案进行清除完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
以下结合附图1-6描述本发明提供的SOC芯片内Flash存储器的低功耗控制装置及方法。
本发明提供一种SOC芯片内Flash存储器的低功耗控制装置，图1是本发明提供的SOC芯片内Flash存储器的低功耗控制装置的结构示意图之一，如图1所示，所述控制装置包括控制逻辑模块110、时钟门控模块120和控制模块130，所述控制模块130与Flash存储器相连用于将相应控制操作的控制信号连接到Flash存储器中，其中：
控制逻辑模块110，用于根据预先设定的控制逻辑生成时钟门控使能信号，并将所述时钟门控使能信号发送至时钟门控模块；还用于根据接收的控制模块反馈的操作结束信号，生成相应新的时钟门控使能信号以使时钟门控模块控制所述控制模块的时钟输入。
控制逻辑模块110根据预先设定的控制逻辑生成时钟门控使能信号，并将所述时钟门控使能信号发送至时钟门控模块120，其中，预先设定的控制逻辑是指根据具体控制需求预先在整个系统内部设置的计算逻辑，计算逻辑关系具体包括但不限于与、或、非、取反等等。
控制逻辑模块110还用于根据最后接收的控制模块130反馈的操作结束信号，生成相应新的时钟门控使能信号以使时钟门控模块控制所述控制模块的时钟输入。其中，所述新的时钟门控使能信号是相对于最早控制逻辑模块110生成的时钟门控使能信号而言的经过更新后的信号。因此，也可以理解为，控制逻辑模块110首次生成的时钟门控使能信号称为初始时钟门控使能信号，后续更新再生成的时钟门控使能信号称为新的时钟门控使能信号，两类信号均可作为后续控制时钟门控模块120开启或关闭的依据。
时钟门控模块120，用于根据标准时钟信号和时钟门控使能信号进行开启或关闭，还在开启时生成控制模块的时钟输入。
其中，生成的控制模块的时钟输入，由于所依据标准中时钟门控使能信号的不同而会相应不同。
控制模块130，用于根据所述时钟输入对Flash存储器进行相应控制操作，并在操作结束后即时反馈操作结束信号至所述控制逻辑模块。
并且，需要说明的是，控制逻辑模块110接收控制模块130反馈的操作结束信号，仅是作为了解相应的控制操作过程结束的，以能够及时在控制操作过程结束时就控制关闭时钟门控模块120，以关断控制模块130的时钟输入，从而大大降低时钟功耗。
本发明提供的SOC芯片内Flash存储器的低功耗控制装置，包括控制逻辑模块110、时钟门控模块120和控制模块130，所述控制模块130又与Flash存储器相连用于传递相应控制操作的控制信号，各模块相互配合工作，从而使得本装置无需将Flash程序拷贝至SRAM/RAM中，即可使用NOR-Flash直接运行程序，并且还能在不对外设电源进行任何操作的情景下，大大降低控制模块对Flash存储器进行控制操作时的功耗。
根据本发明提供的SOC芯片内Flash存储器的低功耗控制装置，图2是本发明提供的SOC芯片内Flash存储器的低功耗控制装置的结构示意图之二，如图2所示，所述控制模块130，具体包括上电控制单元1301、擦除控制单元1302、编程控制单元1303、读数据控制单元1304和待机/唤醒控制单元1305中的至少两种，具体包括的种类及数量根据实际控制需求来设定，在此不作任何限定，当然也可以设定为如图2所示的上述五种单元均都包括在内，此时也可以理解为，将所述控制模块划分为分别独立的五个子模块，通过五个分别相对独立的子模块可以有效地对Flash存储器进行相应的独立控制，也有助于这五个子模块进行独立的低功耗控制。其中，
所述上电控制单元1301，用于根据外部上电复位指令和所述时钟输入，对所述Flash存储器执行上电操作，并在操作结束后即时反馈上电结束信号至所述控制逻辑模块；
所述擦除控制单元1302，用于根据所述时钟输入，对所述Flash存储器执行扇区擦除和/或片擦除，并在操作结束后即时反馈擦除结束信号至所述控制逻辑模块；
所述编程控制单元1303，用于根据所述时钟输入，控制所述Flash存储器执行程序编程，并在操作结束后即时反馈编程结束信号至所述控制逻辑模块；
所述读数据控制单元1304，用于根据所述时钟输入，控制所述Flash存储器执行处理器指令数据读取操作，并在操作结束或检测到处理器进入低功耗状态后，即时反馈读数据结束信号至所述控制逻辑模块；
所述待机/唤醒控制单元1305，用于根据所述时钟输入，在待机处理阶段/唤醒处理阶段控制所述Flash存储器执行待机操作/唤醒操作，并在待机/唤醒操作结束后即时反馈待机/唤醒结束信号至所述控制逻辑模块。
而相应地，所述时钟门控模块120在对各个不同的控制单元分别产生时钟输入时，所产生的时钟输入也随之不同，如图2中所述的逐一与上电控制单元1301、擦除控制单元1302、编程控制单元1303、读数据控制单元1304和待机/唤醒控制单元1305分别对应的时钟输入1、时钟输入2、时钟输入3、时钟输入4、时钟输入5。
根据本发明提供的SOC芯片内Flash存储器的低功耗控制装置，所述上电控制单元、擦除控制单元、编程控制单元和读数据控制单元的控制操作的优先级顺序依次为：上电控制单元＞擦除控制单元＞编程控制单元＞读数据控制单元。
尤其是针对于如图2所示的五个控制单元均独立存在时，更需要严格按照上述的优先级顺序进行相应的控制操作，也即，各控制单元控制Flash存储器进行各种相应操作是具有严格的时序顺序的。
根据本发明提供的SOC芯片内Flash存储器的低功耗控制装置，图3是本发明提供的SOC芯片内Flash存储器的低功耗控制装置的结构示意图之三，如图3所示，在图2所示实施例的基础上，所述时钟门控模块120具体包括第一时钟门控单元1201、第二时钟门控单元1202、第三时钟门控单元1203、第四时钟门控单元1204和第五时钟门控单元1205中的至少两种，具体种类与数量的设置与控制模块130中所有控制单元的种类与数量对应。且图3中的第一时钟门控单元1201、第二时钟门控单元1202、第三时钟门控单元1203、第四时钟门控单元1204和第五时钟门控单元1205分别依次与上电控制单元、擦除控制单元、编程控制单元、读数据控制单元和待机/唤醒控制单元一一对应，以根据各自相应新的时钟门控使能信号向各控制单元分别提供相应的所述时钟输入。
根据本发明提供的SOC芯片内Flash存储器的低功耗控制装置，所述各自相应新的时钟门控使能信号，由所述控制逻辑模块按照所述控制逻辑并根据控制模块反馈的操作结束信号和/或外部输入的操作使能信号来确定。图4是本发明提供的SOC芯片内Flash存储器的低功耗控制装置实际工作原理的逻辑分析图，结合图4所示，各部件及工作原理介绍如下：
所述第一时钟门控单元相应的第一时钟门控使能信号，由所述控制逻辑模块根据所述上电控制单元在上电操作结束后即时反馈的上电结束信号确定。
所述各自相应新的时钟门控使能信号，是指根据各控制操作过程进行并完成之后的反馈信号实时地生成的新的时钟门控使能信号，是不同于所述初始时钟门控使能信号的，由此才能据此分别独立地、重新地控制各个时钟门控单元对各个控制单元的时钟输入的情况，以大大降低整体功耗。
所述第一时钟门控单元所需的第一时钟门控使能信号，由所述控制逻辑模块根据所述上电控制单元在上电操作结束后即时反馈的上电结束信号确定。具体地，上电控制单元只跟系统中的上电复位有关，且只会在系统上电之后的一段时间内进行工作。上电控制单元需要给Flash存储器足够的上电时间，在其控制Flash存储器上电操作结束后，产生一个上电结束信号power_on_done，并将该上电结束信号power_on_done反馈给所述控制逻辑模块，以使所述控制逻辑模块确定出该上电结束信号power_on_done直接作为所述第一时钟门控单元所需的第一时钟门控使能信号，再利用所述第一时钟门控使能信号控制第一时钟门控单元将上电控制单元的时钟输入1关闭，同时上电控制单元停止工作。
且，上电控制单元停止工作后，除非系统再产生一个上电复位命令，否则一般的其他复位信号均不能使所述上电控制单元再次进入工作状态。
和，所述第二时钟门控单元相应的第二时钟门控使能信号，由所述控制逻辑模块根据外部输入的擦除使能信号和所述上电结束信号相与再取反的输出结果确定。
具体地，擦除控制单元可以根据时钟输入2对Flash存储器进行扇区擦除和/或片擦除操作。而擦除控制单元的工作状态主要与外部输入的擦除使能信号erase_enable有关，且只有擦除使能信号erase_enable为高电平并且需在上电操作结束之后才能进行擦除操作(此处体现了上电控制单元优先级大于擦除控制单元)。而在擦除操作结束之后，虽然擦除控制单元也向所述控制逻辑模块反馈了擦除操作结束信号，但是该擦除操作结束信号仅作为通知控制逻辑模块擦除操作完成的通知，而不作为后续更新第二时钟门控单元所需的第二时钟门控使能信号的依据。而第二时钟门控单元所需的第二时钟门控使能信号，具体由所述控制逻辑模块确定外部输入的擦除使能信号erase_enable和所述上电结束信号power_on_done相与再取反的输出结果作为第二时钟门控使能信号，再利用所述第二时钟门控使能信号控制第二时钟门控单元将擦除控制单元的时钟输入2关闭，同时擦除控制单元停止工作。
和，所述第三时钟门控单元相应的第三时钟门控使能信号，由所述控制逻辑模块根据外部输入的编程使能信号和所述擦除使能信号的取反信号再和所述上电结束信号相与后再取反的输出结果确定。
具体地，编程控制单元可以根据时钟输入3控制Flash存储器进行编程操作。而编程控制单元的控制操作的优先级会比擦除控制单元更低，所以只有在Flash存储器上电操作结束后并且不处于擦除操作时才能进入编程操作。而在编程操作结束之后，虽然编程控制单元也向所述控制逻辑模块反馈了编程操作结束信号，但是该编程操作结束信号也仅作为通知控制逻辑模块编程操作完成的通知，而不作为后续更新第三时钟门控单元所需的第三时钟门控使能信号的依据。而第三时钟门控单元所需的第三时钟门控使能信号，具体由所述控制逻辑模块确定外部输入的编程使能信号write_enable和所述擦除使能信号erase_enable的取反信号再和所述上电结束信号power_on_done相与后再取反的输出结果作为第三时钟门控使能信号，再利用所述第三时钟门控使能信号控制第三时钟门控单元将编程控制单元的时钟输入3关闭，同时编程控制单元停止工作。
和，所述第四时钟门控单元相应的第四时钟门控使能信号，由所述控制逻辑模块根据外部输入的处理器睡眠信号和深度睡眠信号相或后，再和上电结束信号的取反信号以及擦除使能信号和编程使能信号相或的结果相与的输出结果确定。
具体地，读数据控制单元可以根据时钟输入4控制Flash存储器进行读数据操作。而读数据控制单元的控制操作的优先级会比编程控制单元更低，所以在Flash存储器上电操作结束之前、Flash存储正在擦除操作和Flash存储器正在编程操作的状态下，读数据控制单元都是处于停止工作的状态。只有在上述各操作结束之后，读数据控制单元才能控制Flash存储器进入读数据操作。在读数据操作结束之后，虽然读数据控制单元也向所述控制逻辑模块反馈了读数据操作结束信号，但是该读数据操作结束信号也仅作为通知控制逻辑模块读数据操作完成的通知，而不作为后续更新第四时钟门控单元所需的第四时钟门控使能信号的依据。而第四时钟门控单元所需的第四时钟门控使能信号，具体由所述控制逻辑模块确定外部输入的处理器睡眠信号deep和深度睡眠信号deep_sleep相或后，再和上电结束信号power_on_done的取反信号，以及擦除使能信号erase_enable和编程使能信号write_enable相或的结果相与的输出结果作为第四时钟门控使能信号，再利用所述第四时钟门控使能信号控制第四时钟门控单元将读数据控制单元的时钟输入4关闭，同时读数据控制单元停止工作。
由于本发明中各实施例均是以正常使用NOR-Flash直接运行程序(直接运行装载在NOR-Flash里面的程序代码)进行的，所以在这直接运行程序时，所述读数据控制单元均是正常工作的。除了在读数据操作正常完成后，还设置若检测到处理器完全进入低功耗状态时，也要即时关闭读数据控制单元的时钟输入4，以停止读数据控制单元控制Flash存储器进行的读数据操作。
且，读数据控制单元控制Flash存储器进行的读数据操作，通常是读取处理器的指令，该操作一般还需要满足处理器的读取指令速度要求和读取指令数据大小的要求，而为了达到满足要求的目的，可设置读数据控制单元使用比其他单元频率更高的同源时钟作为时钟源，以减少取指令等待周期。
和，所述第五时钟门控单元相应的第五时钟门控使能信号，由所述控制逻辑模块根据处理器睡眠信号和深度睡眠信号相或后再和外部输入的待机使能信号相与的结果，再和处理器睡眠信号和深度睡眠信号相或再取反后再和外部输入的唤醒结束信号相与的结果再相或的输出结果确定。
具体地，待机/唤醒控制单元可以根据时钟输入5在待机处理阶段/唤醒处理阶段控制所述Flash存储器执行待机操作/唤醒操作。而待机/唤醒控制单元的控制操作的优先级会比读数据控制单元更低。或者还可以限定为，待机/唤醒控制单元的工作时段只有两个，包括：待机处理阶段：在处理器进入低功耗状态至Flash存储器进入待机模式之间；唤醒处理阶段：在处理器退出低功耗状态至Flash存储器完全唤醒之间。在上述两个阶段，待机/唤醒控制单元才能控制Flash存储器执行待机操作/唤醒操作。在执行待机操作/唤醒操作结束之后，虽然待机/唤醒控制单元也向所述控制逻辑模块反馈了待机/唤醒操作结束信号，但是该待机/唤醒操作结束信号也仅作为通知控制逻辑模块待机/唤醒操作完成的通知，而不作为后续更新第五时钟门控单元所需的第五时钟门控使能信号的依据。而第五时钟门控单元所需的第五时钟门控使能信号，具体由所述控制逻辑模块确定处理器睡眠信号deep和深度睡眠信号deep_sleep相或后再和外部输入的待机使能信号standby_enable相与的结果，再和处理器睡眠信号deep和深度睡眠信号deep_sleep相或再取反后再和外部输入的唤醒结束信号wakeup_done相与的结果再相或的输出结果作为五时钟门控使能信号，再利用所述第五时钟门控使能信号控制第五时钟门控单元将待机/唤醒控制单元的时钟输入5关闭，同时待机/唤醒控制单元停止工作。
其中，所述待机使能信号standby_enable由处理器睡眠信号sleep跟深度睡眠信号deep_sleep相或之后，经过待机/唤醒控制单元的待机控制逻辑后产生。处理器进入低功耗状态时，待机使能信号sstandby_enable输出高电平。处理器退出低功耗状态时，待机使能信号standby_enable输出低电平。所述唤醒结束信号wakeup_done由理器睡眠信号sleep跟深度睡眠信号deep_sleep相或的结果和待机/唤醒控制单元的唤醒控制逻辑控制。当处理器进入低功耗状态时，经过2选1选择器(图4中)和D触发器(226)后，唤醒结束信号wakeup_done输出低电平。当处理器退出低功耗时，唤醒结束信号wakeup_done由唤醒控制逻辑进行输出，在Flash存储器被完全唤醒之后唤醒结束信号wakeup_done输出高电平。
并且，还可以设置仲裁器，所述仲裁器如图4所示，作为控制模块(含各控制单元)到Flash存储器之间的媒介，用于将控制模块中各控制单元的相应控制信号连接到Flash存储器上以实现对Flash存储器的各种控制。
下面对本发明提供的一种SOC芯片内Flash存储器的低功耗控制方法进行介绍，所述SOC芯片内Flash存储器的低功耗控制方法与上述的SOC芯片内Flash存储器的低功耗控制装置相互对应，具体原理可以相互参照，此处不再一一赘述。
本发明还提供一种SOC芯片内Flash存储器的低功耗控制方法，图5是本发明提供的SOC芯片内Flash存储器的低功耗控制方法的流程示意图，如图5所示，所述方法包括：
510、接收控制逻辑模块根据预先设定的控制逻辑生成的时钟门控使能信号。
时钟门控模块主动获取或者被动接收控制逻辑模块根据预先设定的控制逻辑生成的时钟门控使能信号，此时控制逻辑模块首次生成的时钟门控使能信号理解为初始时钟门控使能信号。
520、根据标准时钟信号和所述时钟门控使能信号进行开启，以在开启时生成控制模块的时钟输入。
时钟门控模块根据标准时钟信号和所述初始的时钟门控使能信号进行开启，以在开启时生成控制模块的时钟输入。
530、将所述时钟输入发送至所述控制模块，以使控制模块根据所述时钟输入对Flash存储器进行相应控制操作，并在操作结束后即时反馈操作结束信号至所述控制逻辑模块。
时钟门控模块将所述时钟输入发送至所述控制模块，以使控制模块根据所述时钟输入对Flash存储器进行相应控制操作，并在操作结束后即时反馈操作结束信号至所述控制逻辑模块。
540、接收所述控制逻辑模块根据所述操作结束信号生成相应新的时钟门控使能信号。
时钟门控模块还在接收所述控制逻辑模块根据所述操作结束信号后生成相应新的时钟门控使能信号，所述相应新的时钟门控使能信号是相对于最早控制逻辑模块110生成的时钟门控使能信号而言的经过更新后的信号。
550、根据所述相应新的时钟门控使能信号进行关闭，以关断所述控制模块的时钟输入。
后续更新再生成的时钟门控使能信号称为新的时钟门控使能信号，可作为后续控制时钟门控模块120开启或关闭的依据。时钟门控模块根据所述相应新的时钟门控使能信号进行关闭，以关断所述控制模块的时钟输入，使控制模块也停止工作。
本发明提供的SOC芯片内Flash存储器的低功耗控制方法，无需将Flash程序拷贝至SRAM/RAM中，即可使用NOR-Flash直接运行程序，并且还能在不对外设电源进行任何操作的情景下，大大降低控制模块对Flash存储器进行控制操作时的功耗。
根据本发明提供的SOC芯片内Flash存储器的低功耗控制方法，所述控制模块包括上电控制单元、擦除控制单元、编程控制单元、读数据控制单元和待机/唤醒控制单元中的至少两种，且其分别用于对Flash存储器进行上电操作、擦除操作、编程操作、读数据操作和待机/唤醒操作后即时反馈上电操作结束信号、擦除操作结束信号、编程操作结束信号、读数据操作结束信号和待机/唤醒操作结束信号至所述控制逻辑模块。
根据本发明提供的SOC芯片内Flash存储器的低功耗控制方法，所述接收所述控制逻辑模块根据所述操作结束信号生成相应新的时钟门控使能信号，和所述根据所述相应新的时钟门控使能信号进行关闭，以关断所述控制模块的时钟输入，具体包括：
接收由所述控制逻辑模块根据所述上电控制单元在上电操作结束后即时反馈的上电结束信号确定的相应新的时钟门控使能信号；
根据该相应新的时钟门控使能信号进行关闭，以关断所述上电控制单元的时钟输入；
和，接收由所述控制逻辑模块根据外部输入的擦除使能信号和所述上电结束信号相与再取反的输出结果确定的相应新的时钟门控使能信号；
根据该相应新的时钟门控使能信号进行关闭，以关断所述擦除控制单元的时钟输入；
和，接收由所述控制逻辑模块根据外部输入的编程使能信号和所述擦除使能信号的取反信号再和所述上电结束信号相与后再取反的输出结果确定的相应新的时钟门控使能信号；
根据该相应新的时钟门控使能信号进行关闭，以关断所述编程控制单元的时钟输入；
和，接收由所述控制逻辑模块根据外部输入的处理器睡眠信号和深度睡眠信号相或后，再和上电结束信号的取反信号以及擦除使能信号和编程使能信号相或的结果相与的输出结果确定的相应新的时钟门控使能信号；
根据该相应新的时钟门控使能信号进行关闭，以关断所述读数据控制单元的时钟输入；
和，接收由所述控制逻辑模块根据处理器睡眠信号和深度睡眠信号相或后再和外部输入的待机使能信号相与的结果，再和处理器睡眠信号和深度睡眠信号相或再取反后再和外部输入的唤醒结束信号相与的结果再相或的输出结果确定；
根据该相应新的时钟门控使能信号进行关闭，以关断所述待机/唤醒控制单元的时钟输入。
本发明还提供一种电子设备，图6是本发明提供的电子设备的结构示意图，如图6所示，该电子设备可以包括：处理器(processor)610、通信接口(CommunicationsInterface)620、存储器(memory)630和通信总线640，其中，处理器610，通信接口620，存储器630通过通信总线640完成相互间的通信。处理器610可以调用存储器630中的逻辑指令，以执行所述SOC芯片内Flash存储器的低功耗控制方法的步骤，该方法包括：
接收控制逻辑模块根据预先设定的控制逻辑生成的时钟门控使能信号；
根据标准时钟信号和所述时钟门控使能信号进行开启，以在开启时生成控制模块的时钟输入；
将所述时钟输入发送至所述控制模块，以使控制模块根据所述时钟输入对Flash存储器进行相应控制操作，并在操作结束后即时反馈操作结束信号至所述控制逻辑模块；
接收所述控制逻辑模块根据所述操作结束信号生成相应新的时钟门控使能信号；
根据所述相应新的时钟门控使能信号进行关闭，以关断所述控制模块的时钟输入。
此外，上述的存储器630中的逻辑指令可以通过软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述SOC芯片内Flash存储器的低功耗控制方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，RandomAccess Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
另一方面，本发明还提供一种计算机程序产品，所述计算机程序产品包括存储在非暂态计算机可读存储介质上的计算机程序，所述计算机程序包括程序指令，当所述程序指令被计算机执行时，计算机能够执行上述各实施例所提供的SOC芯片内Flash存储器的低功耗控制方法的步骤，该方法包括：
接收控制逻辑模块根据预先设定的控制逻辑生成的时钟门控使能信号；
根据标准时钟信号和所述时钟门控使能信号进行开启，以在开启时生成控制模块的时钟输入；
将所述时钟输入发送至所述控制模块，以使控制模块根据所述时钟输入对Flash存储器进行相应控制操作，并在操作结束后即时反馈操作结束信号至所述控制逻辑模块；
接收所述控制逻辑模块根据所述操作结束信号生成相应新的时钟门控使能信号；
根据所述相应新的时钟门控使能信号进行关闭，以关断所述控制模块的时钟输入。
又一方面，本发明还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现如上各实施例所述SOC芯片内Flash存储器的低功耗控制方法的步骤，该方法包括：
接收控制逻辑模块根据预先设定的控制逻辑生成的时钟门控使能信号；
根据标准时钟信号和所述时钟门控使能信号进行开启，以在开启时生成控制模块的时钟输入；
将所述时钟输入发送至所述控制模块，以使控制模块根据所述时钟输入对Flash存储器进行相应控制操作，并在操作结束后即时反馈操作结束信号至所述控制逻辑模块；
接收所述控制逻辑模块根据所述操作结束信号生成相应新的时钟门控使能信号；
根据所述相应新的时钟门控使能信号进行关闭，以关断所述控制模块的时钟输入。
以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本发明实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行各个实施例或者实施例的某些部分所述的指标监控方法。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种SOC芯片内Flash存储器的低功耗控制装置，其特征在于，包括：
控制逻辑模块，用于根据预先设定的控制逻辑生成时钟门控使能信号，并将所述时钟门控使能信号发送至时钟门控模块；还用于根据接收的控制模块反馈的操作结束信号，生成相应新的时钟门控使能信号以使时钟门控模块控制所述控制模块的时钟输入；
时钟门控模块，用于根据标准时钟信号和时钟门控使能信号进行开启或关闭，还在开启时生成控制模块的时钟输入；
控制模块，用于根据所述时钟输入对Flash存储器进行相应控制操作，并在操作结束后即时反馈操作结束信号至所述控制逻辑模块。
2.根据权利要求1所述的SOC芯片内Flash存储器的低功耗控制装置，其特征在于，所述控制模块，包括上电控制单元、擦除控制单元、编程控制单元、读数据控制单元和待机/唤醒控制单元中的至少两种，其中，
所述上电控制单元，用于根据外部上电复位指令和所述时钟输入，对所述Flash存储器执行上电操作，并在操作结束后即时反馈上电结束信号至所述控制逻辑模块；
所述擦除控制单元，用于根据所述时钟输入，对所述Flash存储器执行扇区擦除和/或片擦除，并在操作结束后即时反馈擦除结束信号至所述控制逻辑模块；
所述编程控制单元，用于根据所述时钟输入，控制所述Flash存储器执行程序编程，并在操作结束后即时反馈编程结束信号至所述控制逻辑模块；
所述读数据控制单元，用于根据所述时钟输入，控制所述Flash存储器执行处理器指令数据读取操作，并在操作结束或检测到处理器进入低功耗状态后，即时反馈读数据结束信号至所述控制逻辑模块；
所述待机/唤醒控制单元，用于根据所述时钟输入，在待机处理阶段/唤醒处理阶段控制所述Flash存储器执行待机操作/唤醒操作，并在待机/唤醒操作结束后即时反馈待机/唤醒结束信号至所述控制逻辑模块。
3.根据权利要求2所述的SOC芯片内Flash存储器的低功耗控制装置，其特征在于，所述上电控制单元、擦除控制单元、编程控制单元和读数据控制单元的控制操作的优先级顺序依次为：上电控制单元＞擦除控制单元＞编程控制单元＞读数据控制单元。
4.根据权利要求2或3所述的SOC芯片内Flash存储器的低功耗控制装置，其特征在于，所述时钟门控模块包括第一时钟门控单元、第二时钟门控单元、第三时钟门控单元、第四时钟门控单元和第五时钟门控单元中的至少两种，且分别依次与上电控制单元、擦除控制单元、编程控制单元、读数据控制单元和待机/唤醒控制单元一一对应，以根据各自相应新的时钟门控使能信号向各控制单元分别提供相应的所述时钟输入。
5.根据权利要求4所述的SOC芯片内Flash存储器的低功耗控制装置，其特征在于，所述各自相应新的时钟门控使能信号，由所述控制逻辑模块按照所述控制逻辑并根据控制模块反馈的操作结束信号和/或外部输入的操作使能信号来确定，具体地，
所述第一时钟门控单元相应的第一时钟门控使能信号，由所述控制逻辑模块根据所述上电控制单元在上电操作结束后即时反馈的上电结束信号确定；
和，所述第二时钟门控单元相应的第二时钟门控使能信号，由所述控制逻辑模块根据外部输入的擦除使能信号和所述上电结束信号相与再取反的输出结果确定；
和，所述第三时钟门控单元相应的第三时钟门控使能信号，由所述控制逻辑模块根据外部输入的编程使能信号和所述擦除使能信号的取反信号再和所述上电结束信号相与后再取反的输出结果确定；
和，所述第四时钟门控单元相应的第四时钟门控使能信号，由所述控制逻辑模块根据外部输入的处理器睡眠信号和深度睡眠信号相或后，再和上电结束信号的取反信号以及擦除使能信号和编程使能信号相或的结果相与的输出结果确定；
和，所述第五时钟门控单元相应的第五时钟门控使能信号，由所述控制逻辑模块根据处理器睡眠信号和深度睡眠信号相或后再和外部输入的待机使能信号相与的结果，再和处理器睡眠信号和深度睡眠信号相或再取反后再和外部输入的唤醒结束信号相与的结果再相或的输出结果确定。
6.一种SOC芯片内Flash存储器的低功耗控制方法，其特征在于，包括：
接收控制逻辑模块根据预先设定的控制逻辑生成的时钟门控使能信号；
根据标准时钟信号和所述时钟门控使能信号进行开启，以在开启时生成控制模块的时钟输入；
将所述时钟输入发送至所述控制模块，以使控制模块根据所述时钟输入对Flash存储器进行相应控制操作，并在操作结束后即时反馈操作结束信号至所述控制逻辑模块；
接收所述控制逻辑模块根据所述操作结束信号生成相应新的时钟门控使能信号；
根据所述相应新的时钟门控使能信号进行关闭，以关断所述控制模块的时钟输入。
7.根据权利要求6所述的SOC芯片内Flash存储器的低功耗控制方法，其特征在于，所述控制模块包括上电控制单元、擦除控制单元、编程控制单元、读数据控制单元和待机/唤醒控制单元中的至少两种，且其分别用于对Flash存储器进行上电操作、擦除操作、编程操作、读数据操作和待机/唤醒操作后即时反馈上电操作结束信号、擦除操作结束信号、编程操作结束信号、读数据操作结束信号和待机/唤醒操作结束信号至所述控制逻辑模块。
8.根据权利要求7所述的SOC芯片内Flash存储器的低功耗控制方法，其特征在于，所述接收所述控制逻辑模块根据所述操作结束信号生成相应新的时钟门控使能信号，和所述根据所述相应新的时钟门控使能信号进行关闭，以关断所述控制模块的时钟输入，具体包括：
接收由所述控制逻辑模块根据所述上电控制单元在上电操作结束后即时反馈的上电结束信号确定的相应新的时钟门控使能信号；
根据该相应新的时钟门控使能信号进行关闭，以关断所述上电控制单元的时钟输入；
和，接收由所述控制逻辑模块根据外部输入的擦除使能信号和所述上电结束信号相与再取反的输出结果确定的相应新的时钟门控使能信号；
根据该相应新的时钟门控使能信号进行关闭，以关断所述擦除控制单元的时钟输入；
和，接收由所述控制逻辑模块根据外部输入的编程使能信号和所述擦除使能信号的取反信号再和所述上电结束信号相与后再取反的输出结果确定的相应新的时钟门控使能信号；
根据该相应新的时钟门控使能信号进行关闭，以关断所述编程控制单元的时钟输入；
和，接收由所述控制逻辑模块根据外部输入的处理器睡眠信号和深度睡眠信号相或后，再和上电结束信号的取反信号以及擦除使能信号和编程使能信号相或的结果相与的输出结果确定的相应新的时钟门控使能信号；
根据该相应新的时钟门控使能信号进行关闭，以关断所述读数据控制单元的时钟输入；
和，接收由所述控制逻辑模块根据处理器睡眠信号和深度睡眠信号相或后再和外部输入的待机使能信号相与的结果，再和处理器睡眠信号和深度睡眠信号相或再取反后再和外部输入的唤醒结束信号相与的结果再相或的输出结果确定；
根据该相应新的时钟门控使能信号进行关闭，以关断所述待机/唤醒控制单元的时钟输入。
9.一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时，实现根据权利要求6-8任一项所述SOC芯片内Flash存储器的低功耗控制方法的步骤。
10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该计算机程序被处理器执行时实现根据权利要求6-8任一项所述SOC芯片内Flash存储器的低功耗控制方法的步骤。
CN202110327800.4A 2021-03-26 2021-03-26 SOC芯片内Flash存储器的低功耗控制装置及方法 Pending CN112987903A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110327800.4A CN112987903A (zh) 2021-03-26 2021-03-26 SOC芯片内Flash存储器的低功耗控制装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110327800.4A CN112987903A (zh) 2021-03-26 2021-03-26 SOC芯片内Flash存储器的低功耗控制装置及方法

Publications (1)

Publication Number Publication Date
CN112987903A true CN112987903A (zh) 2021-06-18

Family

ID=76333899

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110327800.4A Pending CN112987903A (zh) 2021-03-26 2021-03-26 SOC芯片内Flash存储器的低功耗控制装置及方法

Country Status (1)

Country Link
CN (1) CN112987903A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113849434A (zh) * 2021-12-01 2021-12-28 杰创智能科技股份有限公司 多功能可配置eeprom接口控制协处理器
CN116088667A (zh) * 2023-03-03 2023-05-09 此芯科技(北京)有限公司 一种系统级soc芯片控制电路、方法及电子设备

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113849434A (zh) * 2021-12-01 2021-12-28 杰创智能科技股份有限公司 多功能可配置eeprom接口控制协处理器
CN113849434B (zh) * 2021-12-01 2022-02-22 杰创智能科技股份有限公司 多功能可配置eeprom接口控制协处理器
CN116088667A (zh) * 2023-03-03 2023-05-09 此芯科技(北京)有限公司 一种系统级soc芯片控制电路、方法及电子设备

Similar Documents

Publication Publication Date Title
US9015396B2 (en) Reducing latency in a peripheral component interconnect express link
US8762759B2 (en) Responding to interrupts while in a reduced power state
CN112131175B (zh) 一种SoC芯片、功耗控制方法及可读存储介质
CN112486312B (zh) 一种低功耗的处理器
US8463970B2 (en) Method and system for managing sleep states of interrupt controllers in a portable computing device
US8850252B2 (en) USB host wake from sleep state for mobile devices
EP1742143B1 (en) Method and system for power consumption management, and corresponding computer program product
US7779284B2 (en) Techniques for operating a processor subsystem to service masked interrupts during a power-down sequence
US9128703B1 (en) Processor that transitions to an idle mode when no task is scheduled to execute and further enters a quiescent doze mode or a wait mode depending on the value of a reference counter
CN112987903A (zh) SOC芯片内Flash存储器的低功耗控制装置及方法
CN110488673B (zh) 一种低功耗模式的数据处理模块及数据处理方法
CN104024980A (zh) 连接的待机睡眠状态
US20080098245A1 (en) Power management system and method
US20090132835A1 (en) Method and system for power-state transition controllers
CN111221403B (zh) 一种可调配休眠模式控制的SoC系统及方法
CN109613970B (zh) 一种基于fpga和dsp架构的低功耗处理方法
US20170249008A1 (en) Techniques for entering a low power state
CN111142644A (zh) 一种硬盘运行控制方法、装置及相关组件
CN103116402A (zh) 具有语音控制功能的计算机系统以及语音控制方法
CN102799248B (zh) 一种网络唤醒装置、计算机和网络唤醒方法
CN108369446A (zh) 动态预测唤醒技术
CN113869477B (zh) 一种rfid标签芯片及芯片功耗控制方法
CN215068135U (zh) SOC芯片内Flash存储器的低功耗控制装置
CN113253824B (zh) 一种基于risc-v内核的mcu系统、供电方法以及终端设备
CN101281416A (zh) 确保系统关机完成的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination