CN110488673B - 一种低功耗模式的数据处理模块及数据处理方法 - Google Patents
一种低功耗模式的数据处理模块及数据处理方法 Download PDFInfo
- Publication number
- CN110488673B CN110488673B CN201910563532.9A CN201910563532A CN110488673B CN 110488673 B CN110488673 B CN 110488673B CN 201910563532 A CN201910563532 A CN 201910563532A CN 110488673 B CN110488673 B CN 110488673B
- Authority
- CN
- China
- Prior art keywords
- data
- read
- power
- microcontroller chip
- storage medium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012545 processing Methods 0.000 title claims abstract description 56
- 238000003672 processing method Methods 0.000 title claims abstract description 18
- 238000000034 method Methods 0.000 claims description 16
- 238000011084 recovery Methods 0.000 claims description 12
- 230000006870 function Effects 0.000 description 10
- 230000008569 process Effects 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 239000000306 component Substances 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
- G05B19/0423—Input/output
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/25—Pc structure of the system
- G05B2219/25257—Microcontroller
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Power Sources (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本发明涉及一种低功耗模式的数据处理模块及数据处理方法，该数据处理模块包括：非易失性存储介质，用于存储数据；中央处理器，用于处理所述微控制器芯片中的数据和指令，以及访问SRAM、寄存器、非易失性存储介质和外部设备；和电源控制器，用于接收中央处理器发送的指令，控制读写模块从所述非易失性存储介质中进行数据的读取或写入，以及根据所述读写模块的指令控制所述微控制器芯片中的各个模块进入断电模式或正常工作模式。本发明提供的技术方案通过将数据存储到非易失性存储介质中，以及从非易失性存储介质中读取数据，从而不需要保留微控制器芯片中的备份SRAM或是寄存器的供电，使得微控制器芯片的功耗降低，降低成本。
Description
技术领域
本发明涉及微控制器领域，尤其涉及一种低功耗模式的数据处理模块及数据处理方法。
背景技术
MCU(Microcontroller Unit，微控制器芯片)拥有独立的处理器，I/O器件和内存，可以减小尺寸，降低设备成本，在各个领域应用十分广泛，比如家用电器，医疗仪器，工业控制，远程设备，办公设备，以及嵌入式系统中。
功耗是衡量MCU的一个非常重要的参数，实现同样功能的不同芯片，功耗高将会引起芯片温度升高影响电路的可靠性，降低器件的寿命，同时，更高的功耗意味着更多的电能消耗，使得成本增加。
因此，需要提供一种低功耗模式的数据处理模块及数据处理方法来解决现有技术的不足。
发明内容
为了解决现有技术中的问题，本发明提供了一种低功耗模式的数据处理模块及数据处理方法。
本发明提供了一种低功耗模式的数据处理模块，应用于微控制器芯片，包括：
非易失性存储介质，用于存储数据；
中央处理器，用于处理所述微控制器芯片中的数据和指令，以及访问SRAM、寄存器、非易失性存储介质和外部设备；和
电源控制器，用于接收中央处理器发送的指令，控制读写模块从所述非易失性存储介质中进行数据的读取或写入，以及根据所述读写模块的指令控制所述微控制器芯片中的各个模块进入断电模式或正常工作模式。
进一步地，所述非易失性存储介质用于在所述微控制器芯片进入断电模式时，存储SRAM和外部设备中的数据；
在所述微控制器芯片进入正常工作模式时，通过读写模块将数据读取，并写入到所述SRAM和外部设备中。
进一步地，所述非易失性存储介质包括：FLASH。
进一步地，所述读写模块为硬件读取模块和/或软件读写模块。
本发明还提供了一种数据处理方法，应用于微控制器芯片，所述微控制器芯片包括：上述任一所述的低功耗模式的数据处理模块，所述方法包括：
当微控制器芯片接收到断电信号时，中央处理器发送低功耗使能信号和等待中断指令给电源控制器；
若所述电源控制器接收到所述低功耗使能信号和等待中断指令，则发送备份使能信号给读写模块；
若所述读写模块接收到所述备份使能信号，则进行数据的处理，数据处理完成后发送备份完成信号给电源控制器；
若所述电源控制器接收到所述备份完成信号，控制所述微控制器芯片中的各个模块进入断电模式。
进一步地，若所述读写模块接收到所述备份使能信号，则进行数据的处理，包括：
若所述读写模块接收到所述备份使能信号，则将SRAM和外部设备中的数据读取出来，并存储到非易失性存储介质中。
本发明还提供了一种数据处理方法，应用于微控制器芯片，所述微控制器芯片包括：上述任一所述的低功耗模式的数据处理模块，所述方法包括：
当所述微控制器芯片接收到唤醒信号时，电源控制器发送唤醒使能信号给读写模块；
若所述读写模块接收到所述唤醒使能信号，则进行数据的处理，数据处理完成后发送恢复完成使能信号给电源控制器；
若所述电源控制器接收到所述恢复完成使能信号，控制所述微控制器芯片中的各个模块进入正常工作模式。
进一步地，若所述读写模块接收到所述唤醒使能信号，则进行数据的处理，包括：
若所述读写模块接收到所述唤醒使能信号，则将数据从非易失性存储介质中读取出来，并写入到所述SRAM和外部设备中。
本发明的技术方案与最接近的现有技术相比具有如下优点：
本发明提供的技术方案包括非易失性存储介质、中央处理器和电源控制器，当微控制器芯片接收到断电信号或是唤醒信号是，会发送指令给电源控制器，电源控制器控制读写模块从非易失性存储介质中进行数据的读取或写入，然后根据读写模块的指令控制微控制器芯片中的各个模块进入断电模式或正常工作模式。本发明提供的技术方案通过将数据存储到非易失性存储介质中，以及从非易失性存储介质中读取数据，从而不需要保留微控制器芯片中的备份SRAM或是寄存器的供电，使得微控制器芯片的功耗降低，降低成本。
附图说明
图1是本发明实施例中一种低功耗模式的数据处理模块的示意图；
图2是本发明实施例中微控制器芯片的示意图；
图3是本发明实施例中一种数据处理方法的流程图；
图4是本发明实施例中另一种数据处理方法的流程图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1所述，本发明提供了一种低功耗模式的数据处理模块，应用于微控制器芯片，该数据处理模块包括：非易失性存储介质、中央处理器和电源控制器。
其中，非易失性存储介质用于存储数据。中央处理器用于处理微控制器芯片中的数据和指令，以及访问SRAM、寄存器、非易失性存储介质和外部设备。电源控制器用于接收中央处理器发送的指令，控制读写模块从非易失性存储介质中进行数据的读取或写入，以及根据读写模块的指令控制微控制器芯片中各个模块进入断电模式或正常工作模式。
进一步地，非易失性存储介质具体用于，在微控制器芯片进入断电模式时，存储SRAM和外部设备中的数据。在微控制器芯片进入正常工作模式时，通过读写模块将数据读取，并写入到SRAM和外部设备中。
优选地，非易失性存储介质可以是FLASH，也可以是本领域技术人员公知的其他非易失性存储介质。
优选地，读写模块可以是硬件读写模块，也可以是软件读写模块(例如CPU)。
具体地，以读写模块是硬件读写模块为例，微控制器芯片的各个模块如图2所示，包括CPU、SRAM、FLASH、数据总线、外部设备配置寄存器组、外部设备1、外部设备2、PC(PowerController，电源控制器)。
各个模块的作用具体如下：
CPU(Center Process Unit)：中央处理器，芯片中用于处理指令，数据，控制其他外部设备等，是芯片的核心部件。
SRAM(Static Random Access Memory)：静态随机可读写存储器，具有存储数据能力的存储单元，掉电不能保存数据。
FLASH：闪存存储器，具有存储数据能力的存储单元，掉电能够保存数据。
PC(Power Controller)：电源控制器,芯片中的电源管理系统，主要负责进行区域断电和上电的功能。
数据总线：负责芯片中的数据通信，通常用于CPU访问SRAM/FLASH/寄存器。
DBR(Data back-up/resume):数据备份/恢复模块，硬件读取模块，是一种数字电路的功能模块，主要功能是进行FLASH/SRAM的读写访问。该模块的电路结构只要是可以实现数据的备份和恢复即可，不局限于某一种电路，因此本申请不限定具体的电路结构。
寄存器：外部设备配置寄存器组，是一组寄存器，用来储存外部设备配置信息。
外部设备1：芯片中实现某种特定功能的功能模块1，本发明不局限于特定外部设备。
外部设备2：芯片中实现某种特定功能的功能模块2，本发明不局限于特定外部设备。
在本申请实施例中，本方案包括非易失性存储介质、中央处理器和电源控制器，当微控制器芯片接收到断电信号或是唤醒信号是，会发送指令给电源控制器，电源控制器控制读写模块从非易失性存储介质中进行数据的读取或写入，然后根据读写模块的指令控制微控制器芯片中的各个模块进入断电模式或正常工作模式。本发明提供的技术方案通过将数据存储到非易失性存储介质中，以及从非易失性存储介质中读取数据，从而不需要保留微控制器芯片中的备份SRAM或是寄存器的供电，使得微控制器芯片的功耗降低，降低成本。
本发明还提供了一种数据处理方法，如图3所示，应用于微控制器芯片，微控制器芯片包括非易失性存储介质、中央处理器和电源控制器。该数据处理方法可以包括：
当微控制器芯片接收到断电信号时，中央处理器发送低功耗使能信号和等待中断指令给电源控制器；
若所述电源控制器接收到所述低功耗使能信号和等待中断指令，则发送备份使能信号给读写模块；
若所述读写模块接收到所述备份使能信号，则进行数据的处理，数据处理完成后发送备份完成信号给电源控制器；
若所述电源控制器接收到所述备份完成信号，控制所述微控制器芯片中的各个模块进入断电模式。
也就是，正常工作模式下，CPU通过数据总线在SRAM中读取程序代码执行相应的程序，并且把缓存的数据放在SRAM中；还通过数据总线对外部设备1和外部设备2，以及其他外部设备进行不同的配置已达到不同的应用功能需求。
当微控制器芯片接收到断电信号时，CPU就会首先发送低功耗使能信号使得电源控制器(PC)进入使能断电模式，然后发送WFI(Wait for Interrupt，等待中断)指令，进入断电模式。
当PC接收到低功耗使能信号和WFI指令同时有效后，开始使能DBR工作，发送备份使能信号给DBR，此时CPU已经进入睡眠模式，不会对外部设备，SRAM进行访问。
当DBR模块收到备份使能信号后开始工作，将SRAM中CPU执行代码需要的缓存数据从SRAM中读取出来(SRAM的地址空间由软件可编程)，写入到非易失性存储介质(FLASH)中，将外部设备信息通过数据行线写入到FLASH中。数据备份完成后，反馈备份完成信号给PC。
PC接收到DBR发来的备份完成信号后，将进行时钟，电源，复位管理器等断电，进入断电模式。
在本发明的一些实施例中，若所述读写模块接收到所述备份使能信号，则进行数据的处理，包括：
若所述读写模块接收到所述备份使能信号，则将SRAM和外部设备中的数据读取出来，并存储到非易失性存储介质中。
在本申请的一些实施例中，也可以通过CPU将数据存储到FLASH中，此时，CPU是不会断电的，其他部分的处理过程与硬件读写模块的处理过程相同，在此不再重复赘述。
本发明还提供了一种数据处理方法，如图4所示，应用于微控制器芯片，微控制器芯片包括非易失性存储介质、中央处理器和电源控制器。该数据处理方法可以包括：
当所述微控制器芯片接收到唤醒信号时，电源控制器发送唤醒使能信号给读写模块；
若所述读写模块接收到所述唤醒使能信号，则进行数据的处理，数据处理完成后发送恢复完成使能信号给电源控制器；
若所述电源控制器接收到所述恢复完成使能信号，控制所述微控制器芯片中的各个模块进入正常工作模式。
也就是，当微控制器芯片接收到唤醒信号时，PC会再次使能DBR，恢复供电和时钟，释放复位信号(复位不包括CPU以及外部设备等)，此时CPU仍不会对外部设备和SRAM进行访问。
当DBR模块收到恢复使能信号后，读取FLASH中的缓存数据，将其写入到系统SRAM中，然后读取FLASH中的外部设备信息配置数据，将其写保存到外部设备配置寄存器，数据恢复完成后，反馈恢复完成信号给PC。
PC收到DBR模块发来的完成信号后，将复位完全释放，外部设备的配置寄存器的值会处于复位值，此复位值为DBR保存的外部设备配置寄存器值，此时CPU开始工作，进入正常工作模式。
在本申请的一些实施例中，也可以通过CPU从FLASH中读取数据，此时，CPU是不会断电的，其他部分的处理过程与硬件读写模块的处理过程相同，在此不再重复赘述。
需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
可以理解的是，本文描述的这些实施例可以用硬件、软件、固件、中间件、微码或其组合来实现。对于硬件实现，处理单元可以实现在一个或多个专用集成电路(ApplicationSpecific Integrated Circuits，ASIC)、数字信号处理器(Digital Signal Processing，DSP)、数字信号处理设备(DSP Device，DSPD)、可编程逻辑设备(Programmable LogicDevice，PLD)、现场可编程门阵列(Field-Programmable Gate Array，FPGA)、通用处理器、控制器、微控制器、微处理器、用于执行本申请所述功能的其它电子单元或其组合中。
对于软件实现，可通过执行本文所述功能的单元来实现本文所述的技术。软件代码可存储在存储器中并通过处理器执行。存储器可以在处理器中或在处理器外部实现。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
在本申请所提供的实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明实施例的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (6)
1.一种低功耗模式的数据处理模块，应用于微控制器芯片，其特征在于，包括：SRAM、读写模块、数据总线、外部设备配置寄存器组和外部设备；
所述SRAM，用于存储中央处理器执行代码需要的缓存数据；
所述外部设备配置寄存器组，用于存储所述外部设备的配置信息；
还包括：
非易失性存储介质，用于存储数据；
中央处理器，用于处理所述微控制器芯片中的数据和指令，以及访问SRAM、外部设备配置寄存器组、非易失性存储介质和外部设备，通过所述数据总线对所述外部设备进行配置；和
电源控制器，用于接收中央处理器发送的指令，控制读写模块从所述非易失性存储介质中进行数据的读取或写入，以及根据所述读写模块的指令控制所述微控制器芯片中的各个模块进入断电模式或正常工作模式；
所述非易失性存储介质用于在所述微控制器芯片进入断电模式时，存储SRAM和外部设备中的数据，在所述微控制器芯片进入正常工作模式时，通过读写模块将数据读取，并写入到所述SRAM和外部设备中；
所述中央处理器、SRAM、非易失性存储介质、电源控制器、数据总线、读写模块、外部设备配置寄存器组和外部设备集成为所述微控制器芯片；
所述SRAM的地址空间由软件可编程；
所述读写模块为硬件读取模块和/或软件读写模块。
2.根据权利要求1所述的一种低功耗模式的数据处理模块，其特征在于，所述非易失性存储介质包括：FLASH。
3.一种数据处理方法，应用于微控制器芯片，其特征在于，所述微控制器芯片包括：权利要求1-2任一所述的低功耗模式的数据处理模块，所述方法包括：
当微控制器芯片接收到断电信号时，中央处理器发送低功耗使能信号和等待中断指令给电源控制器；
若所述电源控制器接收到所述低功耗使能信号和等待中断指令，则发送备份使能信号给读写模块；
若所述读写模块接收到所述备份使能信号，则进行数据的处理，数据处理完成后发送备份完成信号给电源控制器；
若所述电源控制器接收到所述备份完成信号，控制所述微控制器芯片中的各个模块进入断电模式；
若所述读写模块接收到所述备份使能信号，则进行数据的处理，包括：
若所述读写模块接收到所述备份使能信号，则将SRAM和外部设备中的数据读取出来，并存储到非易失性存储介质中；
若所述电源控制器接收到所述备份完成信号，控制所述微控制器芯片中的各个模块进入断电模式，包括：
若所述电源控制器接收到所述备份完成信号，控制所述微控制器芯片中的时钟、电源和复位管理器进行断电，使所述微控制器芯片中的各个模块进入断电模式。
4.根据权利要求3所述的一种数据处理方法，其特征在于，所述将SRAM和外部设备中的数据读取出来，并存储到非易失性存储介质中，包括：
将SRAM中中央处理器执行代码需要的缓存数据从SRAM中读取出来写入到非易失性存储介质中，将外部设备信息通过数据总线写入到非易失性存储介质中。
5.一种数据处理方法，应用于微控制器芯片，其特征在于，所述微控制器芯片包括：权利要求1-2任一所述的低功耗模式的数据处理模块，所述方法包括：
当所述微控制器芯片接收到唤醒信号时，电源控制器发送唤醒使能信号给读写模块；
所述电源控制器根据恢复完成使能信号使能所述读写模块，恢复电源供电和时钟，释放复位信号；
若所述读写模块接收到所述唤醒使能信号，则进行数据的处理，数据处理完成后发送恢复完成使能信号给电源控制器；
若所述电源控制器接收到所述恢复完成使能信号，控制所述微控制器芯片中的各个模块进入正常工作模式；
若所述读写模块接收到所述唤醒使能信号，则进行数据的处理，包括：
若所述读写模块接收到所述唤醒使能信号，则将数据从非易失性存储介质中读取出来，并写入到所述SRAM和外部设备中。
6.根据权利要求5所述的一种数据处理方法，其特征在于，将数据从非易失性存储介质中读取出来，并写入到所述SRAM和外部设备中，包括：
读取非易失性存储介质中的缓存数据，将所述缓存数据写入到所述SRAM中，读取非易失性存储介质中的外部设备的配置信息，将所述外部设备的配置信息写入到外部设备配置寄存器组。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910563532.9A CN110488673B (zh) | 2019-06-26 | 2019-06-26 | 一种低功耗模式的数据处理模块及数据处理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910563532.9A CN110488673B (zh) | 2019-06-26 | 2019-06-26 | 一种低功耗模式的数据处理模块及数据处理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110488673A CN110488673A (zh) | 2019-11-22 |
| CN110488673B true CN110488673B (zh) | 2021-04-20 |
Family
ID=68546393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910563532.9A Active CN110488673B (zh) | 2019-06-26 | 2019-06-26 | 一种低功耗模式的数据处理模块及数据处理方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110488673B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111741518A (zh) * | 2020-06-22 | 2020-10-02 | 湖南国科微电子股份有限公司 | 一种WiFi芯片电路及WiFi装置 |
| CN112259142B (zh) * | 2020-10-29 | 2023-08-18 | 合肥中科采象科技有限公司 | 用于自容式仪器的超低功耗的大容量数据存储方法 |
| CN112882985A (zh) * | 2021-01-29 | 2021-06-01 | 杭州万高科技股份有限公司 | 一种数据传输系统、方法、装置及介质 |
| WO2022193144A1 (en) * | 2021-03-16 | 2022-09-22 | Micron Technology, Inc. | Read operations for active regions of memory device |
| CN113448907B (zh) * | 2021-08-31 | 2021-12-21 | 北京智联安科技有限公司 | 一种低功耗串行异步收发器及数据接收方法、介质 |
| CN114415937B (zh) * | 2021-12-06 | 2024-06-21 | 北京航空航天大学 | 一种非易失存储的存储控制器及控制方法 |
| CN114488931B (zh) * | 2022-01-21 | 2022-09-30 | 深圳市晟龙信息科技有限公司 | 一种智能化工控仪表管理系统及其控制方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106354243A (zh) * | 2016-09-12 | 2017-01-25 | 深圳市博巨兴实业发展有限公司 | 一种微控制器芯片的低功耗管理方法 |
| CN106598485A (zh) * | 2016-11-23 | 2017-04-26 | 深圳市博巨兴实业发展有限公司 | 一种微控制器及其低功耗eeprom接口电路 |
| CN106774633A (zh) * | 2016-11-09 | 2017-05-31 | 深圳市博巨兴实业发展有限公司 | 一种用于低功耗微控制器的时钟与复位模块的装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN2560039Y (zh) * | 2002-07-05 | 2003-07-09 | 尹启凤 | 一种断电后不会丢失数据的数据处理装置 |
| US7711889B2 (en) * | 2006-07-31 | 2010-05-04 | Kabushiki Kaisha Toshiba | Nonvolatile memory system, and data read/write method for nonvolatile memory system |
| CN103777537B (zh) * | 2014-01-28 | 2018-03-13 | 无锡云动科技发展有限公司 | 一种低功耗控制电路及存储装置 |
| JP2015232772A (ja) * | 2014-06-09 | 2015-12-24 | マイクロン テクノロジー， インク． | システムの制御方法及びシステム |
| CN107066250A (zh) * | 2017-01-05 | 2017-08-18 | 珠海格力电器股份有限公司 | 功耗控制电路、电器设备及功耗控制方法 |
| CN109782888A (zh) * | 2018-12-29 | 2019-05-21 | 京信通信系统（中国）有限公司 | Dram数据的掉电保护电路、电子设备和方法 |
-
2019
- 2019-06-26 CN CN201910563532.9A patent/CN110488673B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106354243A (zh) * | 2016-09-12 | 2017-01-25 | 深圳市博巨兴实业发展有限公司 | 一种微控制器芯片的低功耗管理方法 |
| CN106774633A (zh) * | 2016-11-09 | 2017-05-31 | 深圳市博巨兴实业发展有限公司 | 一种用于低功耗微控制器的时钟与复位模块的装置 |
| CN106598485A (zh) * | 2016-11-23 | 2017-04-26 | 深圳市博巨兴实业发展有限公司 | 一种微控制器及其低功耗eeprom接口电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110488673A (zh) | 2019-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110488673B (zh) | 一种低功耗模式的数据处理模块及数据处理方法 | |
| CN102707784B (zh) | 用于功率控制以使功率消耗最少的方法和系统 | |
| US8923088B2 (en) | Solid state storage device with sleep control circuit | |
| JP6334828B2 (ja) | セルフリフレッシュ省電力モードを有するソリッドステートドライブ | |
| US8443221B2 (en) | Methods, systems, and computer readable media for advanced power management for serial advanced technology attachment (SATA)-based storage devices | |
| US10891062B2 (en) | Managing host communication with a regulator in a low power mode | |
| CN102436419A (zh) | 非易失性存储器系统及管理其电源的方法 | |
| US20090182962A1 (en) | Memory Subsystem Hibernation | |
| WO2016003559A1 (en) | Techniques to communicate with a controller for a non-volatile dual in-line memory module | |
| US20170068480A1 (en) | Power Saving Methodology for Storage Device Equipped with Task Queues | |
| CN107122316B (zh) | 一种soc备电方法以及soc | |
| US9229729B2 (en) | Initializing processor cores in a multiprocessor system | |
| TWI711040B (zh) | 用來在記憶裝置中進行電源管理的方法、記憶裝置及其控制器、以及電子裝置 | |
| CN110096125B (zh) | 用于保存存储器数据的计算机实施方法及计算机系统 | |
| CN111142644A (zh) | 一种硬盘运行控制方法、装置及相关组件 | |
| CN111104048B (zh) | 一种数据处理方法及分布式存储系统 | |
| CN113791738A (zh) | 基于固态硬盘的归一化低功耗处理方法、装置及计算机设备 | |
| CN104461977A (zh) | 记忆卡存取装置、其控制方法与记忆卡存取系统 | |
| CN111176408B (zh) | 一种SoC的低功耗处理方法和装置 | |
| CN112148365B (zh) | 一种控制模块、方法及微控制器芯片 | |
| US20120185713A1 (en) | Server, storage medium, and method for controlling sleep and wakeup function of the server | |
| US10338664B2 (en) | Control module for data retention and method of operating control module | |
| US10289492B2 (en) | System for data retention and method of operating system | |
| CN113986001A (zh) | 芯片及控制方法 | |
| US10496303B2 (en) | Method for reducing power consumption memory, and computer device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20200915 Address after: 519015 Room 1001, Lianshan Lane, Jida Jingshan Road, Xiangzhou District, Zhuhai City, Guangdong Province Applicant after: Zhuhai Zero Boundary Integrated Circuit Co.,Ltd. Applicant after: GREE ELECTRIC APPLIANCES,Inc.OF ZHUHAI Address before: 519070 Guangdong city of Zhuhai Province Qianshan Applicant before: GREE ELECTRIC APPLIANCES,Inc.OF ZHUHAI |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |